JPH0687586B2 - タイムコード変換器 - Google Patents
タイムコード変換器Info
- Publication number
- JPH0687586B2 JPH0687586B2 JP63059695A JP5969588A JPH0687586B2 JP H0687586 B2 JPH0687586 B2 JP H0687586B2 JP 63059695 A JP63059695 A JP 63059695A JP 5969588 A JP5969588 A JP 5969588A JP H0687586 B2 JPH0687586 B2 JP H0687586B2
- Authority
- JP
- Japan
- Prior art keywords
- time code
- frame period
- frame
- phase information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、例えば回転ヘッド方式デジタルオーディオテ
ープレコーダ（以下Ｒ−DATと記す）とVTRを同期させて
記録及び再生を行う時にもちいるタイムコード変換器に
関するものである。
ープレコーダ（以下Ｒ−DATと記す）とVTRを同期させて
記録及び再生を行う時にもちいるタイムコード変換器に
関するものである。
従来の技術 近年、映像におけるVTRの高画質化に対応して、オーデ
ィオテープレコーダに対する高音質化への要求が一層高
まってきている。従来のアナログ録音に代わる高音質の
録音装置としてＲ−DATが考えられるが、問題となるの
は映像と音声の同期収録，同期再生である。
ィオテープレコーダに対する高音質化への要求が一層高
まってきている。従来のアナログ録音に代わる高音質の
録音装置としてＲ−DATが考えられるが、問題となるの
は映像と音声の同期収録，同期再生である。
従来、VTR同士の同期運転にはテープ上のアドレスを指
定するためにタイムコードを同時記録し、再生時に２台
のVTRのタイムコードを比較して両者が一致するようにV
TRのテープ走行を制御する方式が取られている。同じこ
とをVTRとＲ−DATとの同期運転時に行うためには、VTR
とＲ−DATでタイムコードのフレーム周期が異なるの
で、一方のタイムコードを他方のタイムコードに変換す
るタイムコード変換器が必要である。
定するためにタイムコードを同時記録し、再生時に２台
のVTRのタイムコードを比較して両者が一致するようにV
TRのテープ走行を制御する方式が取られている。同じこ
とをVTRとＲ−DATとの同期運転時に行うためには、VTR
とＲ−DATでタイムコードのフレーム周期が異なるの
で、一方のタイムコードを他方のタイムコードに変換す
るタイムコード変換器が必要である。
以下、図面を参照しながら、上述した従来のタイムコー
ド変換器の一例について説明する。
ド変換器の一例について説明する。
第２図はタイムコード変換器の入出力を示す図である。
第２図において21はタイムコード変換器であり、第１の
フレーム周期のタイムコード（以下第１のタイムコード
と記す）と第１のフレーム周期の基準信号（以下第１の
フレーム基準信号と記す）と第２のフレーム周期の基準
信号（以下第２のフレーム基準信号と記す）を入力とし
て、第２のフレーム周期のタイムコード（以下第２のタ
イムコードと記す）に変換し、出力する。
第２図において21はタイムコード変換器であり、第１の
フレーム周期のタイムコード（以下第１のタイムコード
と記す）と第１のフレーム周期の基準信号（以下第１の
フレーム基準信号と記す）と第２のフレーム周期の基準
信号（以下第２のフレーム基準信号と記す）を入力とし
て、第２のフレーム周期のタイムコード（以下第２のタ
イムコードと記す）に変換し、出力する。
第３図はタイムコード変換器の動作を表わすタイミング
チャートである。第３図において、（Ａ）は第１のタイ
ムコード、（Ｂ）は第１のフレーム基準信号、（Ｃ）は
第２のフレーム基準信号、（Ｄ）は第２のタイムコード
の動作タイミングを表している。第３図で第２のタイム
コードは第１のタイムコードと区別するため□で囲んで
表してある。第３図で、Pi（ｉは整数）は第１のフレー
ム基準信号の開始点を基準として測った第２のフレーム
基準信号の開始点までの時間であり、位相情報と呼ぶ。
第３図では第１のフレーム周期の方が第２のフレーム周
期より長いので、たとえば第１のタイムコードが０フレ
ームの時は位相情報がP0とP0′の２つ存在している（両
者を区別するため後の位相情報に′を付けている）。
チャートである。第３図において、（Ａ）は第１のタイ
ムコード、（Ｂ）は第１のフレーム基準信号、（Ｃ）は
第２のフレーム基準信号、（Ｄ）は第２のタイムコード
の動作タイミングを表している。第３図で第２のタイム
コードは第１のタイムコードと区別するため□で囲んで
表してある。第３図で、Pi（ｉは整数）は第１のフレー
ム基準信号の開始点を基準として測った第２のフレーム
基準信号の開始点までの時間であり、位相情報と呼ぶ。
第３図では第１のフレーム周期の方が第２のフレーム周
期より長いので、たとえば第１のタイムコードが０フレ
ームの時は位相情報がP0とP0′の２つ存在している（両
者を区別するため後の位相情報に′を付けている）。
タイムコード変換は、第１のタイムコードと第２のタイ
ムコードの０時０分０秒０フレームの開始点を一致させ
ることによって対応付けたタイムコードに変換するとに
より行う。第３図に示すような第１のフレーム周期の方
が第２のフレーム周期より長い場合、第１のタイムコー
ドのみでは第２のタイムコードに一義的に変換すること
はできない。そこで、第１のタイムコードと第１のフレ
ーム基準信号と第２のフレーム基準信号の位相情報をも
ちいて第２のタイムコードに変換する。たとえば、第１
のタイムコードの０フレームと、P0が入力されると第２
のタイムコードの に変換し、第１のタイムコードの０フレームとP0′が入
力されると第２のタイムコードの に変換し、第１のタイムコードの１フレームとP1が入力
されると第２のタイムコードの に変換するというようにしてタイムコード変換を行う。
ムコードの０時０分０秒０フレームの開始点を一致させ
ることによって対応付けたタイムコードに変換するとに
より行う。第３図に示すような第１のフレーム周期の方
が第２のフレーム周期より長い場合、第１のタイムコー
ドのみでは第２のタイムコードに一義的に変換すること
はできない。そこで、第１のタイムコードと第１のフレ
ーム基準信号と第２のフレーム基準信号の位相情報をも
ちいて第２のタイムコードに変換する。たとえば、第１
のタイムコードの０フレームと、P0が入力されると第２
のタイムコードの に変換し、第１のタイムコードの０フレームとP0′が入
力されると第２のタイムコードの に変換し、第１のタイムコードの１フレームとP1が入力
されると第２のタイムコードの に変換するというようにしてタイムコード変換を行う。
第４図はタイムコード変換器の構成を示すものである。
第４図において、41は中央処理ユニット（以下CPUと記
す）、42はCPU41を制御するためのプログラム用リード
オンリーメモリ（以下プログラムROMと記す）、43はテ
ーブル変換を行うためのデータ用リードオンリーメモリ
（以下データROMと記す）、44はCPU41のワーキングメモ
リにもちろんランダムアクセスメモリ（以下RAMと記
す）、45は第１のフレーム基準信号と第２のフレーム基
準信号の位相情報を検出するための位相情報検出器、46
は第１のフレーム基準信号と第２のフレーム基準信号と
いう２つのタイミング基準信号を入力するための第１の
入力インターフェース、47は第１のタイムコードを入力
するための第２の入力インターフェース、48は第２のタ
イムコードを出力するための出力インターフェース、49
はアドレス及びデータ用のバスである。
第４図において、41は中央処理ユニット（以下CPUと記
す）、42はCPU41を制御するためのプログラム用リード
オンリーメモリ（以下プログラムROMと記す）、43はテ
ーブル変換を行うためのデータ用リードオンリーメモリ
（以下データROMと記す）、44はCPU41のワーキングメモ
リにもちろんランダムアクセスメモリ（以下RAMと記
す）、45は第１のフレーム基準信号と第２のフレーム基
準信号の位相情報を検出するための位相情報検出器、46
は第１のフレーム基準信号と第２のフレーム基準信号と
いう２つのタイミング基準信号を入力するための第１の
入力インターフェース、47は第１のタイムコードを入力
するための第２の入力インターフェース、48は第２のタ
イムコードを出力するための出力インターフェース、49
はアドレス及びデータ用のバスである。
以上のように構成されたタイムコード変換器について、
以下その動作を説明する。
以下その動作を説明する。
タイムコードリーダー（図示せず）で読み取られた第１
のタイムコードは、第２の入力インターフェース47を介
して第２のフレーム基準信号に同期したタイミングでCP
U41に読み込まれる。位相情報検出器45で検出した位相
情報もCPU41に同時に読み込まれる。CPU1では読み込ん
だ前記第１タイムコードと前記位相情報からデータROM4
3を参照し、テーブル変換を行うことにより第２のタイ
ムコードに変換し、出力インターフェース48を介して第
２のフレーム基準信号に同期したタイミングで第２のタ
イムコードをタイムコードジェネレータ（図示せず）に
出力する。
のタイムコードは、第２の入力インターフェース47を介
して第２のフレーム基準信号に同期したタイミングでCP
U41に読み込まれる。位相情報検出器45で検出した位相
情報もCPU41に同時に読み込まれる。CPU1では読み込ん
だ前記第１タイムコードと前記位相情報からデータROM4
3を参照し、テーブル変換を行うことにより第２のタイ
ムコードに変換し、出力インターフェース48を介して第
２のフレーム基準信号に同期したタイミングで第２のタ
イムコードをタイムコードジェネレータ（図示せず）に
出力する。
発明が解決しようとする課題 しかしながら、上記のような従来のタイムコード変換器
では、タイムコード変換テーブルのサイズが極めて大き
くなるので、タイムコード変換器のハードウェア規模が
大きい、という問題点を有していた。たとえば、NTSCカ
ラー方式のVTRのSMPTEタイムコード（フレーム周期＝10
01÷30≒33.37mS）をＲ−DATのランニングタイム（フレ
ーム周期＝30mS）に変換する場合、Ｒ−DATのフレーム
単位で24時間分の変換テーブルが必要である。すなわ
ち、24×60×60×100÷３＝2.88×106フレームのタイム
コード変換テーブルが必要である。時，分，秒，フレー
ムのそれぞれをBCD形式で２桁、すなわち１バイトで表
現すれば、１フレームあたり４バイト必要である。した
がって1.152×107バイトのタイムコード変換テーブルが
必要となる。
では、タイムコード変換テーブルのサイズが極めて大き
くなるので、タイムコード変換器のハードウェア規模が
大きい、という問題点を有していた。たとえば、NTSCカ
ラー方式のVTRのSMPTEタイムコード（フレーム周期＝10
01÷30≒33.37mS）をＲ−DATのランニングタイム（フレ
ーム周期＝30mS）に変換する場合、Ｒ−DATのフレーム
単位で24時間分の変換テーブルが必要である。すなわ
ち、24×60×60×100÷３＝2.88×106フレームのタイム
コード変換テーブルが必要である。時，分，秒，フレー
ムのそれぞれをBCD形式で２桁、すなわち１バイトで表
現すれば、１フレームあたり４バイト必要である。した
がって1.152×107バイトのタイムコード変換テーブルが
必要となる。
本発明は上記問題点に鑑み、タイムコード変換テーブル
のサイズを小さくすることによって、ハードウェア規模
が小さく安価なタイムコード変換器を提供するものであ
る。
のサイズを小さくすることによって、ハードウェア規模
が小さく安価なタイムコード変換器を提供するものであ
る。
課題を解決するための手段 上記課題を解決するために本発明のタイムコード変換器
は、第１のフレーム周期と第２のフレーム周期の最小公
倍数の時間のタイムコード変換テーブルと、第１のフレ
ーム周期の基準信号と第２のフレーム周期の基準信号の
位相情報を検出する位相情報検出器を備え、第１フレー
ム周期を有するタイムコードと位相情報検出器で検出し
た位相情報とから、タイムコード変換テーブルをもちい
て第２のフレーム周期を有するタイムコードに変換し、
出力するように構成したものである。
は、第１のフレーム周期と第２のフレーム周期の最小公
倍数の時間のタイムコード変換テーブルと、第１のフレ
ーム周期の基準信号と第２のフレーム周期の基準信号の
位相情報を検出する位相情報検出器を備え、第１フレー
ム周期を有するタイムコードと位相情報検出器で検出し
た位相情報とから、タイムコード変換テーブルをもちい
て第２のフレーム周期を有するタイムコードに変換し、
出力するように構成したものである。
作用 本発明は、２つの異なったフレーム周期を有するタイム
コード間の周期性を利用した前記構成をとることによ
り、タイムコード変換テーブルのサイズが小さく、ハー
ドウェア規模が小さいタイムコード変換器を実現するこ
とができる。
コード間の周期性を利用した前記構成をとることによ
り、タイムコード変換テーブルのサイズが小さく、ハー
ドウェア規模が小さいタイムコード変換器を実現するこ
とができる。
実施例 以下本発明の一実施例のタイムコード変換器について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図（Ａ）は本発明の一実施例のタイムコード変換器
の構成を示すもので、第４図と同一部には同一番号を付
している。第１図に示す本実施例と従来例と異なるの
は、データROM23内のタイムコード変換テーブルのサイ
ズと前記タイムコード変換テーブルを用いたタイムコー
ド変換の処理である。以下この２点を中心に説明する。
の構成を示すもので、第４図と同一部には同一番号を付
している。第１図に示す本実施例と従来例と異なるの
は、データROM23内のタイムコード変換テーブルのサイ
ズと前記タイムコード変換テーブルを用いたタイムコー
ド変換の処理である。以下この２点を中心に説明する。
タイムコード変換テーブルについては、従来例では24時
間分のテーブルが必要であったのに対し、本実施例では
第１のフレーム周期と第２のフレーム周期の最小公倍数
の時間のテーブルでよい。したがって、第１と第２のタ
イムコードとして従来例と同じようにそれぞれNTSCカラ
ー方式のSMPTEタイムコードとＲ−DATのランニングタイ
ムを用いた場合、本実施例ではＲ−DATのフレーム単位
で1001フレームであればよい。これは従来例のテーブル
サイズの2877分の１である。
間分のテーブルが必要であったのに対し、本実施例では
第１のフレーム周期と第２のフレーム周期の最小公倍数
の時間のテーブルでよい。したがって、第１と第２のタ
イムコードとして従来例と同じようにそれぞれNTSCカラ
ー方式のSMPTEタイムコードとＲ−DATのランニングタイ
ムを用いた場合、本実施例ではＲ−DATのフレーム単位
で1001フレームであればよい。これは従来例のテーブル
サイズの2877分の１である。
以下、前記タイムコード変換テーブルを用いたタイムコ
ード変換の処理手順について、先ほどと同様に第１と第
２のタイムコードとして、それぞれNTSCカラー方式のSM
PTEタイムコードとＲ−DATのランニングタイムをもちい
た場合を例にとって図面を参照しながら説明する。
ード変換の処理手順について、先ほどと同様に第１と第
２のタイムコードとして、それぞれNTSCカラー方式のSM
PTEタイムコードとＲ−DATのランニングタイムをもちい
た場合を例にとって図面を参照しながら説明する。
第１図（Ｂ）は本発明の一実施例におけるタイムコード
変換の処理を示すフローチャートである。
変換の処理を示すフローチャートである。
（処理１） 第１のフレーム周期のタイムコードの総フレーム数を求
める。SMPTEタイムコードの時，分，秒，フレームをそ
れぞれH,M,S,Fとすれば、０時０分０秒０フレームから
の総フレーム数（正確には０時０分０秒０フレームから
経過した時間に相当する総フレーム数）Ｎは（１）式で
与えられる。
める。SMPTEタイムコードの時，分，秒，フレームをそ
れぞれH,M,S,Fとすれば、０時０分０秒０フレームから
の総フレーム数（正確には０時０分０秒０フレームから
経過した時間に相当する総フレーム数）Ｎは（１）式で
与えられる。
Ｎ＝1800×60H＋1800M＋30S＋Ｆ ……（１） ドロップフレームの場合（１）式のＮから補正フレーム
分の値｛2M−2INT（Ｍ÷10）＋108H｝引いた値をＮとす
る。INT（ ）は（ ）内の小数点以下を切捨て整数化
する関数を表す。
分の値｛2M−2INT（Ｍ÷10）＋108H｝引いた値をＮとす
る。INT（ ）は（ ）内の小数点以下を切捨て整数化
する関数を表す。
（処理２） 第１のフレーム周期のタイムコードの総フレーム数を第
１のフレーム周期と第２のフレーム周期の最小公倍数の
時間に相当する第１のフレーム周期のタイムコードのフ
レーム数で割りその商と剰余を求める。SMPTEタイムコ
ード900フレームとＲ−DATの1001フレームとが一致する
ので商Ｋ及び剰余Ｌはそれぞれ（２）式，（３）式で与
えられる。
１のフレーム周期と第２のフレーム周期の最小公倍数の
時間に相当する第１のフレーム周期のタイムコードのフ
レーム数で割りその商と剰余を求める。SMPTEタイムコ
ード900フレームとＲ−DATの1001フレームとが一致する
ので商Ｋ及び剰余Ｌはそれぞれ（２）式，（３）式で与
えられる。
Ｋ＝INT（Ｎ÷900） ……（２） Ｌ＝Ｎ−Ｋ×900 ……（３） （処理３） 剰余と位相情報検出器で検出した位相情報とからタイム
コード変換テーブルを参照することにより第２のフレー
ム周期の変換タイムコードを求める。タイムコード変換
テーブルはＲ−DATのフレームを単位として1001フレー
ムであり、剰余Ｌが増加するにしたがって変換タイムコ
ードＭの値は０から１づつ増加し、1000までの値を取
る。
コード変換テーブルを参照することにより第２のフレー
ム周期の変換タイムコードを求める。タイムコード変換
テーブルはＲ−DATのフレームを単位として1001フレー
ムであり、剰余Ｌが増加するにしたがって変換タイムコ
ードＭの値は０から１づつ増加し、1000までの値を取
る。
（処理４） 商と第２のフレーム周期の変換タイムコードとから第２
のフレーム周期のタイムコードの総フレーム数を求め
る。Ｒ−DATの総フレーム数をNdとすれば、Ndは（４）
式で与えられる。
のフレーム周期のタイムコードの総フレーム数を求め
る。Ｒ−DATの総フレーム数をNdとすれば、Ndは（４）
式で与えられる。
Nd＝1001×Ｋ＋Ｍ ……（４） （処理５） 第２のフレーム周期のタイムコードの総フレーム数から
第２のフレーム周期のタイムコードを求める。Ｒ−DAT
のランニングタイムの時，分，秒，フレームをそれぞれ
Hd,Md,Sd,Fdとすれば、Hd,Md,Sd,Fdはそれぞれ（５）
式，（６）式，（７）式，（８）式で与えられる。
第２のフレーム周期のタイムコードを求める。Ｒ−DAT
のランニングタイムの時，分，秒，フレームをそれぞれ
Hd,Md,Sd,Fdとすれば、Hd,Md,Sd,Fdはそれぞれ（５）
式，（６）式，（７）式，（８）式で与えられる。
Hd＝INT（Nd÷2000÷60） ……（５） Z1＝Nd−2000×60Hd Md＝INT（Z1÷2000） ……（６） Z2＝Z1−2000Md Sd′＝３×INT（Z2÷100） Z3＝Z2−100Sd′÷３ Sd＝Sd′＋INT（Z3÷33）−INT（Z3÷99） ……（７） Fd＝Z3−33｛INT（Z3÷33）−INT（Z3÷99）……（８） ただし、Sd′,Z1,Z2,Z3は作業用の変数である。
以上のように、第１のフレーム周期と第２のフレーム周
期の最小公倍数の時間のタイムコード変換テーブルを備
え、前記第１のフレーム周期を有するタイムコードと位
相情報検出器で検出した位相情報とから、前記タイムコ
ード変換テーブルをもちいて前記第２のフレーム周期を
有するタイムコードに変換し、出力することにより、ハ
ードウェア規模が小さく、安価なタイムコード変換器を
提供することができる。
期の最小公倍数の時間のタイムコード変換テーブルを備
え、前記第１のフレーム周期を有するタイムコードと位
相情報検出器で検出した位相情報とから、前記タイムコ
ード変換テーブルをもちいて前記第２のフレーム周期を
有するタイムコードに変換し、出力することにより、ハ
ードウェア規模が小さく、安価なタイムコード変換器を
提供することができる。
なお、上記実施例では第１のタイムコードを第２のタイ
ムコードに変換する場合について述べたが、逆変換の場
合、すなわち第２のタイムコードを第１のタイムコード
に変換する場合についても、上記説明で１と２を入れ換
えて同様の処理を行えばよい。
ムコードに変換する場合について述べたが、逆変換の場
合、すなわち第２のタイムコードを第１のタイムコード
に変換する場合についても、上記説明で１と２を入れ換
えて同様の処理を行えばよい。
発明の効果 以上のように本発明は、第１のフレーム周期と第２のフ
レーム周期の最小公倍数の時間のタイムコード変換テー
ブルと、第１のフレーム周期の基準信号と第２のフレー
ム周期の基準信号の位相情報を検出する位相情報検出器
を備え、第１のフレーム周期を有するタイムコードと位
相情報検出器で検出した位相情報とから、タイムコード
変換テーブルをもちいて第２のフレーム周期を有するタ
イムコードに変換し、出力するように構成することによ
り、ハードウェア規模が小さく、安価なタイムコード変
換器を実現することができる。
レーム周期の最小公倍数の時間のタイムコード変換テー
ブルと、第１のフレーム周期の基準信号と第２のフレー
ム周期の基準信号の位相情報を検出する位相情報検出器
を備え、第１のフレーム周期を有するタイムコードと位
相情報検出器で検出した位相情報とから、タイムコード
変換テーブルをもちいて第２のフレーム周期を有するタ
イムコードに変換し、出力するように構成することによ
り、ハードウェア規模が小さく、安価なタイムコード変
換器を実現することができる。
第１図Ａは本発明の一実施例におけるタイムコード変換
器のブロック図、第１図Ｂは同タイムコード変換の処理
を示すフローチャート、第２図はタイムコード変換器の
入出力を示すブロック図、第３図はタイムコード変換器
の動作を表わすタイミングチャート、第４図はタイムコ
ード変換器のブロック図である。 21……タイムコード変換器、23……データ用リードオン
リーメモリ、41……中央処理ユニット、42……プログラ
ム用リードオンリーメモリ、44……ランダムアクセスメ
モリ、45……位相情報検出器、46……第１の入力インタ
ーフェース、47……第２の入力インターフェース、48…
…出力インターフェース、49……バス。
器のブロック図、第１図Ｂは同タイムコード変換の処理
を示すフローチャート、第２図はタイムコード変換器の
入出力を示すブロック図、第３図はタイムコード変換器
の動作を表わすタイミングチャート、第４図はタイムコ
ード変換器のブロック図である。 21……タイムコード変換器、23……データ用リードオン
リーメモリ、41……中央処理ユニット、42……プログラ
ム用リードオンリーメモリ、44……ランダムアクセスメ
モリ、45……位相情報検出器、46……第１の入力インタ
ーフェース、47……第２の入力インターフェース、48…
…出力インターフェース、49……バス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 孝文 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−78792（ＪＰ，Ａ) 特開 昭61−292277（ＪＰ，Ａ) 特開 昭63−268180（ＪＰ，Ａ) 特開 平２−96995（ＪＰ，Ａ) 特開 昭63−29391（ＪＰ，Ａ) 特開 昭59−30279（ＪＰ，Ａ)
Claims (2)
- 【請求項１】第１のフレーム周期と第２のフレーム周期
の最小公倍数の時間のタイムコード変換テーブルと、前
記第１のフレーム周期の基準信号と前記第２のフレーム
周期の基準信号の位相情報を検出する位相情報検出器と
を備え、前記第１のフレーム周期を有するタイムコード
と前記位相情報検出器で検出した位相情報とから、前記
タイムコード変換テーブルをもちいて前記第２のフレー
ム周期を有するタイムコードに変換し、出力する変換手
段を有することを特徴とするタイムコード変換器。 - 【請求項２】変換手段は、第１のフレーム周期のタイム
コードの総フレーム数を求める手段と、前記第１のフレ
ーム周期のタイムコードの総フレーム数を前記第１のフ
レーム周期と第２のフレーム周期の最小公倍数の時間に
相当する前記第１のフレーム周期のタイムコードのフレ
ーム数で割りその商と剰余を求める手段と、前記剰余と
位相情報検出器で検出した位相情報とからタイムコード
変換テーブルを参照することにより前記第２のフレーム
周期の変換タイムコードを求める手段と、前記商と前記
第２のフレーム周期の変換タイムコードとから前記第２
のフレーム周期のタイムコードの総フレーム数を求める
手段と、前記第２のフレーム周期のタイムコードの総フ
レーム数から前記第２のフレーム周期のタイムコードを
求める手段とを有することを特徴とする請求項１に記載
のタイムコード変換器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059695A JPH0687586B2 (ja) | 1988-03-14 | 1988-03-14 | タイムコード変換器 |
| EP89902072A EP0352338B1 (en) | 1988-02-04 | 1989-02-03 | Apparatus for recording or reproducing time code and time code convertor |
| US07/415,222 US5091899A (en) | 1988-02-04 | 1989-02-03 | Time code recording or reproducing apparatus and time code converter |
| PCT/JP1989/000112 WO1989007316A1 (en) | 1988-02-04 | 1989-02-03 | Apparatus for recording or reproducing time code and time code convertor |
| DE68914896T DE68914896T2 (de) | 1988-02-04 | 1989-02-03 | Anordnung zum speichern und zur wiedergabe des zeitkodes und zeitkodeumwandler. |
| KR1019890701823A KR930002487B1 (ko) | 1988-02-04 | 1989-02-03 | 타임 코오드 기록 또는 재생장치 및 타임 코오드 변환기 |
| US07/716,498 US5146448A (en) | 1988-02-04 | 1991-06-17 | Time code recording or reproducing apparatus and time code converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059695A JPH0687586B2 (ja) | 1988-03-14 | 1988-03-14 | タイムコード変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232889A JPH01232889A (ja) | 1989-09-18 |
| JPH0687586B2 true JPH0687586B2 (ja) | 1994-11-02 |
Family
ID=13120600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059695A Expired - Fee Related JPH0687586B2 (ja) | 1988-02-04 | 1988-03-14 | タイムコード変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687586B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02227851A (ja) * | 1989-02-28 | 1990-09-11 | Teac Corp | 再生装置の同期駆動方法 |
| JPH02227852A (ja) * | 1989-02-28 | 1990-09-11 | Teac Corp | 再生装置の同期駆動方法 |
-
1988
- 1988-03-14 JP JP63059695A patent/JPH0687586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01232889A (ja) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091899A (en) | Time code recording or reproducing apparatus and time code converter | |
| JP2805298B2 (ja) | 画像信号再生装置 | |
| JPH0729315A (ja) | デジタルデータ記録方法および装置とデジタルデータ再生装置 | |
| JPH0687586B2 (ja) | タイムコード変換器 | |
| JP3287875B2 (ja) | ビデオテープレコーダ | |
| JPS6337868A (ja) | 画像信号記録装置 | |
| JP2778169B2 (ja) | デイジタル信号処理回路 | |
| JPH0675353B2 (ja) | タイムコード変換方法 | |
| JP3266932B2 (ja) | 再生装置及び方法 | |
| JPH0668910B2 (ja) | タイムコード変換器 | |
| JP2002252830A (ja) | 画像記録装置 | |
| JP2711172B2 (ja) | ディジタル信号の記録再生方式 | |
| JPH0690859B2 (ja) | ディジタル情報信号の処理方法 | |
| JPH0138800Y2 (ja) | ||
| JP2733526B2 (ja) | 映像信号再生装置 | |
| JP2711171B2 (ja) | ディジタル信号の記録再生方式 | |
| JP3004319B2 (ja) | ディジタル信号の記録再生方式 | |
| JP2726327B2 (ja) | ディジタル信号の記録再生方式および再生装置 | |
| JP2714013B2 (ja) | ビデオデータ記録再生装置及び再生装置 | |
| JPH02177062A (ja) | ディジタル情報信号記録装置 | |
| JP2711173B2 (ja) | ディジタル信号の記録再生方式 | |
| JP3194126B2 (ja) | 画像記録の再生装置 | |
| JPH0767077A (ja) | 映像記録再生装置 | |
| JPH081742B2 (ja) | 記録再生装置 | |
| JPS58195340A (ja) | 同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |