JPH0685401B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0685401B2 JPH0685401B2 JP14837984A JP14837984A JPH0685401B2 JP H0685401 B2 JPH0685401 B2 JP H0685401B2 JP 14837984 A JP14837984 A JP 14837984A JP 14837984 A JP14837984 A JP 14837984A JP H0685401 B2 JPH0685401 B2 JP H0685401B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- layer
- film pattern
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、特に配線を改良した半導体装置の製造方法に
関する。
関する。
従来、例えば半導体装置として第１図に示す２層配線構
造のものが知られている。
造のものが知られている。
図中の１は、例えばＰ型のシリコン基板である。この基
板１上には、絶縁膜２を介して第１層目のAl配線3aが設
けられ、この上に層間絶縁膜４を介して第２層目のAl配
線3bが設けられている。
板１上には、絶縁膜２を介して第１層目のAl配線3aが設
けられ、この上に層間絶縁膜４を介して第２層目のAl配
線3bが設けられている。
しかしながら、こうした構造の半導体装置によれば次に
示す欠点を有する。即ち、層間絶縁膜４は、通常400℃
程度でCVD（気相成長）法により形成されるため、形成
時に第１層目のAl配線3aにヒロック５が生じ易い。そし
て、このヒロック５が層間絶縁膜４の異常成長をひきお
こし、層間絶縁膜４の機械的強度が低下し、クラック６
が生じる。その結果、このクラック６を介して第1,第２
層目のAl配線3a,3b間が短絡する恐れがあり、耐圧特性
を劣化させる。なお、図中の８はAl配線3aの基板主面に
対して水平方向に生じる横ヒロックである。
示す欠点を有する。即ち、層間絶縁膜４は、通常400℃
程度でCVD（気相成長）法により形成されるため、形成
時に第１層目のAl配線3aにヒロック５が生じ易い。そし
て、このヒロック５が層間絶縁膜４の異常成長をひきお
こし、層間絶縁膜４の機械的強度が低下し、クラック６
が生じる。その結果、このクラック６を介して第1,第２
層目のAl配線3a,3b間が短絡する恐れがあり、耐圧特性
を劣化させる。なお、図中の８はAl配線3aの基板主面に
対して水平方向に生じる横ヒロックである。
このようなことから、第２図及び第３図に示す如く配線
を改良した半導体装置が発明されている。即ち、第２図
はシリコン基板１の表面にN+型の拡散層11を設け、同基
板１上の絶縁膜12のコンタクトホール13を介して拡散層
11に接続する配線14を設け、該配線14を第１のAl層15a
とTi、Ｖ、Cr、Mo等の金属層16と第２のAl層15bとから
構成した構造となっている。一方、第３図は、配線17
が、第１のAl層155aと前記と同様な金属層16とから構成
された構造となっている。こうした第２図，第３図の半
導体装置によれば、夫々の配線14（又は17）に金属層16
を介在するため、第１図のように層間絶縁膜を介して第
２層目の配線を形成した場合、基板１の主面に対して垂
直な方向のヒロックをほとんど回避できる。しかしなが
ら、基板１の主面に対して水平方向に成長する横ヒロッ
ク８を伴った。ところで、この横ヒロック８は、その形
状が0.5μｍ程度であるため、配線間隔が数μｍ程度
（従来）の場合は特に素子特性に大きな問題はなかっ
た。しかるに、今日配線間隔が１μｍ程度と集積度を上
げた半導体装置においては、耐電圧特性に悪影響を及ぼ
す原因となっている。また、横ヒロック８は、第１層目
の配線間の短絡の原因となる。
を改良した半導体装置が発明されている。即ち、第２図
はシリコン基板１の表面にN+型の拡散層11を設け、同基
板１上の絶縁膜12のコンタクトホール13を介して拡散層
11に接続する配線14を設け、該配線14を第１のAl層15a
とTi、Ｖ、Cr、Mo等の金属層16と第２のAl層15bとから
構成した構造となっている。一方、第３図は、配線17
が、第１のAl層155aと前記と同様な金属層16とから構成
された構造となっている。こうした第２図，第３図の半
導体装置によれば、夫々の配線14（又は17）に金属層16
を介在するため、第１図のように層間絶縁膜を介して第
２層目の配線を形成した場合、基板１の主面に対して垂
直な方向のヒロックをほとんど回避できる。しかしなが
ら、基板１の主面に対して水平方向に成長する横ヒロッ
ク８を伴った。ところで、この横ヒロック８は、その形
状が0.5μｍ程度であるため、配線間隔が数μｍ程度
（従来）の場合は特に素子特性に大きな問題はなかっ
た。しかるに、今日配線間隔が１μｍ程度と集積度を上
げた半導体装置においては、耐電圧特性に悪影響を及ぼ
す原因となっている。また、横ヒロック８は、第１層目
の配線間の短絡の原因となる。
本発明は上記事情に鑑みてなされたもので、配線の基板
主面に対して垂直な方向に発生するヒロックを抑制する
ことは勿論のこと、基板主面に対して水平方向の横ヒロ
ックの発生を抑制し得る耐圧特性の優れた半導体装置の
製造方法を提供することを目的とする。
主面に対して垂直な方向に発生するヒロックを抑制する
ことは勿論のこと、基板主面に対して水平方向の横ヒロ
ックの発生を抑制し得る耐圧特性の優れた半導体装置の
製造方法を提供することを目的とする。
［発明の概要］ 本発明は、半導体基板上に絶縁膜を介してアルミニウム
又はアルミニウム合金からなる配線層、及びアルミニウ
ムと合金を形成しうる第１の金属膜を順次形成する工程
と、 前記配線層及び第１の金属膜をパターニングして配線パ
ターン及び金属膜パターンを形成する工程と、 全面にこの金属膜パターンと同性質の第２の金属膜を形
成する工程と、 この第２の金属膜を選択的に除去して前記配線パターン
及び金属膜パターンの側壁に残存させる工程と、 熱処理を施して前記配線パターンの表面に前記アルミニ
ウム又はアルミニウム合金と前記第１・第２の金属膜と
より該パターンより硬度の大きい合金層を形成し、前記
配線パターンと合金層からなる第１層目の配線を形成す
る工程と、 前記第１層目の配線上に層間絶縁膜を介して第２層目の
配線を形成する工程とを具備することを特徴とする半導
体装置の製造方法である。
又はアルミニウム合金からなる配線層、及びアルミニウ
ムと合金を形成しうる第１の金属膜を順次形成する工程
と、 前記配線層及び第１の金属膜をパターニングして配線パ
ターン及び金属膜パターンを形成する工程と、 全面にこの金属膜パターンと同性質の第２の金属膜を形
成する工程と、 この第２の金属膜を選択的に除去して前記配線パターン
及び金属膜パターンの側壁に残存させる工程と、 熱処理を施して前記配線パターンの表面に前記アルミニ
ウム又はアルミニウム合金と前記第１・第２の金属膜と
より該パターンより硬度の大きい合金層を形成し、前記
配線パターンと合金層からなる第１層目の配線を形成す
る工程と、 前記第１層目の配線上に層間絶縁膜を介して第２層目の
配線を形成する工程とを具備することを特徴とする半導
体装置の製造方法である。
本発明において、アルミニウム（Al）と合金を形成しか
つAlよりも硬度の大きい金属膜パターンとしては、ニッ
ケル（Ni）膜パターン、タングステン（Ｗ）膜パター
ン、チタン（Ti）膜パターン、バナジウム（Ｖ）膜パタ
ーン、モリブデン（Mo）膜パターン、タリウム（Ta）膜
パターン、ニオブ（Nb）膜パターン、銅膜パターン、あ
るいはこれらパターンのシリコンとの合金膜パターンが
挙げられる。
つAlよりも硬度の大きい金属膜パターンとしては、ニッ
ケル（Ni）膜パターン、タングステン（Ｗ）膜パター
ン、チタン（Ti）膜パターン、バナジウム（Ｖ）膜パタ
ーン、モリブデン（Mo）膜パターン、タリウム（Ta）膜
パターン、ニオブ（Nb）膜パターン、銅膜パターン、あ
るいはこれらパターンのシリコンとの合金膜パターンが
挙げられる。
以下、本発明の一実施例を第４図（ａ）〜（ｆ）を参照
して説明する。
して説明する。
〔ｉ〕まず、例えばＰ型のシリコン基板21の表面にN+型
の拡散層22を形成した。つづいて、基板21上に絶縁膜23
を形成した後、拡散層22の一部に対応する絶縁膜23を選
択的にエッチング除去してコンタクトホール24を開口し
た。次いで、全面にAlを主成分とするCuあるいはSiとの
Al合金膜25を0.5〜1.0μｍの厚さで形成した（第４図
（ａ）図示）。なお、Al合金膜の代りにAl膜でもよい。
しかる後、Al合金膜25上にTi、Siの２元素からなる厚さ
10〜100nmの第１の金属膜26を形成した（第４図（ｂ）
図示）。なお、この金属膜26中のTiとSiの組成比は1:2
程度が望ましい。
の拡散層22を形成した。つづいて、基板21上に絶縁膜23
を形成した後、拡散層22の一部に対応する絶縁膜23を選
択的にエッチング除去してコンタクトホール24を開口し
た。次いで、全面にAlを主成分とするCuあるいはSiとの
Al合金膜25を0.5〜1.0μｍの厚さで形成した（第４図
（ａ）図示）。なお、Al合金膜の代りにAl膜でもよい。
しかる後、Al合金膜25上にTi、Siの２元素からなる厚さ
10〜100nmの第１の金属膜26を形成した（第４図（ｂ）
図示）。なお、この金属膜26中のTiとSiの組成比は1:2
程度が望ましい。
〔ii〕次に、写真蝕刻法等を用いて前記金属膜26、Al合
金膜25をパターニングし、金属膜パターン26′、配線パ
ターンとしてのAl合金膜パターン25′を夫々形成した
（第４図（ｃ）図示）。この際、Al合金膜パターン25′
の側面は露出する。次いで、全面にTi、Siの２元素から
なる厚さ10〜100nmの第２の金属膜27を再度形成した
（第４図（ｄ）図示）。しかる後、この金属膜27を例え
ば反応性イオンエッチングRIEによりエッチング除去
し、Al合金膜パターン25′の側壁に第２の金属膜27′を
残存させた。その結果、Al合金膜パターン25′の上面は
金属膜パターン26′により覆われ、側面は残存する第２
の金属膜27′により覆われた（第４図（ｅ）図示）。更
に、全面に層間絶縁膜28を300〜500℃で形成するととも
に、Al合金膜パターン25′中のAlと、金属膜パターン2
6′、残存する第２の金属膜27′中のTi、Siを合金化し
てAlより硬度の大きいAl-Ti-Siからなる合金層29を形成
し、Al合金膜パターン25′と合金層29からなる第１層目
の配線30を形成した。この後、層間絶縁膜28上に第２層
目のAl配線31を形成して半導体装置を製造した（第４図
（ｆ）図示）。
金膜25をパターニングし、金属膜パターン26′、配線パ
ターンとしてのAl合金膜パターン25′を夫々形成した
（第４図（ｃ）図示）。この際、Al合金膜パターン25′
の側面は露出する。次いで、全面にTi、Siの２元素から
なる厚さ10〜100nmの第２の金属膜27を再度形成した
（第４図（ｄ）図示）。しかる後、この金属膜27を例え
ば反応性イオンエッチングRIEによりエッチング除去
し、Al合金膜パターン25′の側壁に第２の金属膜27′を
残存させた。その結果、Al合金膜パターン25′の上面は
金属膜パターン26′により覆われ、側面は残存する第２
の金属膜27′により覆われた（第４図（ｅ）図示）。更
に、全面に層間絶縁膜28を300〜500℃で形成するととも
に、Al合金膜パターン25′中のAlと、金属膜パターン2
6′、残存する第２の金属膜27′中のTi、Siを合金化し
てAlより硬度の大きいAl-Ti-Siからなる合金層29を形成
し、Al合金膜パターン25′と合金層29からなる第１層目
の配線30を形成した。この後、層間絶縁膜28上に第２層
目のAl配線31を形成して半導体装置を製造した（第４図
（ｆ）図示）。
本発明に係る半導体装置は、第４図（ｆ）に示す如く、
シリコン基板21上に絶縁膜23を介してAl合金膜パターン
25′とこのパターン25′表面の合金層29からなる。第１
層目の配線30を設けた構造となっている。
シリコン基板21上に絶縁膜23を介してAl合金膜パターン
25′とこのパターン25′表面の合金層29からなる。第１
層目の配線30を設けた構造となっている。
しかして、本発明によれば、配線30の表面にAlより硬度
の大きいAl-Ti-Siからなる合金層29が設けられた構造と
なっているため、合金層29により配線30の基板21主面に
対して水平及び垂直方向にヒロックが発生することを抑
制でき、耐電圧特性を向上できる。事実、配線がAlから
なる場合（第１図に対応）、Al層とTi等の金属層からな
る場合（第２図又は第３図に対応）、及び本発明の場合
の半導体装置について夫々第１層目の配線間の層間絶縁
膜の耐圧特性を調べたところ、第５図（ａ）〜（ｃ）に
示すような結果が得られた。ここで、同図（ａ）は第１
図に対応した場合（従来例）、同図（ｂ）は第２図に対
応した場合（従来改良例）、同図（ｃ）は本発明の場合
である。同図より、従来例の場合耐電圧のピークは０〜
1MV/cmで、また従来改良例の場合のそれはやはり０〜1M
V/cmであるのに対し、本発明の場合約4MV/cmである。こ
れにより、本発明が従来と比べ優れていることが確認で
きる。また、前述したようにヒロックの発生を抑制する
ことができることにより、第１層目の配線30間、及び第
1,第２層目の配線30,31間の短絡を防止できる。
の大きいAl-Ti-Siからなる合金層29が設けられた構造と
なっているため、合金層29により配線30の基板21主面に
対して水平及び垂直方向にヒロックが発生することを抑
制でき、耐電圧特性を向上できる。事実、配線がAlから
なる場合（第１図に対応）、Al層とTi等の金属層からな
る場合（第２図又は第３図に対応）、及び本発明の場合
の半導体装置について夫々第１層目の配線間の層間絶縁
膜の耐圧特性を調べたところ、第５図（ａ）〜（ｃ）に
示すような結果が得られた。ここで、同図（ａ）は第１
図に対応した場合（従来例）、同図（ｂ）は第２図に対
応した場合（従来改良例）、同図（ｃ）は本発明の場合
である。同図より、従来例の場合耐電圧のピークは０〜
1MV/cmで、また従来改良例の場合のそれはやはり０〜1M
V/cmであるのに対し、本発明の場合約4MV/cmである。こ
れにより、本発明が従来と比べ優れていることが確認で
きる。また、前述したようにヒロックの発生を抑制する
ことができることにより、第１層目の配線30間、及び第
1,第２層目の配線30,31間の短絡を防止できる。
本発明方法によれば、Al合金膜パターン25′の上面にT
i,Siからなる金属パターン26′を、かつ側壁にTi,SIか
らなる第２の金属膜27′を残存させた後、層間絶縁膜28
の形成時に300〜500℃の熱処理を行うため、金属膜パタ
ーン26′，第２の金属膜27′中の夫々のTi,SiはAl合金
膜パターン25′中のAlと反応してAlより硬度の大きいAl
-Ti-Siからなる合金層29が形成される。したがって、配
線30の表面が合金層29が覆われ、前述と同様、ヒロック
の発生を抑制できる。
i,Siからなる金属パターン26′を、かつ側壁にTi,SIか
らなる第２の金属膜27′を残存させた後、層間絶縁膜28
の形成時に300〜500℃の熱処理を行うため、金属膜パタ
ーン26′，第２の金属膜27′中の夫々のTi,SiはAl合金
膜パターン25′中のAlと反応してAlより硬度の大きいAl
-Ti-Siからなる合金層29が形成される。したがって、配
線30の表面が合金層29が覆われ、前述と同様、ヒロック
の発生を抑制できる。
以上詳述した如く本発明によれば、配線の基板主面に対
して垂直、水平方向のヒロックを抑制して配線間の短絡
を回避し、耐圧特性を向上できる高信頼性の半導体装置
の製造方法を提供できるものである。
して垂直、水平方向のヒロックを抑制して配線間の短絡
を回避し、耐圧特性を向上できる高信頼性の半導体装置
の製造方法を提供できるものである。
第１図は従来の半導体装置の断面図、第２図及び第３図
は夫々従来の改良された半導体装置の断面図、第４図
（ａ）〜（ｆ）は本発明の一実施例に係る半導体装置の
製造方法を工程順に示す断面図、第５図（ａ），（ｂ）
は夫々従来装置に係る第１層目の配線間の層間絶縁膜の
耐圧特性図、同図（ｃ）は本発明装置に係る第１層目の
配線間の層間絶縁膜の特性図である。 21…Ｐ型のシリコン基板、22…N+型の拡散層、23…絶縁
膜、24…コンタクトホール、25…Al合金膜、25′…Al合
金膜パターン、26,27,27′…金属膜、26′…金属膜パタ
ーン、28…層間絶縁膜、29…合金層、30…配線、31…Al
配線。
は夫々従来の改良された半導体装置の断面図、第４図
（ａ）〜（ｆ）は本発明の一実施例に係る半導体装置の
製造方法を工程順に示す断面図、第５図（ａ），（ｂ）
は夫々従来装置に係る第１層目の配線間の層間絶縁膜の
耐圧特性図、同図（ｃ）は本発明装置に係る第１層目の
配線間の層間絶縁膜の特性図である。 21…Ｐ型のシリコン基板、22…N+型の拡散層、23…絶縁
膜、24…コンタクトホール、25…Al合金膜、25′…Al合
金膜パターン、26,27,27′…金属膜、26′…金属膜パタ
ーン、28…層間絶縁膜、29…合金層、30…配線、31…Al
配線。
Claims (2)
- 【請求項１】半導体基板上に絶縁膜を介してアルミニウ
ム又はアルミニウム合金からなる配線層、及びアルミニ
ウムと合金を形成しうる第１の金属膜を順次形成する工
程と、 前記配線層及び第１の金属膜をパターニングして配線パ
ターン及び金属膜パターンを形成する工程と、 全面にこの金属膜パターンと同性質の第２の金属膜を形
成する工程と、 この第２の金属膜を選択的に除去して前記配線パターン
及び金属膜パターンの側壁に残存させる工程と、 熱処理を施して前記配線パターンの表面に前記アルミニ
ウム又はアルミニウム合金と前記第１・第２の金属膜と
より該パターンより硬度の大きい合金層を形成し、前記
配線パターンと合金層からなる第１層目の配線を形成す
る工程と、 前記第１層目の配線上に層間絶縁膜を介して第２層目の
配線を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - 【請求項２】アルミニウムと合金を形成しかつアルミニ
ウムよりも硬度の大きい金属膜パターンがニッケル膜パ
ターン、タングステン膜パターン、チタン膜パターン、
バナジウム膜パターン、モリブデン膜パターン、タリウ
ム膜パターン、ニオブ膜パターン、銅膜パターン及びこ
れらパターンのシリコンとの合金膜パターンのいずれか
一つであることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14837984A JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14837984A JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127658A JPS6127658A (ja) | 1986-02-07 |
| JPH0685401B2 true JPH0685401B2 (ja) | 1994-10-26 |
Family
ID=15451443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14837984A Expired - Lifetime JPH0685401B2 (ja) | 1984-07-17 | 1984-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685401B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01127016A (ja) * | 1987-11-12 | 1989-05-19 | Ngk Insulators Ltd | セラミックハニカムフィルターの燃焼再生方法 |
-
1984
- 1984-07-17 JP JP14837984A patent/JPH0685401B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6127658A (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPS58103168A (ja) | 半導体装置 | |
| JPH0685401B2 (ja) | 半導体装置の製造方法 | |
| JPH11145141A (ja) | 半導体装置 | |
| JPS62194644A (ja) | 半導体装置およびその製造方法 | |
| KR100477141B1 (ko) | 금속막과그위에절연층을포함하는반도체장치의제조방법 | |
| JP2861583B2 (ja) | 半導体装置の製法 | |
| JP2797473B2 (ja) | 半導体装置の配線構造 | |
| JPH08274099A (ja) | 配線形成法 | |
| JPH05114599A (ja) | 半導体装置及びその製造方法 | |
| JP3233997B2 (ja) | 半導体素子の配線形成方法 | |
| JPH0215634A (ja) | 半導体装置とその製造方法 | |
| JPS58108738A (ja) | 半導体装置用電極の製造方法 | |
| US5599737A (en) | Conductive runner fabrication | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH01161735A (ja) | 半導体装置 | |
| JP2893794B2 (ja) | 半導体装置 | |
| JPS59219940A (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH10125860A (ja) | 平面スパイラルインダクタおよびその製造方法 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPS6223460B2 (ja) | ||
| JPH05160128A (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |