JPH0677452A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0677452A JPH0677452A JP5154716A JP15471693A JPH0677452A JP H0677452 A JPH0677452 A JP H0677452A JP 5154716 A JP5154716 A JP 5154716A JP 15471693 A JP15471693 A JP 15471693A JP H0677452 A JPH0677452 A JP H0677452A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor layer
- solid
- type
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】絶縁層ー半導体層界面で発生する暗電流を小さ
くする。 【構成】半導体基板１０１と半導体層１０２とソース領
域１０３とドレイン領域１０５とゲート電極からなるト
ランジスタを有しており、ゲート電極は、絶縁層８を介
して互いに重なるようにゲート電極１０６及び１０７に
分割して設けられている。光生成電荷蓄積時に複数のゲ
ート電極１０６、１０７に順次電圧を印加することによ
り、絶縁層１０８ー半導体層１０２界面に存在する界面
準位に起因する暗電流の発生を抑圧することができる。
くする。 【構成】半導体基板１０１と半導体層１０２とソース領
域１０３とドレイン領域１０５とゲート電極からなるト
ランジスタを有しており、ゲート電極は、絶縁層８を介
して互いに重なるようにゲート電極１０６及び１０７に
分割して設けられている。光生成電荷蓄積時に複数のゲ
ート電極１０６、１０７に順次電圧を印加することによ
り、絶縁層１０８ー半導体層１０２界面に存在する界面
準位に起因する暗電流の発生を抑圧することができる。
Description
【０００１】
【産業上の利用分野】本発明は、フォトトランジスタよ
り構成される増幅型の固体撮像装置に関するものであ
る。
り構成される増幅型の固体撮像装置に関するものであ
る。
【０００２】
【従来の技術】例えばＭＩＳ型静電誘導トランジスタよ
り構成される固体撮像装置に関しては、特開昭６０−２
０６０６３号公報に開示されている。図２１は固体撮像
装置を構成するＭＩＳ型静電誘導トランジスタの構造を
示す図である。図２１において、２１１はＰ- 型半導体
基板、２１２は基板と反対の導電型のＮ- 型半導体層、
２１３はソ−ス領域、２１５はドレイン領域、２１７は
絶縁層、２１４はソ−ス電極、２１６はゲ−ト電極で図
２１ではドレイン電極を省略してある。
り構成される固体撮像装置に関しては、特開昭６０−２
０６０６３号公報に開示されている。図２１は固体撮像
装置を構成するＭＩＳ型静電誘導トランジスタの構造を
示す図である。図２１において、２１１はＰ- 型半導体
基板、２１２は基板と反対の導電型のＮ- 型半導体層、
２１３はソ−ス領域、２１５はドレイン領域、２１７は
絶縁層、２１４はソ−ス電極、２１６はゲ−ト電極で図
２１ではドレイン電極を省略してある。
【０００３】図２１において、光生成電荷蓄積時には、
ゲ−ト電極２１６にはソ−ス電極２１４およびドレイン
電極に対して逆バイアス電圧が印加され、ソ−ス領域２
１３、ドレイン領域２１５間には電流は流れない。この
バイアス条件では、チャネル領域であるゲ−ト電極２１
６下の半導体層２１２は空乏化し、空乏層内で生成した
ホ−ルはゲ−ト電極２１６下の半導体層２１２の表面に
蓄積される。
ゲ−ト電極２１６にはソ−ス電極２１４およびドレイン
電極に対して逆バイアス電圧が印加され、ソ−ス領域２
１３、ドレイン領域２１５間には電流は流れない。この
バイアス条件では、チャネル領域であるゲ−ト電極２１
６下の半導体層２１２は空乏化し、空乏層内で生成した
ホ−ルはゲ−ト電極２１６下の半導体層２１２の表面に
蓄積される。
【０００４】信号読み出し時には、ゲ−ト電極２１６に
は光生成電荷蓄積時とリセット時の中間の電圧が印加さ
れ、光生成ホ−ル量に応じて増幅された電流がソ−ス領
域２１３、ドレイン領域２１５間を流れる。このとき、
ゲ−ト電極２１６下に蓄積されている光生成ホ−ルは保
存される。光生成電荷リセット時には、ゲ−ト電極２１
６にはソ−ス電極２１４あるいはドレイン電極に対して
順バイアス電圧が印加される。すると、ゲ−ト電極２１
６下の光生成ホ−ルは短時間で基板２１１へ排出され
る。
は光生成電荷蓄積時とリセット時の中間の電圧が印加さ
れ、光生成ホ−ル量に応じて増幅された電流がソ−ス領
域２１３、ドレイン領域２１５間を流れる。このとき、
ゲ−ト電極２１６下に蓄積されている光生成ホ−ルは保
存される。光生成電荷リセット時には、ゲ−ト電極２１
６にはソ−ス電極２１４あるいはドレイン電極に対して
順バイアス電圧が印加される。すると、ゲ−ト電極２１
６下の光生成ホ−ルは短時間で基板２１１へ排出され
る。
【０００５】したがって、図２１のＭＩＳ型静電誘導ト
ランジスタ１個により固体撮像装置に必要な光電変換、
蓄積、読み出し、リセット各動作を行うことができる他
に、高速でリセットでき、リセットノイズがなく、しか
も非破壊に増幅された信号を読み出すことができる。
ランジスタ１個により固体撮像装置に必要な光電変換、
蓄積、読み出し、リセット各動作を行うことができる他
に、高速でリセットでき、リセットノイズがなく、しか
も非破壊に増幅された信号を読み出すことができる。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の固体撮像装置においては、光生成電荷蓄積時
に、ＭＩＳ構造のゲ−ト電極下の半導体層が空乏化する
ため、絶縁層−半導体層界面で発生する暗電流が大き
い。そのため、微弱光領域でのＳＮ比が低くなるという
問題点があった。
うな従来の固体撮像装置においては、光生成電荷蓄積時
に、ＭＩＳ構造のゲ−ト電極下の半導体層が空乏化する
ため、絶縁層−半導体層界面で発生する暗電流が大き
い。そのため、微弱光領域でのＳＮ比が低くなるという
問題点があった。
【０００７】本発明は、かかる問題点に鑑みてなされた
ものであり、界面で発生する暗電流が小さい固体撮像装
置を提供することを目的とする。
ものであり、界面で発生する暗電流が小さい固体撮像装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決のため、
請求項１の発明は、第１導電型の半導体基板と、該半導
体基板上に設けられた第２導電型の半導体層と、前記半
導体層の表面に形成された第２導電型の高濃度不純物を
含むソ−ス領域およびドレイン領域と、前記ソ−ス領域
と前記ドレイン領域との間にソ−ス領域を囲むように絶
縁層を介して形成されたゲ−ト電極とを備えたトランジ
スタを有する固体撮像装置において、前記ゲ−ト電極
を、絶縁層を介し互いに重なるように複数個に分割して
設けた構成とした。
請求項１の発明は、第１導電型の半導体基板と、該半導
体基板上に設けられた第２導電型の半導体層と、前記半
導体層の表面に形成された第２導電型の高濃度不純物を
含むソ−ス領域およびドレイン領域と、前記ソ−ス領域
と前記ドレイン領域との間にソ−ス領域を囲むように絶
縁層を介して形成されたゲ−ト電極とを備えたトランジ
スタを有する固体撮像装置において、前記ゲ−ト電極
を、絶縁層を介し互いに重なるように複数個に分割して
設けた構成とした。
【０００９】また、請求項２の発明は、第１導電型の半
導体基板と、該半導体基板上に設けられた第２導電型の
半導体層と、該第２導電型の半導体層上に設けられた第
１導電型の半導体層と、前記第２導電型半導体層に接続
するように前記第１導電型の半導体層に形成された第２
導電型の高濃度不純物を含むソ−ス領域およびドレイン
領域と、前記ソ−ス領域と前記ドレイン領域との間に前
記ソ−ス領域を囲むように絶縁層を介して形成されたゲ
−ト電極とを備えたトランジスタを有する固体撮像装置
において、前記ゲ−ト電極を、絶縁層を介し互いに重な
るように複数個に分割して設けた構成とした。
導体基板と、該半導体基板上に設けられた第２導電型の
半導体層と、該第２導電型の半導体層上に設けられた第
１導電型の半導体層と、前記第２導電型半導体層に接続
するように前記第１導電型の半導体層に形成された第２
導電型の高濃度不純物を含むソ−ス領域およびドレイン
領域と、前記ソ−ス領域と前記ドレイン領域との間に前
記ソ−ス領域を囲むように絶縁層を介して形成されたゲ
−ト電極とを備えたトランジスタを有する固体撮像装置
において、前記ゲ−ト電極を、絶縁層を介し互いに重な
るように複数個に分割して設けた構成とした。
【００１０】また、上記２つの発明において、前記第２
導電型の半導体層と同じ導電型のキャリアを前記半導体
層の表面に誘起するための電圧が、前記複数個に分割さ
れたゲ−ト電極に印加される構成とした。
導電型の半導体層と同じ導電型のキャリアを前記半導体
層の表面に誘起するための電圧が、前記複数個に分割さ
れたゲ−ト電極に印加される構成とした。
【００１１】
【作用】請求項１の発明においては、半導体層の表面に
ソ−ス領域、ドレイン領域と同じ導電型のキャリアを誘
起させる電圧を印加する際に、リセット時には複数のゲ
−ト電極すべてに、光生成電荷蓄積時には複数のゲ−ト
電極のうちのすくなくとも１つ以外に順次印加すること
により、絶縁層−半導体層界面に存在する界面準位に起
因する暗電流の発生を抑圧することができる。
ソ−ス領域、ドレイン領域と同じ導電型のキャリアを誘
起させる電圧を印加する際に、リセット時には複数のゲ
−ト電極すべてに、光生成電荷蓄積時には複数のゲ−ト
電極のうちのすくなくとも１つ以外に順次印加すること
により、絶縁層−半導体層界面に存在する界面準位に起
因する暗電流の発生を抑圧することができる。
【００１２】また、信号読み出し時には、ソ−ス領域に
隣接しないゲ−ト電極にキャリアを誘起させる電圧を印
加してゲ−ト電極の下を実効的なドレイン領域にすると
ともに、光生成電荷をソ−ス領域に隣接するゲ−ト電極
に転送、集めることにより感度を向上させることができ
る。ところで、請求項１の固体撮像装置においては、光
生成電荷蓄積期間において光生成ホ−ルの一部は電子充
填された絶縁層−半導体層界面準位に捕獲され、次の電
子充填動作時に伝導帯の電子と再結合し消滅するという
現象が起こることににより、光感度が高くできない場合
がある。
隣接しないゲ−ト電極にキャリアを誘起させる電圧を印
加してゲ−ト電極の下を実効的なドレイン領域にすると
ともに、光生成電荷をソ−ス領域に隣接するゲ−ト電極
に転送、集めることにより感度を向上させることができ
る。ところで、請求項１の固体撮像装置においては、光
生成電荷蓄積期間において光生成ホ−ルの一部は電子充
填された絶縁層−半導体層界面準位に捕獲され、次の電
子充填動作時に伝導帯の電子と再結合し消滅するという
現象が起こることににより、光感度が高くできない場合
がある。
【００１３】請求項２の発明においては、光生成電荷は
同じ導電型の半導体層のバルク中に蓄積されるので界面
準位を介しての再結合が起こらず消滅しないため光感度
を高くすることができる。
同じ導電型の半導体層のバルク中に蓄積されるので界面
準位を介しての再結合が起こらず消滅しないため光感度
を高くすることができる。
【００１４】
【実施例１】図１は、本発明の第１実施例による固体撮
像装置の１画素分の模式的な断面図であり、図２は、同
固体撮像装置の平面図である。なお、図１は図２の線Ａ
−Ａ’部の断面図である。図１および図２において、Ｐ
- 型基板１０１上にＮ- 型半導体層１０２が積層されて
おり、表面にはＮ+ 型ソ−ス領域１０３およびソ−ス電
極１０４とＮ+ 型ドレイン領域１０５が形成されてい
る。図１、図２では、ソ−スライン、ゲ−トライン、ド
レイン電極を省略している。撮像する波長範囲に対し透
明な材料から成るゲ−ト電極は、Ｎ+ 型ソ−ス領域１０
３を囲むように、ソ−ス領域１０３に隣接するメインゲ
−ト電極１０６とドレイン領域１０５に隣接するサブゲ
−ト電極１０７とに２分割して絶縁層１０８上に形成さ
れている。ゲ−ト電極１０６の電極端１０６ａは、ゲ−
ト電極１０７の電極端１０７ａと絶縁層１０８を介して
重なっている。図１では、電極端１０６ａが電極端１０
７ａの上にあるが、この上下関係は逆であってもよい。
像装置の１画素分の模式的な断面図であり、図２は、同
固体撮像装置の平面図である。なお、図１は図２の線Ａ
−Ａ’部の断面図である。図１および図２において、Ｐ
- 型基板１０１上にＮ- 型半導体層１０２が積層されて
おり、表面にはＮ+ 型ソ−ス領域１０３およびソ−ス電
極１０４とＮ+ 型ドレイン領域１０５が形成されてい
る。図１、図２では、ソ−スライン、ゲ−トライン、ド
レイン電極を省略している。撮像する波長範囲に対し透
明な材料から成るゲ−ト電極は、Ｎ+ 型ソ−ス領域１０
３を囲むように、ソ−ス領域１０３に隣接するメインゲ
−ト電極１０６とドレイン領域１０５に隣接するサブゲ
−ト電極１０７とに２分割して絶縁層１０８上に形成さ
れている。ゲ−ト電極１０６の電極端１０６ａは、ゲ−
ト電極１０７の電極端１０７ａと絶縁層１０８を介して
重なっている。図１では、電極端１０６ａが電極端１０
７ａの上にあるが、この上下関係は逆であってもよい。
【００１５】まず、ＭＩＳ型静電誘導トランジスタにお
ける絶縁層−半導体層界面で発生する暗電流の発生メカ
ニズムとその抑圧方法について説明する。ゲ−ト電極に
正電圧が印加されるリセット動作により、Ｎ- 型半導体
層の表面に蓄積されたホ−ルは基板に排出される。それ
と同時に、半導体層の表面には電子によるチャネルが形
成され、アキュムレ−ションモ−ド（accumulation mod
e）になり、界面準位は電子で満たされる。この様子を
ゲ−ト電極下のエネルギ−バンド図として図４に示す。
図４のＥC 、ＥV は、各々伝導帯、価電子帯端のエネル
ギ−レベルである。
ける絶縁層−半導体層界面で発生する暗電流の発生メカ
ニズムとその抑圧方法について説明する。ゲ−ト電極に
正電圧が印加されるリセット動作により、Ｎ- 型半導体
層の表面に蓄積されたホ−ルは基板に排出される。それ
と同時に、半導体層の表面には電子によるチャネルが形
成され、アキュムレ−ションモ−ド（accumulation mod
e）になり、界面準位は電子で満たされる。この様子を
ゲ−ト電極下のエネルギ−バンド図として図４に示す。
図４のＥC 、ＥV は、各々伝導帯、価電子帯端のエネル
ギ−レベルである。
【００１６】次にゲ−ト電極に負電圧が印加され光生成
電荷蓄積状態に入ると、ゲ−ト電極下のＮ- 型半導体層
は空乏化され、ディ−プデプレションモ−ド（deep dep
letion mode ）になり、界面準位に捕獲されていた電子
は、伝導帯に近い界面準位から熱的に伝導帯へ放出され
ていく。電子の放出がエネルギ−バンドギャップ中央付
近の界面準位にまで進行すると、そこへ価電子帯から電
子が励起され始める。この過程は、空の界面準位からホ
−ルが価電子帯へ放出されるとみることもできる。エネ
ルギ−バンドギャップ中央付近の界面準位に捕獲された
電子はさらに伝導帯へ放出され、界面準位を介して電子
−ホ−ル対が生成する。電子は電界により表面より去
り、ホ−ルはゲ−ト電極下のＮ- 型半導体層表面に残
り、暗電流が発生する。この様子を図５に示す。この電
子−ホ−ル対の生成は、反転層が形成されるまで続く。
電荷蓄積状態に入ると、ゲ−ト電極下のＮ- 型半導体層
は空乏化され、ディ−プデプレションモ−ド（deep dep
letion mode ）になり、界面準位に捕獲されていた電子
は、伝導帯に近い界面準位から熱的に伝導帯へ放出され
ていく。電子の放出がエネルギ−バンドギャップ中央付
近の界面準位にまで進行すると、そこへ価電子帯から電
子が励起され始める。この過程は、空の界面準位からホ
−ルが価電子帯へ放出されるとみることもできる。エネ
ルギ−バンドギャップ中央付近の界面準位に捕獲された
電子はさらに伝導帯へ放出され、界面準位を介して電子
−ホ−ル対が生成する。電子は電界により表面より去
り、ホ−ルはゲ−ト電極下のＮ- 型半導体層表面に残
り、暗電流が発生する。この様子を図５に示す。この電
子−ホ−ル対の生成は、反転層が形成されるまで続く。
【００１７】エネルギ−バンドギャップ中央付近の界面
準位を常時電子で満たしておけば、価電子帯からの電子
の励起が抑えられ電子−ホ−ル対が生成しない。したが
って、界面で発生する暗電流を抑圧するには、周期的に
ディ−プデプレションモ−ドからアキュムレ−ションモ
−ドヘゲ−ト電圧を変化させて、Ｎ+ 型のソ−ス領域あ
るいはドレイン領域から電子を半導体層表面に誘起し、
エネルギ−バンドギャップ中央付近の空の界面準位を電
子で充填すればよい。
準位を常時電子で満たしておけば、価電子帯からの電子
の励起が抑えられ電子−ホ−ル対が生成しない。したが
って、界面で発生する暗電流を抑圧するには、周期的に
ディ−プデプレションモ−ドからアキュムレ−ションモ
−ドヘゲ−ト電圧を変化させて、Ｎ+ 型のソ−ス領域あ
るいはドレイン領域から電子を半導体層表面に誘起し、
エネルギ−バンドギャップ中央付近の空の界面準位を電
子で充填すればよい。
【００１８】光生成電荷蓄積状態にあるＭＩＳ型静電誘
導トランジスタに対してこの電子充填動作を行う場合、
蓄積されている光生成ホ−ルをリセットしてしまわない
ためには、図１のようにゲ−ト電極を２分割し、一方の
ゲ−ト電極下に光生成ホ−ルを集めておき他方のゲ−ト
電極に対して電子充填動作を行い、それを交互に周期的
に繰り返せばよい。ゲ−ト電極を絶縁層を介し互いに重
なるように分割して形成することにより、ゲ−ト電極下
の半導体層全面に対して電子充填動作が可能となる。
導トランジスタに対してこの電子充填動作を行う場合、
蓄積されている光生成ホ−ルをリセットしてしまわない
ためには、図１のようにゲ−ト電極を２分割し、一方の
ゲ−ト電極下に光生成ホ−ルを集めておき他方のゲ−ト
電極に対して電子充填動作を行い、それを交互に周期的
に繰り返せばよい。ゲ−ト電極を絶縁層を介し互いに重
なるように分割して形成することにより、ゲ−ト電極下
の半導体層全面に対して電子充填動作が可能となる。
【００１９】電子充填動作の周期は、文献（B.E.Burke
ら,IEEE Trans,Electron Device,vol.ED-38,pp.285-29
0,Feb.1991）によれば、以下のように見積もることがで
きる。時刻ｔでのエネルギ−レベルＥT の界面準位の占
有関数を ｆ（ＥT ，ｔ）≡ｎT ( ＥT ，ｔ）／ＮT （ＥT ） と定義すると、ｆ（ＥT ，ｔ）は次式で表される。ここ
で、ＮT は単位面積、単位エネルギ−当たりの界面準位
密度、ｎT は単位面積、単位エネルギ−当たりの電子が
満たされている界面準位密度である。
ら,IEEE Trans,Electron Device,vol.ED-38,pp.285-29
0,Feb.1991）によれば、以下のように見積もることがで
きる。時刻ｔでのエネルギ−レベルＥT の界面準位の占
有関数を ｆ（ＥT ，ｔ）≡ｎT ( ＥT ，ｔ）／ＮT （ＥT ） と定義すると、ｆ（ＥT ，ｔ）は次式で表される。ここ
で、ＮT は単位面積、単位エネルギ−当たりの界面準位
密度、ｎT は単位面積、単位エネルギ−当たりの電子が
満たされている界面準位密度である。
【００２０】 ｄｆ／ｄｔ＝ｅP （１−ｆ）−ｃP ｐｆ−ｅn ｆ＋ｃn ｎ（１−ｆ） ・・・（１） 右辺第１項は、価電子帯へのホ−ルの放出、第２項は価
電子帯からのホ−ルの捕獲、第３項は伝導帯への電子の
放出、第４項は伝導帯からの電子の捕獲過程の速度に対
応する。ここで、 ｅP ＝σP ｖTHｎi ｅｘｐ（（Ｅi −ＥT ) ／ｋＴ），ｃP ＝σP ｖTH ｅN ＝σN ｖTHｎi ｅｘｐ（（ＥT −Ｅi ）／ｋＴ），ｃN ＝σN ｖTH ｐ，ｎは表面でのホ−ル密度、電子密度、σP ，σN は
ホ−ル、電子の捕獲断面積、ｖTHは熱速度、ｎi は真性
キャリア濃度、Ｅi は真性エネルギ−レベルである。
電子帯からのホ−ルの捕獲、第３項は伝導帯への電子の
放出、第４項は伝導帯からの電子の捕獲過程の速度に対
応する。ここで、 ｅP ＝σP ｖTHｎi ｅｘｐ（（Ｅi −ＥT ) ／ｋＴ），ｃP ＝σP ｖTH ｅN ＝σN ｖTHｎi ｅｘｐ（（ＥT −Ｅi ）／ｋＴ），ｃN ＝σN ｖTH ｐ，ｎは表面でのホ−ル密度、電子密度、σP ，σN は
ホ−ル、電子の捕獲断面積、ｖTHは熱速度、ｎi は真性
キャリア濃度、Ｅi は真性エネルギ−レベルである。
【００２１】上記のようにアキュムレ−ションモ−ドか
らディ−プデプレションモ−ドに変化する場合ｆ
（ＥT ，０）＝１，ｎ（ｔ）＝０，ｐ（ｔ）＝０の条件
で（１）式を解くと、 ｆ（ＥT ，ｔ）＝（ｅP ＋ｅN ｅｘｐ（−（ｅP ＋ｅN ）ｔ））／ （ｅP ＋ｅN ） ・・・（２） となる。アキュムレ−ションモ−ドにおける電子の捕獲
過程の時定数ｔC は、ｔC ＝（ｃN ｎ）-1で、σN ≒１
×１０-15 ｃｍ2 、ｖTH≒１×１０7 ｃｍ／ｓ、ｎ≒１
０18ｃｍ-3とすると、ｔC ≒０．１ｎｓであるから、初
期条件をｆ（ＥT ，０）＝１とすることは妥当であるこ
とがわかる。
らディ−プデプレションモ−ドに変化する場合ｆ
（ＥT ，０）＝１，ｎ（ｔ）＝０，ｐ（ｔ）＝０の条件
で（１）式を解くと、 ｆ（ＥT ，ｔ）＝（ｅP ＋ｅN ｅｘｐ（−（ｅP ＋ｅN ）ｔ））／ （ｅP ＋ｅN ） ・・・（２） となる。アキュムレ−ションモ−ドにおける電子の捕獲
過程の時定数ｔC は、ｔC ＝（ｃN ｎ）-1で、σN ≒１
×１０-15 ｃｍ2 、ｖTH≒１×１０7 ｃｍ／ｓ、ｎ≒１
０18ｃｍ-3とすると、ｔC ≒０．１ｎｓであるから、初
期条件をｆ（ＥT ，０）＝１とすることは妥当であるこ
とがわかる。
【００２２】ホ−ル生成速度ｄＱH ／ｄｔは、ホ−ルの
放出過程のみ考慮すると次式で表される。
放出過程のみ考慮すると次式で表される。
【００２３】
【数１】 ここで、界面準位密度ＮT はバンドギャップ中に一様に
分布していると仮定し、 σ＝√（σP σN ）， ｘ＝√（σN ／σP ）・ｅｘｐ（（ＥT −Ｅi ））／ｋＴ） である。また、積分範囲も０から無限大へ広げた。
（３）式の積分は次のように近似できるので、
分布していると仮定し、 σ＝√（σP σN ）， ｘ＝√（σN ／σP ）・ｅｘｐ（（ＥT −Ｅi ））／ｋＴ） である。また、積分範囲も０から無限大へ広げた。
（３）式の積分は次のように近似できるので、
【００２４】
【数２】 ホ−ル生成速度は、次のように表される。 ｄＱH ／ｄｔ＝（πｋＴ／２）ＮT σｖTHｎi ・ （１−ｅｘｐ（−２．７σｖTHｎi ｔ）） ＝Ｓ0 ｎi （１−ｅｘｐ（−ｔ／τ）） ・・・（５） ここで、Ｓ0 ＝（πｋＴ／２）ＮT σｖTH、τ＝（２．
７σｖTHｎi ）-1とおいた。Ｓ0 は、表面が空乏化して
いるときの定常状態での表面生成速度で、暗電流密度
は、Ｊdark＝ｑＳ0 ｎi である。
７σｖTHｎi ）-1とおいた。Ｓ0 は、表面が空乏化して
いるときの定常状態での表面生成速度で、暗電流密度
は、Ｊdark＝ｑＳ0 ｎi である。
【００２５】以上から、界面で発生した暗電流による時
刻ｔでのホ−ル密度ＱH は、 ＱH ＝（Ｊdark／ｑ）（ｔ−τ（１−ｅｘｐ（−ｔ／τ））） ・・・（６） となる。これより、 ｔ《τでは ＱH ≒（Ｊdark／ｑ）（ｔ2 ／２τ） ｔ》τでは ＱH ≒（Ｊdark／ｑ）ｔ となる。画素サイズが１０μｍ□の場合の暗電流により
発生するホ−ル数ＮH とｔの関係を、σとＪdarkをパラ
メ−タにして図６に示す。これより電子充填動作は水平
走査期間Ｈ＝６３．５μｓの２倍程度の周期で行えばよ
いことがわかる。
刻ｔでのホ−ル密度ＱH は、 ＱH ＝（Ｊdark／ｑ）（ｔ−τ（１−ｅｘｐ（−ｔ／τ））） ・・・（６） となる。これより、 ｔ《τでは ＱH ≒（Ｊdark／ｑ）（ｔ2 ／２τ） ｔ》τでは ＱH ≒（Ｊdark／ｑ）ｔ となる。画素サイズが１０μｍ□の場合の暗電流により
発生するホ−ル数ＮH とｔの関係を、σとＪdarkをパラ
メ−タにして図６に示す。これより電子充填動作は水平
走査期間Ｈ＝６３．５μｓの２倍程度の周期で行えばよ
いことがわかる。
【００２６】次に、図１、２で示した画素から構成され
る固体撮像装置の駆動方法について説明する。図３にゲ
−ト駆動パルスタイミングチャ−トを示す。ΦG1はメイ
ンゲ−ト電圧、ΦG2はサブゲ−ト電圧、Ｔ1 はリセット
時間、Ｔ2 は光生成電荷蓄積時間、Ｔ3 は読み出し時
間、Ｔ4 は電子充填時間、Ｔ5 は電子充填動作の１／２
の周期である。
る固体撮像装置の駆動方法について説明する。図３にゲ
−ト駆動パルスタイミングチャ−トを示す。ΦG1はメイ
ンゲ−ト電圧、ΦG2はサブゲ−ト電圧、Ｔ1 はリセット
時間、Ｔ2 は光生成電荷蓄積時間、Ｔ3 は読み出し時
間、Ｔ4 は電子充填時間、Ｔ5 は電子充填動作の１／２
の周期である。
【００２７】リセット後、メインゲ−ト電極１０６およ
びサブゲ−ト電極１０７はソ−ス電圧ＶS 、ドレイン電
圧ＶD に対して逆バイアス電圧Ｖ1 に設定され光生成電
荷蓄積状態に入る。ゲ−ト電極１０６、１０７下の半導
体層１０２の表面は空乏化し、空乏層内で生成したホ−
ルは半導体層１０２の表面に蓄積される。上述した電子
充填動作は、本実施例では２分割ゲ−トなので、メイン
ゲ−ト電極１０６とサブゲ−ト電極１０７にＶ3 を交互
に印加して行われ、メインゲ−ト電極１０６下の半導体
層１０２の表面にはソ−ス領域１０３と接続する表面チ
ャネルが、またサブゲ−ト電極１０７下の半導体層１０
２の表面にはドレイン領域１０５と接続する表面チャネ
ルが形成されエネルギ−バンドギャップ中央付近の空の
界面準位が充填される。本実施例のようにゲ−トが同心
円状（すなわち、ソ−ス電極１０４の周囲にメインゲ−
ト電極１０６が形成され、メインゲ−ト電極１０６の周
囲にサブゲ−ト電極１０７が形成されている）に分割さ
れていると、電子充填動作時でもソ−ス、ドレイン間に
チャネルが形成されず消費電流が増加しないという利点
がある。
びサブゲ−ト電極１０７はソ−ス電圧ＶS 、ドレイン電
圧ＶD に対して逆バイアス電圧Ｖ1 に設定され光生成電
荷蓄積状態に入る。ゲ−ト電極１０６、１０７下の半導
体層１０２の表面は空乏化し、空乏層内で生成したホ−
ルは半導体層１０２の表面に蓄積される。上述した電子
充填動作は、本実施例では２分割ゲ−トなので、メイン
ゲ−ト電極１０６とサブゲ−ト電極１０７にＶ3 を交互
に印加して行われ、メインゲ−ト電極１０６下の半導体
層１０２の表面にはソ−ス領域１０３と接続する表面チ
ャネルが、またサブゲ−ト電極１０７下の半導体層１０
２の表面にはドレイン領域１０５と接続する表面チャネ
ルが形成されエネルギ−バンドギャップ中央付近の空の
界面準位が充填される。本実施例のようにゲ−トが同心
円状（すなわち、ソ−ス電極１０４の周囲にメインゲ−
ト電極１０６が形成され、メインゲ−ト電極１０６の周
囲にサブゲ−ト電極１０７が形成されている）に分割さ
れていると、電子充填動作時でもソ−ス、ドレイン間に
チャネルが形成されず消費電流が増加しないという利点
がある。
【００２８】電子充填動作の周期は水平走査期間Ｈの２
倍程度でよいため、Ｔ5 ＝Ｈとして非選択画素の電子充
填動作を選択画素のリセットと同期させ、Ｔ1 ＝Ｔ4 と
してメインゲ−ト電極１０６とサブゲ−ト電極１０７の
電子充填時間およびリセット時間を同一にすれば、タイ
ミングが単純で駆動回路構成も簡単になる。読み出しは
メインゲ−ト電極１０６にＶ2 を印加し、光生成したホ
−ル量に応じて増幅された電流を非破壊で得ることによ
り行われる。読み出しの直前ｔ1 においてサブゲ−ト電
圧をＶ3 にして光生成したホ−ルをメインゲ−ト電極１
０６下に集めゲ−ト容量を低減するため高い感度が得ら
れる。信号読み出し時は、サブゲ−ト電極１０７下は実
効的なドレイン領域となる。
倍程度でよいため、Ｔ5 ＝Ｈとして非選択画素の電子充
填動作を選択画素のリセットと同期させ、Ｔ1 ＝Ｔ4 と
してメインゲ−ト電極１０６とサブゲ−ト電極１０７の
電子充填時間およびリセット時間を同一にすれば、タイ
ミングが単純で駆動回路構成も簡単になる。読み出しは
メインゲ−ト電極１０６にＶ2 を印加し、光生成したホ
−ル量に応じて増幅された電流を非破壊で得ることによ
り行われる。読み出しの直前ｔ1 においてサブゲ−ト電
圧をＶ3 にして光生成したホ−ルをメインゲ−ト電極１
０６下に集めゲ−ト容量を低減するため高い感度が得ら
れる。信号読み出し時は、サブゲ−ト電極１０７下は実
効的なドレイン領域となる。
【００２９】リセットは、電子充填動作も兼ねてメイン
ゲ−ト電極１０６、サブゲ−ト電極１０７にＶ3 を印加
しメインゲ−ト電極１０６下に蓄積されている光生成ホ
−ルを基板１０１に排出して行われる。上記のように本
実施例では、ゲ−ト電極を２分割し、従来のＭＩＳ型静
電誘導トランジスタから成る固体撮像装置の駆動タイミ
ングに、水平走査期間の間隔で交互に界面準位を電子で
充填するタイミングを追加するだけで、従来のＭＩＳ型
静電誘導トランジスタの欠点であった絶縁層−半導体層
界面で発生する暗電流を抑圧することが可能である。ま
た、読み出し時のゲ−ト容量を低減することもできるた
め本実施例のＭＩＳ型静電誘導トランジスタから成る固
体撮像装置では、微弱光領域の撮像においても高いＳＮ
比が得られる。
ゲ−ト電極１０６、サブゲ−ト電極１０７にＶ3 を印加
しメインゲ−ト電極１０６下に蓄積されている光生成ホ
−ルを基板１０１に排出して行われる。上記のように本
実施例では、ゲ−ト電極を２分割し、従来のＭＩＳ型静
電誘導トランジスタから成る固体撮像装置の駆動タイミ
ングに、水平走査期間の間隔で交互に界面準位を電子で
充填するタイミングを追加するだけで、従来のＭＩＳ型
静電誘導トランジスタの欠点であった絶縁層−半導体層
界面で発生する暗電流を抑圧することが可能である。ま
た、読み出し時のゲ−ト容量を低減することもできるた
め本実施例のＭＩＳ型静電誘導トランジスタから成る固
体撮像装置では、微弱光領域の撮像においても高いＳＮ
比が得られる。
【００３０】
【実施例２】第１実施例の固体撮像装置においては、光
生成電荷蓄積期間おいて光生成ホ−ルの一部は電子充填
された界面準位に捕獲され、次の電子充填動作時に伝導
帯の電子と再結合し消滅するという現象が起こる。この
ことにより、光感度が高くできない場合がある。
生成電荷蓄積期間おいて光生成ホ−ルの一部は電子充填
された界面準位に捕獲され、次の電子充填動作時に伝導
帯の電子と再結合し消滅するという現象が起こる。この
ことにより、光感度が高くできない場合がある。
【００３１】以下に示す第２実施例によれば、開口率が
高く、高速にリセットができ、リセットノイズおよび残
像がなく、非破壊読み出しが可能という従来技術の増幅
型固体撮像装置の特長をそのまま残し、界面で発生する
暗電流が小さく、感度が高い固体撮像装置が得られる。
図７は、本発明の第２実施例による固体撮像装置の１画
素分の模式的な平面図、図８は線Ａ−Ａ’部、図９は線
Ｂ−Ｂ’部、図１０は線Ｃ−Ｃ’部の断面図である。
高く、高速にリセットができ、リセットノイズおよび残
像がなく、非破壊読み出しが可能という従来技術の増幅
型固体撮像装置の特長をそのまま残し、界面で発生する
暗電流が小さく、感度が高い固体撮像装置が得られる。
図７は、本発明の第２実施例による固体撮像装置の１画
素分の模式的な平面図、図８は線Ａ−Ａ’部、図９は線
Ｂ−Ｂ’部、図１０は線Ｃ−Ｃ’部の断面図である。
【００３２】図７〜図１０において、バックゲ−ト領域
となるＰ型基板１上にチャネル領域となるＮ型半導体層
２および表面ゲ−ト領域となるＰ型半導体層３が順次積
層されており、表面にはＮ+ 型ソ−ス領域４、Ｎ+ 型ド
レイン領域５がＮ型半導体層２に接続させて形成されて
いる。Ｎ+ 型ソ−ス領域４はコンタクトホ−ル１０を介
してソ−スライン１１に接続されている。図７に示すよ
うにＮ+ 型ドレイン領域５は、画素間にＰ型半導体層３
の一部の領域を残して、画素を囲むように形成されてい
る。したがって本実施例ではＰ型半導体層３はＸ方向に
つながって形成されている。Ｐ型半導体層３の表面に
は、撮像する波長範囲に対し透明な材料から成るゲ−ト
電極が、Ｎ+ 型ソ−ス領域４を囲むように、ソ−ス領域
４に隣接するメインゲ−ト電極７とドレイン領域５に隣
接するサブゲ−ト電極８とに２分割して絶縁層６上に形
成されている。ゲ−ト電極７の電極端７ａは、ゲ−ト電
極８の電極端８ａと絶縁層６を介して重なっている。本
実施例では電極端７ａが電極端８ａの上にあるが、この
上下関係は逆であってもよい。メインゲ−ト電極７とサ
ブゲ−ト電極８は各々Ｘ方向に共通に形成されている。
画素間のＰ型半導体領域３の表面には画素分離用電極９
が絶縁層６を介しサブゲ−ト電極８の電極端８ｂと重な
るようにＸ方向に共通に形成されている。
となるＰ型基板１上にチャネル領域となるＮ型半導体層
２および表面ゲ−ト領域となるＰ型半導体層３が順次積
層されており、表面にはＮ+ 型ソ−ス領域４、Ｎ+ 型ド
レイン領域５がＮ型半導体層２に接続させて形成されて
いる。Ｎ+ 型ソ−ス領域４はコンタクトホ−ル１０を介
してソ−スライン１１に接続されている。図７に示すよ
うにＮ+ 型ドレイン領域５は、画素間にＰ型半導体層３
の一部の領域を残して、画素を囲むように形成されてい
る。したがって本実施例ではＰ型半導体層３はＸ方向に
つながって形成されている。Ｐ型半導体層３の表面に
は、撮像する波長範囲に対し透明な材料から成るゲ−ト
電極が、Ｎ+ 型ソ−ス領域４を囲むように、ソ−ス領域
４に隣接するメインゲ−ト電極７とドレイン領域５に隣
接するサブゲ−ト電極８とに２分割して絶縁層６上に形
成されている。ゲ−ト電極７の電極端７ａは、ゲ−ト電
極８の電極端８ａと絶縁層６を介して重なっている。本
実施例では電極端７ａが電極端８ａの上にあるが、この
上下関係は逆であってもよい。メインゲ−ト電極７とサ
ブゲ−ト電極８は各々Ｘ方向に共通に形成されている。
画素間のＰ型半導体領域３の表面には画素分離用電極９
が絶縁層６を介しサブゲ−ト電極８の電極端８ｂと重な
るようにＸ方向に共通に形成されている。
【００３３】図１１は本実施例における固体撮像装置の
Ｘ方向受光部端の平面図で、図１２は線Ｄ−Ｄ’部の断
面図である。メインゲ−ト電極７、サブゲ−ト電極８、
画素分離用電極９は、各々スル−ホ−ル１２、１３、１
４を介しメインゲ−トライン１５、サブゲ−トライン１
６、画素分離ライン１７に接続されている。Ｎ+ 型ドレ
イン領域５は画素部の最外周で共通に形成されている。
Ｐ型半導体層３はＸ方向端においてコンタクトホ−ル１
８を介し電極１９に接続されており、電極１９にはＮ型
半導体層２、Ｎ+ 型ソ−ス領域４、Ｎ+ 型ドレイン領域
５に対し逆バイアスが与えられている。Ｐ型半導体層３
のコンタクト部と画素との間はＸ方向の画素分離と同様
に画素分離用電極９が設けられている。画素分離用電極
９には、各画素の表面ゲ−ト領域となるＰ型半導体層３
が電気的に分離されるような電圧が、画素分離ライン１
７を介して印加されている。また、Ｐ型基板１はＮ型半
導体層２に対し逆バイアスされている。図７〜図１２で
はＰ型基板１の電位を与える電極とドレイン電極を省略
してある。
Ｘ方向受光部端の平面図で、図１２は線Ｄ−Ｄ’部の断
面図である。メインゲ−ト電極７、サブゲ−ト電極８、
画素分離用電極９は、各々スル−ホ−ル１２、１３、１
４を介しメインゲ−トライン１５、サブゲ−トライン１
６、画素分離ライン１７に接続されている。Ｎ+ 型ドレ
イン領域５は画素部の最外周で共通に形成されている。
Ｐ型半導体層３はＸ方向端においてコンタクトホ−ル１
８を介し電極１９に接続されており、電極１９にはＮ型
半導体層２、Ｎ+ 型ソ−ス領域４、Ｎ+ 型ドレイン領域
５に対し逆バイアスが与えられている。Ｐ型半導体層３
のコンタクト部と画素との間はＸ方向の画素分離と同様
に画素分離用電極９が設けられている。画素分離用電極
９には、各画素の表面ゲ−ト領域となるＰ型半導体層３
が電気的に分離されるような電圧が、画素分離ライン１
７を介して印加されている。また、Ｐ型基板１はＮ型半
導体層２に対し逆バイアスされている。図７〜図１２で
はＰ型基板１の電位を与える電極とドレイン電極を省略
してある。
【００３４】まず、本実施例の横型トランジスタの表面
ゲ−ト領域における絶縁層−半導体界面で発生する暗電
流の発生メカニズムとその抑圧方法について説明する。
ゲ−ト電極に正電圧が印加されるリセット動作により、
Ｐ型半導体層に蓄積されていたホ−ルは基板に排出され
ると同時に表面には電子によるチャネルが形成されて反
転状態になり、界面準位は電子で満たされる。この様子
をゲ−ト電極下のエネルギ−バンド図として図１３に示
す。図１３のＥC 、ＥV は、各々伝導帯、価電子帯端の
エネルギ−レベルである。
ゲ−ト領域における絶縁層−半導体界面で発生する暗電
流の発生メカニズムとその抑圧方法について説明する。
ゲ−ト電極に正電圧が印加されるリセット動作により、
Ｐ型半導体層に蓄積されていたホ−ルは基板に排出され
ると同時に表面には電子によるチャネルが形成されて反
転状態になり、界面準位は電子で満たされる。この様子
をゲ−ト電極下のエネルギ−バンド図として図１３に示
す。図１３のＥC 、ＥV は、各々伝導帯、価電子帯端の
エネルギ−レベルである。
【００３５】次にゲ−ト電極に負電圧が印加され光生成
電荷蓄積状態に入ると、ゲ−ト電極下のＰ型半導体層は
空乏化し、界面準位に捕獲されていた電子は、伝導帯に
近い界面準位から熱的に伝導帯へ放出されていく。電子
の放出がエネルギ−バンドギャップ中央付近の界面準位
にまで進行すると、そこへ価電子帯から電子が励起され
始める。この過程は、空の界面準位からホ−ルが価電子
帯へ放出されるとみることもできる。エネルギ−バンド
ギャップ中央付近の界面準位に捕獲された電子はさらに
伝導帯へ放出され、界面準位を介して電子−ホ−ル対が
生成する。電子は電界により表面より去りホ−ルはゲ−
ト電極下のＰ型半導体層に蓄積され、その結果、暗電流
が発生したことになる。この様子を図１４に示す。
電荷蓄積状態に入ると、ゲ−ト電極下のＰ型半導体層は
空乏化し、界面準位に捕獲されていた電子は、伝導帯に
近い界面準位から熱的に伝導帯へ放出されていく。電子
の放出がエネルギ−バンドギャップ中央付近の界面準位
にまで進行すると、そこへ価電子帯から電子が励起され
始める。この過程は、空の界面準位からホ−ルが価電子
帯へ放出されるとみることもできる。エネルギ−バンド
ギャップ中央付近の界面準位に捕獲された電子はさらに
伝導帯へ放出され、界面準位を介して電子−ホ−ル対が
生成する。電子は電界により表面より去りホ−ルはゲ−
ト電極下のＰ型半導体層に蓄積され、その結果、暗電流
が発生したことになる。この様子を図１４に示す。
【００３６】エネルギ−バンドギャップ中央付近の界面
準位を常時電子で満たしておけば、価電子帯からの電子
の励起が抑えられ電子−ホ−ル対が生成しない。したが
って界面で発生する暗電流を抑圧するには、周期的に空
乏状態から反転状態ヘゲ−ト電圧を変化させてＮ+ 型の
ソ−ス領域あるいはドレイン領域から電子を半導体層表
面に誘起し、エネルギ−バンドギャップ中央付近の空の
界面準位を電子で充填すればよい。
準位を常時電子で満たしておけば、価電子帯からの電子
の励起が抑えられ電子−ホ−ル対が生成しない。したが
って界面で発生する暗電流を抑圧するには、周期的に空
乏状態から反転状態ヘゲ−ト電圧を変化させてＮ+ 型の
ソ−ス領域あるいはドレイン領域から電子を半導体層表
面に誘起し、エネルギ−バンドギャップ中央付近の空の
界面準位を電子で充填すればよい。
【００３７】光生成電荷蓄積状態にある横型トランジス
タに対してこの電子充填動作を行う場合、蓄積されてい
る光生成ホ−ルをリセットしてしまわないためには、図
７のようにゲ−ト電極を２分割し、一方のゲ−ト電極下
のＰ型半導体層３のバルク中に光生成ホ−ルを集めてお
き他方のゲ−ト電極に対して電子充填動作を行い、それ
を交互に周期的に繰り返せばよい。ゲ−ト電極を絶縁層
を介し互いに重なるように分割して形成することによ
り、ゲ−ト電極下の半導体層全面に対して電子充填動作
が可能である。また、光生成ホ−ルを完全転送により損
失無く一方のゲ−ト電極下に集めることができる。
タに対してこの電子充填動作を行う場合、蓄積されてい
る光生成ホ−ルをリセットしてしまわないためには、図
７のようにゲ−ト電極を２分割し、一方のゲ−ト電極下
のＰ型半導体層３のバルク中に光生成ホ−ルを集めてお
き他方のゲ−ト電極に対して電子充填動作を行い、それ
を交互に周期的に繰り返せばよい。ゲ−ト電極を絶縁層
を介し互いに重なるように分割して形成することによ
り、ゲ−ト電極下の半導体層全面に対して電子充填動作
が可能である。また、光生成ホ−ルを完全転送により損
失無く一方のゲ−ト電極下に集めることができる。
【００３８】電子充填動作の周期は、第１実施例と同様
にして、以下のように見積もることができる。時刻ｔで
のエネルギ−レベルＥT の界面準位の占有関数ｆ
（ＥT ，ｔ）は、前述の式（１）で表される（式（１）
については第１実施例参照）。そして、反転状態から空
乏状態に変化する場合、第１実施例と同様にしてｆ（Ｅ
T ，０）＝１，ｎ（ｔ）＝０，ｐ（ｔ）＝０の条件で式
（１）を解くと、前述の式（２）が求められる。
にして、以下のように見積もることができる。時刻ｔで
のエネルギ−レベルＥT の界面準位の占有関数ｆ
（ＥT ，ｔ）は、前述の式（１）で表される（式（１）
については第１実施例参照）。そして、反転状態から空
乏状態に変化する場合、第１実施例と同様にしてｆ（Ｅ
T ，０）＝１，ｎ（ｔ）＝０，ｐ（ｔ）＝０の条件で式
（１）を解くと、前述の式（２）が求められる。
【００３９】反転状態における電子の捕獲過程の時定数
ｔC は、ｔC ＝（ｃN ｎ）-1で、σN ≒１×１０-15 ｃ
ｍ2 、ｖTH≒１×１０7 ｃｍ／ｓ、ｎ≒１０18ｃｍ-3と
すると、ｔC ≒０．１ｎｓであるから、初期条件をｆ
（ＥT ，０）＝１とすることは妥当であることがわか
る。ホ−ル生成速度ｄＱH ／ｄｔは、ホ−ルの放出過程
のみ考慮すると前述の式（３）で表される。
ｔC は、ｔC ＝（ｃN ｎ）-1で、σN ≒１×１０-15 ｃ
ｍ2 、ｖTH≒１×１０7 ｃｍ／ｓ、ｎ≒１０18ｃｍ-3と
すると、ｔC ≒０．１ｎｓであるから、初期条件をｆ
（ＥT ，０）＝１とすることは妥当であることがわか
る。ホ−ル生成速度ｄＱH ／ｄｔは、ホ−ルの放出過程
のみ考慮すると前述の式（３）で表される。
【００４０】第１実施例と同様にして、式（３）式の積
分は、式（４）のように近似できるので、ｄＱH ／ｄｔ
は式（５）で表される。第１実施例と同様にして、以上
より、界面で発生した暗電流による時刻ｔでのホ−ル密
度ＱH は、式（６）で表される。これより、 ｔ《τでは ＱH ≒（Ｊdark／ｑ）（ｔ2 ／２τ） ｔ》τでは ＱH ≒（Ｊdark／ｑ）ｔ となる。画素サイズが１０μｍ□の場合の暗電流により
発生するホ−ル数ＮH とｔの関係は、第１実施例と同様
に図６のようになる。これより電子充填動作は水平走査
期間Ｈ＝６３．５μｓの２倍程度の周期で行えばよいこ
とがわかる。
分は、式（４）のように近似できるので、ｄＱH ／ｄｔ
は式（５）で表される。第１実施例と同様にして、以上
より、界面で発生した暗電流による時刻ｔでのホ−ル密
度ＱH は、式（６）で表される。これより、 ｔ《τでは ＱH ≒（Ｊdark／ｑ）（ｔ2 ／２τ） ｔ》τでは ＱH ≒（Ｊdark／ｑ）ｔ となる。画素サイズが１０μｍ□の場合の暗電流により
発生するホ−ル数ＮH とｔの関係は、第１実施例と同様
に図６のようになる。これより電子充填動作は水平走査
期間Ｈ＝６３．５μｓの２倍程度の周期で行えばよいこ
とがわかる。
【００４１】次に、図７ないし１２で示した画素から構
成される固体撮像装置の駆動方法について説明する。第
１実施例の駆動方法の説明で用いた図３のゲ−ト駆動パ
ルスタイミングチャ−トを再び用いて説明する。ΦG1は
メインゲ−ト電圧、ΦG2はサブゲ−ト電圧、Ｔ1 はリセ
ット時間、Ｔ2 は光生成電荷蓄積時間、Ｔ3 は読み出し
時間、Ｔ4 は電子充填時間、Ｔ5 は電子充填動作の１／
２の周期である。
成される固体撮像装置の駆動方法について説明する。第
１実施例の駆動方法の説明で用いた図３のゲ−ト駆動パ
ルスタイミングチャ−トを再び用いて説明する。ΦG1は
メインゲ−ト電圧、ΦG2はサブゲ−ト電圧、Ｔ1 はリセ
ット時間、Ｔ2 は光生成電荷蓄積時間、Ｔ3 は読み出し
時間、Ｔ4 は電子充填時間、Ｔ5 は電子充填動作の１／
２の周期である。
【００４２】リセット後、メインゲ−ト電極７およびサ
ブゲ−ト電極８はソ−ス電圧ＶS 、ドレイン電圧ＶD に
対して逆バイアス電圧Ｖ1 に設定され光生成電荷蓄積状
態に入る。ゲ−ト電極７、８下のＰ型半導体層３および
Ｎ型半導体層２は空乏化し、横型トランジスタはオフ状
態に入る。Ｎ型半導体層２のほぼ中央よりも表面側の空
乏層内で生成したホ−ルは、電極１９に印加された逆バ
イアス電圧とメインゲートおよびサブゲートに印加され
た逆バイアス電圧Ｖ1 により完全空乏化されたＰ型半導
体層３の電位の低い内部に蓄積されるため、電子充填さ
れた界面準位に捕獲され次の電子充填動作時に伝導帯の
電子と再結合し消滅することはない。Ｎ型半導体層２の
ほぼ中央よりも基板側の空乏層内で生成したホ−ルはＰ
型基板１に流れ去るため、長波長側の量子効率を高める
ためにはＮ型半導体層２を深く形成することが好まし
い。上述した電子充填動作は、本実施例では２分割ゲ−
トなので、メインゲ−ト電極７とサブゲ−ト電極８にＶ
3 を交互に印加して行われ、メインゲ−ト電極７下のＰ
型半導体層３の表面にはソ−ス領域４と接続する表面チ
ャネルが、またサブゲ−ト電極８下のＰ型半導体層３の
表面にはドレイン領域５と接続する表面チャネルが形成
されエネルギ−バンドギャップ中央付近の空の界面準位
が充填される。本実施例のようにゲ−トが同心円状に分
割されていると、電子充填動作時でもソ−ス、ドレイン
間にチャネルが形成されず消費電流が増加しないという
利点がある。
ブゲ−ト電極８はソ−ス電圧ＶS 、ドレイン電圧ＶD に
対して逆バイアス電圧Ｖ1 に設定され光生成電荷蓄積状
態に入る。ゲ−ト電極７、８下のＰ型半導体層３および
Ｎ型半導体層２は空乏化し、横型トランジスタはオフ状
態に入る。Ｎ型半導体層２のほぼ中央よりも表面側の空
乏層内で生成したホ−ルは、電極１９に印加された逆バ
イアス電圧とメインゲートおよびサブゲートに印加され
た逆バイアス電圧Ｖ1 により完全空乏化されたＰ型半導
体層３の電位の低い内部に蓄積されるため、電子充填さ
れた界面準位に捕獲され次の電子充填動作時に伝導帯の
電子と再結合し消滅することはない。Ｎ型半導体層２の
ほぼ中央よりも基板側の空乏層内で生成したホ−ルはＰ
型基板１に流れ去るため、長波長側の量子効率を高める
ためにはＮ型半導体層２を深く形成することが好まし
い。上述した電子充填動作は、本実施例では２分割ゲ−
トなので、メインゲ−ト電極７とサブゲ−ト電極８にＶ
3 を交互に印加して行われ、メインゲ−ト電極７下のＰ
型半導体層３の表面にはソ−ス領域４と接続する表面チ
ャネルが、またサブゲ−ト電極８下のＰ型半導体層３の
表面にはドレイン領域５と接続する表面チャネルが形成
されエネルギ−バンドギャップ中央付近の空の界面準位
が充填される。本実施例のようにゲ−トが同心円状に分
割されていると、電子充填動作時でもソ−ス、ドレイン
間にチャネルが形成されず消費電流が増加しないという
利点がある。
【００４３】電子充填動作の周期は水平走査期間Ｈの２
倍程度でよいため、Ｔ5 ＝Ｈとして非選択画素の電子充
填動作を選択画素のリセットと同期させ、Ｔ1 ＝Ｔ4 と
してメインゲ−ト電極７とサブゲ−ト電極８の電子充填
時間およびリセット時間を同一にすれば、タイミングが
単純で駆動回路構成も簡単になる。読み出しはメインゲ
−ト電極７にＶ2 を印加してＮ型半導体層２にチャネル
を形成し、光生成したホ−ル量に応じて増幅された電流
を非破壊で得ることにより行われる。読み出しの直前ｔ
1 においてサブゲ−ト電圧をＶ3 にして光生成したホ−
ルをメインゲ−ト電極７下に集めゲ−ト容量を低減する
ため高い感度が得られる。信号読み出し時は、サブゲ−
ト電極８下は実効的なドレイン領域となる。
倍程度でよいため、Ｔ5 ＝Ｈとして非選択画素の電子充
填動作を選択画素のリセットと同期させ、Ｔ1 ＝Ｔ4 と
してメインゲ−ト電極７とサブゲ−ト電極８の電子充填
時間およびリセット時間を同一にすれば、タイミングが
単純で駆動回路構成も簡単になる。読み出しはメインゲ
−ト電極７にＶ2 を印加してＮ型半導体層２にチャネル
を形成し、光生成したホ−ル量に応じて増幅された電流
を非破壊で得ることにより行われる。読み出しの直前ｔ
1 においてサブゲ−ト電圧をＶ3 にして光生成したホ−
ルをメインゲ−ト電極７下に集めゲ−ト容量を低減する
ため高い感度が得られる。信号読み出し時は、サブゲ−
ト電極８下は実効的なドレイン領域となる。
【００４４】リセットは、電子充填動作も兼ねてメイン
ゲ−ト電極７、サブゲ−ト電極８にＶ3 を印加し、メイ
ンゲ−ト電極７下に蓄積されている光生成ホ−ルをＰ型
基板１に排出して行われる。上記のように第２実施例で
は、第１実施例のゲ−ト電極を２分割したＭＩＳ型静電
誘導トランジスタから成る固体撮像装置と同じ駆動タイ
ミングで、光感度が高く、絶縁層−半導体界面で発生す
る暗電流を抑圧することが可能である。また、読み出し
時のゲ−ト容量を低減することもできるため本実施例の
横型トランジスタから成る固体撮像装置では、微弱光領
域の撮像においても高いＳＮ比が得られる。
ゲ−ト電極７、サブゲ−ト電極８にＶ3 を印加し、メイ
ンゲ−ト電極７下に蓄積されている光生成ホ−ルをＰ型
基板１に排出して行われる。上記のように第２実施例で
は、第１実施例のゲ−ト電極を２分割したＭＩＳ型静電
誘導トランジスタから成る固体撮像装置と同じ駆動タイ
ミングで、光感度が高く、絶縁層−半導体界面で発生す
る暗電流を抑圧することが可能である。また、読み出し
時のゲ−ト容量を低減することもできるため本実施例の
横型トランジスタから成る固体撮像装置では、微弱光領
域の撮像においても高いＳＮ比が得られる。
【００４５】
【実施例３】第２実施例ではＰ型半導体層３はＸ方向に
つながって形成されているが、第３実施例として、図１
５〜図１７に示すようにＰ型半導体層３をＹ方向につな
げて形成しても同様の効果が得られることは明らかであ
る。図１６は図１５の線Ｅ−Ｅ’部、図１７は図１１の
線Ｆ−Ｆ’部の断面図である。
つながって形成されているが、第３実施例として、図１
５〜図１７に示すようにＰ型半導体層３をＹ方向につな
げて形成しても同様の効果が得られることは明らかであ
る。図１６は図１５の線Ｅ−Ｅ’部、図１７は図１１の
線Ｆ−Ｆ’部の断面図である。
【００４６】
【実施例４】図１８〜図１９は本発明の第４実施例を示
すもので、図１８は１画素分の模式的な平面図、図１９
は線Ｇ−Ｇ’部の断面図である。第４実施例は画素分離
領域の構造のみが第２あるいは第３実施例と異なるもの
で、その作用、効果は第２あるいは第３実施例と同様で
ある。
すもので、図１８は１画素分の模式的な平面図、図１９
は線Ｇ−Ｇ’部の断面図である。第４実施例は画素分離
領域の構造のみが第２あるいは第３実施例と異なるもの
で、その作用、効果は第２あるいは第３実施例と同様で
ある。
【００４７】第２あるいは第３実施例では画素分離用電
極９に、電極下のＰ型半導体層３が空乏化する電圧を印
加し各画素の表面ゲ−ト領域を電気的に分離するのに対
し、第４実施例では画素分離領域のＰ型半導体層３の表
面に、拡散深さの浅いＮ型領域２０をドレイン領域５に
接続させて形成し、浅いＮ型領域２０下のＰ型半導体層
３を空乏化させて分離する。第４実施例では画素分離用
電極９が不要なため簡単な構造となる利点がある。
極９に、電極下のＰ型半導体層３が空乏化する電圧を印
加し各画素の表面ゲ−ト領域を電気的に分離するのに対
し、第４実施例では画素分離領域のＰ型半導体層３の表
面に、拡散深さの浅いＮ型領域２０をドレイン領域５に
接続させて形成し、浅いＮ型領域２０下のＰ型半導体層
３を空乏化させて分離する。第４実施例では画素分離用
電極９が不要なため簡単な構造となる利点がある。
【００４８】
【実施例５】図２０は第５実施例を示すもので、Ｐ型半
導体層３をＹ方向につなげて形成し浅いＮ型領域２０で
画素分離されている。第２、第３実施例と同様に図２０
の構造でも図１８、図１９と同様の効果が得られること
は明らかである。
導体層３をＹ方向につなげて形成し浅いＮ型領域２０で
画素分離されている。第２、第３実施例と同様に図２０
の構造でも図１８、図１９と同様の効果が得られること
は明らかである。
【００４９】
【発明の効果】以上のように本発明によれば、増幅型固
体撮像装置を構成するトランジスタの基本構造とその駆
動方法を大幅に変えずに絶縁層−半導体層界面で発生す
る暗電流を抑圧し、読み出し時のゲ−ト容量を低減でき
るため、従来構造のトランジスタから構成される固体撮
像装置が有する効果に加えて、より高感度な増幅型固体
撮像装置が得られるという効果がある。
体撮像装置を構成するトランジスタの基本構造とその駆
動方法を大幅に変えずに絶縁層−半導体層界面で発生す
る暗電流を抑圧し、読み出し時のゲ−ト容量を低減でき
るため、従来構造のトランジスタから構成される固体撮
像装置が有する効果に加えて、より高感度な増幅型固体
撮像装置が得られるという効果がある。
【図１】本発明の第１の実施例による固体撮像装置の単
位画素を模式的に示す断面図であり、図２中の線Ａ−
Ａ’についての断面図。
位画素を模式的に示す断面図であり、図２中の線Ａ−
Ａ’についての断面図。
【図２】本発明の第１の実施例による固体撮像装置の平
面図。
面図。
【図３】本発明の第１の実施例による固体撮像装置のゲ
−ト駆動タイミングチャ−ト。
−ト駆動タイミングチャ−ト。
【図４】絶縁層−半導体層界面で発生する暗電流の発生
メカニズムを説明するためのアキュムレ−ションモ−ド
のエネルギ−バンド図。
メカニズムを説明するためのアキュムレ−ションモ−ド
のエネルギ−バンド図。
【図５】絶縁層−半導体層界面で発生する暗電流の発生
メカニズムを説明するためのディ−プデプレションモ−
ドのエネルギ−バンド図。
メカニズムを説明するためのディ−プデプレションモ−
ドのエネルギ−バンド図。
【図６】絶縁層−半導体層界面で発生する暗電流により
蓄積されるホ−ル数と時間の関係を説明するための図。
蓄積されるホ−ル数と時間の関係を説明するための図。
【図７】本発明の第２の実施例による固体撮像装置の単
位画素を模式的に示す平面図。
位画素を模式的に示す平面図。
【図８】図７の線Ａ−Ａ’についての断面図。
【図９】図７の線Ｂ−Ｂ’についての断面図。
【図１０】図７の線Ｃ−Ｃ’についての断面図。
【図１１】本発明の第２の実施例による固体撮像装置の
Ｘ方向受光部端を模式的に示す平面図。
Ｘ方向受光部端を模式的に示す平面図。
【図１２】図１１の線Ｄ−Ｄ’についての断面図。
【図１３】絶縁層−半導体界面で発生する暗電流の発生
メカニズムを説明する反転状態のエネルギ−バンド図。
メカニズムを説明する反転状態のエネルギ−バンド図。
【図１４】絶縁層−半導体界面で発生する暗電流の発生
メカニズムを説明する空乏状態のエネルギ−バンド図。
メカニズムを説明する空乏状態のエネルギ−バンド図。
【図１５】本発明の第３の実施例による固体撮像装置の
単位画素を模式的に示す平面図。
単位画素を模式的に示す平面図。
【図１６】図１５の線Ｅ−Ｅ’についての断面図。
【図１７】図１５の線Ｆ−Ｆ’についての断面図。
【図１８】本発明の第４の実施例による固体撮像装置の
単位画素を模式的に示す平面図。
単位画素を模式的に示す平面図。
【図１９】図１８の線Ｇ−Ｇ’についての断面図。
【図２０】本発明の第５の実施例による固体撮像装置の
単位画素を模式的に示す平面図。
単位画素を模式的に示す平面図。
【図２１】従来のＭＩＳ型静電誘導トランジスタから構
成される固体撮像装置の単位画素の断面図。
成される固体撮像装置の単位画素の断面図。
１、１０１・・・基板 ２、３、１０２・・・半導体層 ４、１０３・・・ソ−ス領域 ５、１０５・・・ドレイン領域 ７、８、１０６、１０７・・・分割ゲ−ト電極 ６、１０８・・・絶縁層 ９・・・画素分離用電極
Claims (3)
- 【請求項１】第１導電型の半導体基板と、該半導体基板
上に設けられた第２導電型の半導体層と、前記半導体層
の表面に形成された第２導電型の高濃度不純物を含むソ
−ス領域およびドレイン領域と、前記ソ−ス領域と前記
ドレイン領域との間にソ−ス領域を囲むように絶縁層を
介して形成されたゲ−ト電極とを備えたトランジスタを
有する固体撮像装置において、 前記ゲ−ト電極を、絶縁層を介し互いに重なるように複
数個に分割して設けたことを特徴とする固体撮像装置。 - 【請求項２】第１導電型の半導体基板と、該半導体基板
上に設けられた第２導電型の半導体層と、該第２導電型
の半導体層上に設けられた第１導電型の半導体層と、前
記第２導電型半導体層に接続するように前記第１導電型
の半導体層に形成された第２導電型の高濃度不純物を含
むソ−ス領域およびドレイン領域と、前記ソ−ス領域と
前記ドレイン領域との間に前記ソ−ス領域を囲むように
絶縁層を介して形成されたゲ−ト電極とを備えたトラン
ジスタを有する固体撮像装置において、 前記ゲ−ト電極を、絶縁層を介し互いに重なるように複
数個に分割して設けたことを特徴とする固体撮像装置。 - 【請求項３】前記第２導電型の半導体層と同じ導電型の
キャリアを前記半導体層の表面に誘起するための電圧
が、前記複数個に分割されたゲ−ト電極に印加されるこ
とを特徴とする請求項１又は請求項２記載の固体撮像装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154716A JPH0677452A (ja) | 1992-06-26 | 1993-06-25 | 固体撮像装置 |
| US08/265,723 US5486711A (en) | 1993-06-25 | 1994-06-24 | Solid-state image sensor with overlapping split gate electrodes |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16922392 | 1992-06-26 | ||
| JP4-169223 | 1992-06-26 | ||
| JP5154716A JPH0677452A (ja) | 1992-06-26 | 1993-06-25 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677452A true JPH0677452A (ja) | 1994-03-18 |
Family
ID=26482926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154716A Pending JPH0677452A (ja) | 1992-06-26 | 1993-06-25 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371457B1 (ko) * | 1997-09-30 | 2003-02-07 | 인텔 코오퍼레이션 | 암전류 감소 가드링 |
-
1993
- 1993-06-25 JP JP5154716A patent/JPH0677452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371457B1 (ko) * | 1997-09-30 | 2003-02-07 | 인텔 코오퍼레이션 | 암전류 감소 가드링 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5994137B2 (ja) | 電子増倍画像センサー及び対応する方法 | |
| JP2001127277A (ja) | 半導体像強化装置 | |
| JPH0381351B2 (ja) | ||
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| JPH04196168A (ja) | 固体撮像素子 | |
| JP5134427B2 (ja) | 固体撮像装置 | |
| JPH0414543B2 (ja) | ||
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| US7034273B1 (en) | Sensor method for dual line integrating line scan sensor | |
| US5486711A (en) | Solid-state image sensor with overlapping split gate electrodes | |
| JPH08181300A (ja) | 撮像デバイス | |
| US5703642A (en) | Full depletion mode clocking of solid-state image sensors for improved MTF performance | |
| JP5324056B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0677452A (ja) | 固体撮像装置 | |
| JP2006210680A (ja) | 固体撮像素子 | |
| FR2980641A1 (fr) | Capteur d'image a multiplication d'electrons par grilles verticales | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH05190828A (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH0465133A (ja) | 電荷結合装置 | |
| JP2005064304A (ja) | 高感度高速撮像素子 | |
| JPH0322755B2 (ja) | ||
| Nguyen et al. | Toward 1 Gfps: A multi-collection-gate BSI imager | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JPH02161878A (ja) | 光電変換半導体装置の駆動方法 |