JPH0677201B2 - 繰返し制御器 - Google Patents
繰返し制御器Info
- Publication number
- JPH0677201B2 JPH0677201B2 JP7770486A JP7770486A JPH0677201B2 JP H0677201 B2 JPH0677201 B2 JP H0677201B2 JP 7770486 A JP7770486 A JP 7770486A JP 7770486 A JP7770486 A JP 7770486A JP H0677201 B2 JPH0677201 B2 JP H0677201B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- compensator
- adder
- storage element
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ ある一定の周期毎に、同じパタンの目標値が繰返し与え
られるフィードバック制御系に用いられる繰返し制御器
に関する。
られるフィードバック制御系に用いられる繰返し制御器
に関する。
［従来の技術］ 制御系が１入出力系の場合、従来の繰返し制御器も１入
出力である。第５図に従来の繰返し制御系の一構成例を
示すブロック線図であり、点線で囲った部分が繰返し制
御器である。
出力である。第５図に従来の繰返し制御系の一構成例を
示すブロック線図であり、点線で囲った部分が繰返し制
御器である。
繰返し制御系は、目標値が第６図に示す様な周期Ｌ
（秒）の一定パタンを持ち、第７図の様に繰返し与えら
れる制御系に有効なシステムで、目標値が繰返されるご
とに、目標値と制御量の偏差が改善される。
（秒）の一定パタンを持ち、第７図の様に繰返し与えら
れる制御系に有効なシステムで、目標値が繰返されるご
とに、目標値と制御量の偏差が改善される。
以下のことについて詳細に説明する。第５図において、
センサ１によって検出された制御量と、目標値の差が減
算器２によって計算される。
センサ１によって検出された制御量と、目標値の差が減
算器２によって計算される。
サンプラ３は上記減算器２の出力をサンプリング周期Ｔ
でサンプリングし、加算器４はそのサンプラ３の出力と
記憶要素５の出力を加算する。上記加算器４の出力はロ
ーパスフィルタ６を通り、無駄時間Ｌ（秒）を持つ上記
記憶要素５に入力される。この記憶要素５はある目標値
周期中に取込まれたデータを次の目標値周期まで記憶
し、上記サンプラ３と同期して周期Ｔで記憶値を出力す
る働きをする。上記記憶要素５の出力は動的補償器７を
通り、加算器８によって減算器２の出力と加算される。
でサンプリングし、加算器４はそのサンプラ３の出力と
記憶要素５の出力を加算する。上記加算器４の出力はロ
ーパスフィルタ６を通り、無駄時間Ｌ（秒）を持つ上記
記憶要素５に入力される。この記憶要素５はある目標値
周期中に取込まれたデータを次の目標値周期まで記憶
し、上記サンプラ３と同期して周期Ｔで記憶値を出力す
る働きをする。上記記憶要素５の出力は動的補償器７を
通り、加算器８によって減算器２の出力と加算される。
直列補償器９は、繰返し制御器がない状態での系の安定
を保つ働きをする。加算器88の出力は、この直列補償器
９を経て、制御対象10への入力となる。
を保つ働きをする。加算器88の出力は、この直列補償器
９を経て、制御対象10への入力となる。
以上の構成により、繰返し制御系は、目標値と制御量の
偏差が減っていく様、制御を行う。
偏差が減っていく様、制御を行う。
次に、上記動的補償器７の設計指針について述べる。
動的補償器７の伝達特性をＧdc（ｓ）、直列補償器９の
伝達特性をＧsc(s)、制御対象の伝達特性をＧｐ(s)、ロ
ーパスフィルタの特性をＦ(s)、センサ１の特性をＨ(s)
とする。
伝達特性をＧsc(s)、制御対象の伝達特性をＧｐ(s)、ロ
ーパスフィルタの特性をＦ(s)、センサ１の特性をＨ(s)
とする。
第５図をＧdc(s),Gsc(s),Gｐ(s),F(s),H(s)を使って書
き直すと第８図の様になる。第８図で目標値ｒから目標
値と制御量の偏差ε（減算器２の出力）までの特性に注
目すると、安定条件は第８図の等価ブロック線図、第９
図のループが安定である事、繰返し制御器のないものと
の系が安定である事（第９図中ｒ→εｓの特性はもとの
系の特性と等価）に気付く。
き直すと第８図の様になる。第８図で目標値ｒから目標
値と制御量の偏差ε（減算器２の出力）までの特性に注
目すると、安定条件は第８図の等価ブロック線図、第９
図のループが安定である事、繰返し制御器のないものと
の系が安定である事（第９図中ｒ→εｓの特性はもとの
系の特性と等価）に気付く。
ループが安定であるための十分条件は、すべての周波数
にわたってループゲインが１以下である事で、式にあら
わすと次式の様になる。
にわたってループゲインが１以下である事で、式にあら
わすと次式の様になる。
|F（ｊω）｛１−Ｇ(s)｝ｅ−ｊωＬ｜＜1;0ω∞
(1) ここでＦ（ｊω）はローパスフィルタの特性であるから |F（ｊω）｜１ ； ０ω∞ 目標値は周期Ｌの繰返し信号であるから、離散角周波数 ωｋ＝２πk/L （ｋ＝0,1,2,…） において各々一定の周波数成分を持つ。そのすべてのω
ｋについて ｅ−ｉωＬ＝１ となる。
(1) ここでＦ（ｊω）はローパスフィルタの特性であるから |F（ｊω）｜１ ； ０ω∞ 目標値は周期Ｌの繰返し信号であるから、離散角周波数 ωｋ＝２πk/L （ｋ＝0,1,2,…） において各々一定の周波数成分を持つ。そのすべてのω
ｋについて ｅ−ｉωＬ＝１ となる。
従ってＧdc(s)を次式を満たす様に決めれば、(1)式は充
分満足される。
分満足される。
［発明が解決しようとする問題点］ 従来の繰返し制御器の性能には動的補償器７の特性の安
定性、繰返しによる学習効果の両面で大きく影響する
が、(2)を完全に満たす様な特性を与える事は実際上の
困難が伴う。
定性、繰返しによる学習効果の両面で大きく影響する
が、(2)を完全に満たす様な特性を与える事は実際上の
困難が伴う。
現実の機械では直列補償器９のパラメータ調整をしばし
ば行う。(2)式によれば、動的補償器７の設計に直列補
償器９の特性が必要となるため、直列補償器９のパラメ
ータ調整の都度、動的補償器７の再設計が必要となり、
非常に面倒である。
ば行う。(2)式によれば、動的補償器７の設計に直列補
償器９の特性が必要となるため、直列補償器９のパラメ
ータ調整の都度、動的補償器７の再設計が必要となり、
非常に面倒である。
そこで本発明は実用化が容易で、フィードバック補償
器、直列補償器の現場調整が動的補償器の記憶の近似精
度に影響を及ぼすことがない繰返し制御器を提供するこ
とを目的とする。
器、直列補償器の現場調整が動的補償器の記憶の近似精
度に影響を及ぼすことがない繰返し制御器を提供するこ
とを目的とする。
［問題点を解決するための手段］ 本発明は上記目的を達成するため、次の第1,第２の手段
のように構成したものである。
のように構成したものである。
すなわち、第１の手段は、ある一定の周期毎に、同じパ
タンの目標値が繰返し与えられるフィードバック制御系
において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第１の加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）この記憶要素の出力を入力とする動的補償器と、 iv）上記第１の加算器の出力を入力とする直列補償器
と、 ｖ）この直列補償器の出力と上記動的補償器の出力を加
算する第２の加算器とから構成したものである。
タンの目標値が繰返し与えられるフィードバック制御系
において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第１の加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）この記憶要素の出力を入力とする動的補償器と、 iv）上記第１の加算器の出力を入力とする直列補償器
と、 ｖ）この直列補償器の出力と上記動的補償器の出力を加
算する第２の加算器とから構成したものである。
第２の手段は、ある一定の周期毎に、同じパタンの目標
値が繰返し与えられるフィードバック制御系において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）上記制御量の検出値と上記記憶要素の出力を減算
する第１の減算と、 iv）この第１の減算器の出力を入力とするフィードバッ
ク補償器と、 ｖ）上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第２の減算器とから構成したものである。
値が繰返し与えられるフィードバック制御系において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）上記制御量の検出値と上記記憶要素の出力を減算
する第１の減算と、 iv）この第１の減算器の出力を入力とするフィードバッ
ク補償器と、 ｖ）上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第２の減算器とから構成したものである。
［作用］ 動的補償器の次数が小さくなることから実用化が容易と
なる。また設計時に正確な直列制御器の特性とフィード
バック補償器の特性を必要としないことから、これ等が
動的補償器の特性に及ぼす影響は小さい。
なる。また設計時に正確な直列制御器の特性とフィード
バック補償器の特性を必要としないことから、これ等が
動的補償器の特性に及ぼす影響は小さい。
［実施例］ 以下、本発明の一実施例について第１図のブロック線図
および第２図の等価ブロック線図を参照して説明する。
第１図，第２図は直列補償器、フィードバック補償器の
両方を含んだフィードバック制御系に適用した例であ
る。図において、11は第１の加算器で、減算器２の出力
と、記憶要素12の出力とを加算する。上記記憶要素12は
上記加算器11の出力フィルタＦ（ｓ）を通して一周期分
を記憶、次の周期での記憶内容を出力するのである。９
は上記第１の加算器11の出力を入力とする直列補償器、
13は上記記憶要素12の出力とセンサ１の出力を減算する
減算器、14は上記記憶要素12の出力を入力とする動的補
償器、15は上記減算器13の出力を入力とするフィードバ
ック補償器、16はこのフィードバック補償器15の出力と
上記動的補償器14の出力と直列補償器９の出力を加算す
る第２の加算器である。
および第２図の等価ブロック線図を参照して説明する。
第１図，第２図は直列補償器、フィードバック補償器の
両方を含んだフィードバック制御系に適用した例であ
る。図において、11は第１の加算器で、減算器２の出力
と、記憶要素12の出力とを加算する。上記記憶要素12は
上記加算器11の出力フィルタＦ（ｓ）を通して一周期分
を記憶、次の周期での記憶内容を出力するのである。９
は上記第１の加算器11の出力を入力とする直列補償器、
13は上記記憶要素12の出力とセンサ１の出力を減算する
減算器、14は上記記憶要素12の出力を入力とする動的補
償器、15は上記減算器13の出力を入力とするフィードバ
ック補償器、16はこのフィードバック補償器15の出力と
上記動的補償器14の出力と直列補償器９の出力を加算す
る第２の加算器である。
第１図の安定条件を調べるために、第１図を第２図の様
に変形する。第２図が安定であるための十分条件は次式
の様になる。
に変形する。第２図が安定であるための十分条件は次式
の様になる。
従って動的補償器14の特性Ｇdc(s)を |1−Ｇdc(s)Ｇｐ(s)Ｈ(s)｜＜ |1＋｛Ｇsc(s)＋Ｇfc(s)｝Ｇｐ(s)Ｈ(s)|/F(s) (4) の様に決めればよい。
Ｇsc(s),Gfc(s)の正確な特性が判らなくとも(4)式を実
現する事は可能であり、Ｇdc(s)の設計が、Ｇsc(s),Gfc
(s)の正確な特性が不明でも可能となる。
現する事は可能であり、Ｇdc(s)の設計が、Ｇsc(s),Gfc
(s)の正確な特性が不明でも可能となる。
第３図にＩ−PD制御器をもった繰返し制御系に適用した
実施例を示す。また第４図にPID制御器をもった繰返し
制御系に適用した例を示す。同図の点線で囲った部分が
上記した本発明の繰返し制御器の主要部分である。図中
12Aはローパスフィルタ、12bBはサンプラである。
実施例を示す。また第４図にPID制御器をもった繰返し
制御系に適用した例を示す。同図の点線で囲った部分が
上記した本発明の繰返し制御器の主要部分である。図中
12Aはローパスフィルタ、12bBはサンプラである。
第３図においてシフトレジスタ17の最終段出力ＸＬと減
算器２の出力を加算する加算器11の出力をサンプラ12B
への入力とＩ制御器（直列補償器）９への入力とする。
また最終段出力ＸＬとセンサ１の出力を減算器13で減算
し、PD制御器（フィードバック補償器）15への入力とす
る。(4)式によって設計された動的補償器14の出力とＩ
制御器（直列補償器）９の出力、PD制御器（フィードバ
ック補償器）15の出力を加算器16で加算する。この加算
器16の出力が、制御対象への操作量となる。
算器２の出力を加算する加算器11の出力をサンプラ12B
への入力とＩ制御器（直列補償器）９への入力とする。
また最終段出力ＸＬとセンサ１の出力を減算器13で減算
し、PD制御器（フィードバック補償器）15への入力とす
る。(4)式によって設計された動的補償器14の出力とＩ
制御器（直列補償器）９の出力、PD制御器（フィードバ
ック補償器）15の出力を加算器16で加算する。この加算
器16の出力が、制御対象への操作量となる。
第４図のPID制御器もったものにおいてはシフトレジス
タ17の最終段出力ＸＬと減算器２の出力を加算する加算
器11の出力をサンプラ12Bへの入力とPID制御器（直列補
償器）９への入力とする。(4)式によって設計された動
的補償器14の出力と、PID制御器（直列補償器）９の出
力を、加算器16で加算したものが制御対象10への操作量
となる。
タ17の最終段出力ＸＬと減算器２の出力を加算する加算
器11の出力をサンプラ12Bへの入力とPID制御器（直列補
償器）９への入力とする。(4)式によって設計された動
的補償器14の出力と、PID制御器（直列補償器）９の出
力を、加算器16で加算したものが制御対象10への操作量
となる。
動的補償器14の特性Ｇdc(s)を Ｇdc(s)・Ｇｐ(s)・Ｈ(s)≒１ …(4) を満たす様に決めると、Ｇdc(s)は次式で与えられる。
|Gｐ(s)・Ｈ(s)｜はＧｐ(s)とＨ(s)の積Ｇｐ(s)・Ｈ(s)
のゲインを、∠Ｇｐ(s)・Ｈ(s)はＧｐ(s)・Ｈ(s)の位相
を示す。
のゲインを、∠Ｇｐ(s)・Ｈ(s)はＧｐ(s)・Ｈ(s)の位相
を示す。
(5)式より、Ｇdc(s)は、Ｇｐ(s)・Ｈ(s)の位相遅れを打
消す役割を果たすため、位相進み特性を持たなければな
らない。位相進み特性を持つ要素を容易に実現するた
め、系をサンプリング制御系とする。サンプリング周期
をＴ秒とし、無駄時間ＬはＮ＝L/Tの段数を持つシフト
レジスタ17で実現出来る。
消す役割を果たすため、位相進み特性を持たなければな
らない。位相進み特性を持つ要素を容易に実現するた
め、系をサンプリング制御系とする。サンプリング周期
をＴ秒とし、無駄時間ＬはＮ＝L/Tの段数を持つシフト
レジスタ17で実現出来る。
動的補償器14の出力ｘ(t)は、位相進み特性を持つ必要
から入力ＸＬ(t)及びその未来値ＸＬ（ｔ＋kT）の重み
付けされた和から成る。従ってｘ(t)は次式で与えられ
る。
から入力ＸＬ(t)及びその未来値ＸＬ（ｔ＋kT）の重み
付けされた和から成る。従ってｘ(t)は次式で与えられ
る。
(6)式の項数ｐは動的補償器14に要求される特性の精度
やメモリ容量、制御器の計算時間から制限される。
やメモリ容量、制御器の計算時間から制限される。
(6)式よりＧdc(s)は次式で与えられる。
(5)，(7)式より、ωｋ（ｋ＝0,1,…,p）を次式の様に設
計する。
計する。
その時、ωｋ（ｋ＝0,1,…,p）を次式で最小になる様決
定すればよい。
定すればよい。
以上述べた本発明の実施例によれば、従来の繰返し制御
方式における動的補償器14の設計式(2)式と本発明の制
御方式における設計式(4)式とを比較すると、(2)式によ
る設計より(4)式による設計の方が、次の様な利点があ
る。
方式における動的補償器14の設計式(2)式と本発明の制
御方式における設計式(4)式とを比較すると、(2)式によ
る設計より(4)式による設計の方が、次の様な利点があ
る。
ｉ）動的補償器14の特性Ｇdc(s)の次数が小さくなるの
で実用化が容易となる。
で実用化が容易となる。
ii）(4)式による設計では、直列補償器９の特性Ｇ
sc(s)、フィードバック補償器15の特性Ｇfc(s)を正確に
は必要としないため、Ｇsc(s),Gfc(s)の変動が動的補償
器14の特性Ｇdc(s)の近似精度に影響を及ぼす事はな
く、特性Ｇsc(s),Gfc(s)が正確に判らなくとも繰返し制
御器を実現できる。
sc(s)、フィードバック補償器15の特性Ｇfc(s)を正確に
は必要としないため、Ｇsc(s),Gfc(s)の変動が動的補償
器14の特性Ｇdc(s)の近似精度に影響を及ぼす事はな
く、特性Ｇsc(s),Gfc(s)が正確に判らなくとも繰返し制
御器を実現できる。
［発明の効果］ 以上述べた本発明は次の第１の手段、第２の手段のよう
に構成したものである。
に構成したものである。
すなわち、第１の主坪段は、ある一定の周期毎に、同じ
パタンの目標値が繰返し与えられるフィードバック系に
おいて、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第１の加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）この記憶要素の出力を入力とする動的補償器と、 iv）上記第１の加算器の出力を入力とする直列補償器
と、 ｖ）この直列補償器の出力と上記動的補償器の出力を加
算する第２の加算器とから構成したものである。
パタンの目標値が繰返し与えられるフィードバック系に
おいて、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第１の加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）この記憶要素の出力を入力とする動的補償器と、 iv）上記第１の加算器の出力を入力とする直列補償器
と、 ｖ）この直列補償器の出力と上記動的補償器の出力を加
算する第２の加算器とから構成したものである。
また、第２の手段は、ある一定の周期毎に、同じパタン
の目標値が繰返し与えられるフィードバック制御系にお
いて、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii）この加算器の出力を、一周期分記憶し次の周期でそ
の記憶内容を出力する上記記憶要素と、 iii）上記制御量の検出値と上記記憶要素の出力を減算
する第１の減算器と、 iv）この第１の減算器の出力を入力とするフィードバッ
ク補償器と、 ｖ）上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第２の減算器とから構成したものである。こ
のように構成されているので、フィードバック補償器の
特性、直列補償器の特性が動的補償器の特性の近似精度
に影響を及ぼすことがない繰返し制御器を提供できる。
の目標値が繰返し与えられるフィードバック制御系にお
いて、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii）この加算器の出力を、一周期分記憶し次の周期でそ
の記憶内容を出力する上記記憶要素と、 iii）上記制御量の検出値と上記記憶要素の出力を減算
する第１の減算器と、 iv）この第１の減算器の出力を入力とするフィードバッ
ク補償器と、 ｖ）上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第２の減算器とから構成したものである。こ
のように構成されているので、フィードバック補償器の
特性、直列補償器の特性が動的補償器の特性の近似精度
に影響を及ぼすことがない繰返し制御器を提供できる。
第１図は本発明の繰返し制御器の一実施例を示すブロッ
ク線図、第２図は第１図の等価ブロック線図、第３図は
Ｉ−PD制御器を持つ制御系に本発明の繰返し制御器を応
用した例を示す図、第４図はPID制御器を持つ制御系に
本発明の繰返し制御器を応用した例を示す図、第５図は
従来の繰返し制御系の一構成例を示すブロック線図、第
６図は繰返し制御系に与えられる目標値パタンの一周期
波形図、第７図は目標値の与えられ方を示す図、第８図
は第５図の等価ブロック線図、第９図は第５図の特性説
明図である。 １……速度センサ、２……減算器、3,12B……サンプ
ラ、4,8……加算器、５……記憶要素、6,12A……ローパ
スフィルタ、７……動的補償器、９……直列補償器、10
……制御対象、11,16……加算器、12……ローパスフィ
ルタと記憶要素及びサンプラ、13……減算器、14……動
的補償器、15……フィードバック補償器。
ク線図、第２図は第１図の等価ブロック線図、第３図は
Ｉ−PD制御器を持つ制御系に本発明の繰返し制御器を応
用した例を示す図、第４図はPID制御器を持つ制御系に
本発明の繰返し制御器を応用した例を示す図、第５図は
従来の繰返し制御系の一構成例を示すブロック線図、第
６図は繰返し制御系に与えられる目標値パタンの一周期
波形図、第７図は目標値の与えられ方を示す図、第８図
は第５図の等価ブロック線図、第９図は第５図の特性説
明図である。 １……速度センサ、２……減算器、3,12B……サンプ
ラ、4,8……加算器、５……記憶要素、6,12A……ローパ
スフィルタ、７……動的補償器、９……直列補償器、10
……制御対象、11,16……加算器、12……ローパスフィ
ルタと記憶要素及びサンプラ、13……減算器、14……動
的補償器、15……フィードバック補償器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸上 寿夫 愛知県名古屋市中村区岩塚町字高道１番地 三菱重工業株式会社名古屋研究所内 (72)発明者 中野 道雄 神奈川県横浜市緑区荏田北２の７の47 (56)参考文献 特開 昭55−135902（ＪＰ，Ａ) 特開 昭55−135903（ＪＰ，Ａ) 特開 昭62−89120（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ある一定の周期毎に、同じパタンの目標値
が繰返し与えられるフィードバック制御系において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する第１の加算器と、 ii）この第１の加算器の出力を、一周期分記憶し次の周
期でその記憶内容を出力する上記記憶要素と、 iii）この記憶要素の出力を入力とする動的補償器と、 iv）上記第１の加算器の出力を入力とする直列補償器
と、 ｖ）この直列補償器の出力と上記動的補償器の出力を加
算する第２の加算器とからなる繰返し制御器。 - 【請求項２】ある一定の周期毎に、同じパタンの目標値
が繰返し与えられるフィードバック制御系において、 ｉ）制御系の目標値と制御量の検出値の差、すなわち制
御偏差と記憶要素の出力を加算する加算器と、 ii）この加算器の出力を、一周期分記憶し次の周期でそ
の記憶内容を出力する上記記憶要素と、 iii）上記制御量の検出値と上記記憶要素の出力を減算
する第１の減算器と、 iv）この第１の減算器の出力を入力とするフィードバッ
ク補償器と、 ｖ）上記記憶要素の内容を入力とする動的補償器と、こ
の動的補償器の出力と上記フィードバック補償器の出力
を減算する第２の減算器とからなる繰返し制御器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7770486A JPH0677201B2 (ja) | 1986-04-04 | 1986-04-04 | 繰返し制御器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7770486A JPH0677201B2 (ja) | 1986-04-04 | 1986-04-04 | 繰返し制御器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235601A JPS62235601A (ja) | 1987-10-15 |
| JPH0677201B2 true JPH0677201B2 (ja) | 1994-09-28 |
Family
ID=13641285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7770486A Expired - Lifetime JPH0677201B2 (ja) | 1986-04-04 | 1986-04-04 | 繰返し制御器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677201B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2928294B2 (ja) * | 1989-12-05 | 1999-08-03 | ファナック株式会社 | 間引き学習制御装置 |
| JPH043208A (ja) * | 1990-04-20 | 1992-01-08 | Fanuc Ltd | ディジタル型繰り返し制御方式 |
| GB2261304B (en) * | 1991-11-11 | 1994-11-16 | Daewoo Electronics Co Ltd | Apparatus and method for controlling the rotational speed of a motor |
-
1986
- 1986-04-04 JP JP7770486A patent/JPH0677201B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62235601A (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Silverman | Transformation of time-variable systems to canonical (phase-variable) form | |
| US5015934A (en) | Apparatus and method for minimizing limit cycle using complementary filtering techniques | |
| US5404289A (en) | Controller apparatus having improved transient response speed by means of self-tuning variable set point weighting | |
| JP2840139B2 (ja) | 予見繰り返し制御装置 | |
| JPH0810936B2 (ja) | 動きベクトル検出装置 | |
| US7164953B2 (en) | Speed control device | |
| JPH0677201B2 (ja) | 繰返し制御器 | |
| JP2563997B2 (ja) | 後輪においても操舵される車両用能動後軸運動機構 | |
| JP2928294B2 (ja) | 間引き学習制御装置 | |
| JP2809849B2 (ja) | ２自由度調節装置 | |
| Godbole et al. | A new control approach using the inverse system | |
| JPS63115202A (ja) | フイ−ドバツクプロセス制御装置 | |
| JP2845534B2 (ja) | ２自由度調節装置 | |
| JP2521267B2 (ja) | 制御系補完装置 | |
| JPH0792687B2 (ja) | 調節装置 | |
| JPH0792684B2 (ja) | リミツタ付繰返し制御装置 | |
| JPH03100704A (ja) | プロセス制御装置 | |
| JPH0690644B2 (ja) | 制御装置 | |
| JPS6126961Y2 (ja) | ||
| RU2022313C1 (ru) | Самонастраивающаяся система комбинированного регулирования | |
| JP2522658B2 (ja) | 自動制御方法 | |
| JP2533474B2 (ja) | 位置決め制御装置 | |
| JPH1124708A (ja) | サーボ制御装置 | |
| JPH05265515A (ja) | インターナルモデルコントローラ | |
| JP3256950B2 (ja) | 最適予見学習制御装置 |