JPH0671275B2 - ディジタル符号復号装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はディジタル符号復号装置に関するもので、特
に伝送系の特性などにより受信波形が極端に歪み、例え
ば受信波形のいわゆるアイパターンが十分に開かない場
合にも適用が可能なディジタル符号復号装置に関するも
のである。

「従来の技術」 従来の復号装置の一例を第１図に示す。例えば第２図Ａ
に示すディジタル情報をマンチェスタ符号を使用して送
信する場合、送信情報データ中の“0"はHLに変換され、
“1"はLHに変換されて第２図Ｂに示す波形が送信され
る。この送信波形は、線路等の伝送系を通り、その伝送
特性により一般に第２図Ｃに示すようになだらかに変化
する波形として受信される。この受信波形は、入力端子
10に入力され、等化器11により伝送歪が補正される。補
正された波形はコンパレータ12で基準電圧源13からの基
準電圧V_Rと比較され、第２図Ｄに示すようなＨとＬの２
値波形に整形される。この整形された波形は、クロック
再生部14とサンプリング部15に入力される。クロック再
生部14ではコンパレータ12の出力波形の変化点から第２
図Ｅに示すような送信ビットレートの２倍の、かつ90゜
位相が遅れたサンプリングクロックを再生する。サンプ
リング部15はコンパレータ12の出力波形を、再生したク
ロックの1/2分周クロックでサンプリングし、第２図Ｆ
に示すようにもとの送信波形を再生する。クロック再生
部14は、一般に受信信号を微分回路に通して発生したパ
ルス信号をフェイズロックドループ回路に通して、コン
パレータ出力波形の変化点と同期したクロックを発生
し、さらにこの位相を180度（送信ビットに対しては90
゜）遅らせてサンプリング用クロックを再生するように
構成されている。サンプリング部15はＤ型フリップフロ
ップで実現できる。サンプリング部15のサンプリング出
力波形は、更に復号部16に入力され、ここでHLと続く場
合は０、LHと続く場合は１を出力することにより第２図
Ｇに示すように元の送信情報と同じ情報のデータを出力
する。

一般に、伝送距離が長い場合や伝送線路に支線が接続さ
れる場合、伝送特性はフラットな周波数特性にならず、
伝送波形は第２図Ｃに示したように歪を受ける。送信情
報ビットの“0"及び“1"はマンチェスタ符号でそれぞれ
HL及びLHであるので、伝送歪がそれ程大きくなければ受
信波形の各ビットを同じ時間区間に重ねると第３図Ａに
示すいわゆるアイパターンとなる。このような開いたア
イパターンが得られる場合はサンプリング点、即ちコン
パレータ12における比較タイミングと比較するための基
準電圧V_Rを第３図Ａ中に×印で示すように適当に選べば
受信波形の各ビットがHLなのかLHなのか正しく判定する
ことが可能である。

しかしながら伝送歪が非常に大きくなると第３図Ｂに示
すようにアイパターンが開かず、送信情報を正しく再生
出来ない。この様に伝送系の歪が大きい場合、従来はこ
の伝送特性を等化器11によって補正することによりアイ
パターンを第３図Ａに示す様に開かせる方法が用いられ
ていた。等化器は伝送系の周波数特性と逆特性をもつフ
ィルタであり、このフィルタの実現法として、アナログ
フィルタによるものとディジタルフィルタによるものが
ある。

アナログフィルタによるものは、LCフィルタやRCアクテ
ィブフィルタ等を、１個あるいは複数個使用して伝送特
性を補正する等化器を実現する。

ディジタルフィルタによるものも、アナログフィルタの
場合と同様、伝送特性を、逆の特性のフィルタで補正す
るものであるが、フィルタの実現法が異なっている。デ
ィジタルフィルタの構成の一例を第４図に示す。入力端
子10に入力された波形は、A/D変換器11aでサンプリング
されディジタル化され、縦続に接続された複数の遅延回
路11bでそれぞれサンプリング間隔ずつ遅延される。A/D
変換器11aの出力と、遅延回路11bの各出力は、それぞれ
乗算器11dで、係数レジスタ11cに蓄えられた値と掛け合
わされ、さらに加算器11eで加算され、D/A変換器11fで
アナログ信号に変換される。このフィルタは、時間軸上
で処理を行うものであり、遅延回路11b、係数レジスタ1
1c、乗算器11dの段数と係数レジスタ11cのそれぞれの値
を適切に設定すれば、任意の特性のフィルタを構成でき
る。

「発明が解決しようとする課題」 第１図に示す等化器を有する従来の復号装置において
は、複雑な伝送特性を補正するように、第４図に示すフ
ィルタの各段に与える係数を決定する必要がある。その
係数の決定のためには、例えば情報送信に先だってあら
かじめ決められたビットパターン（トレーニングパター
ンと呼ぶ）が送信側から送出され、受信側の復号装置は
受信信号から正しいビットパターンが復号されるように
係数を決定する。このようにして伝送特性にあわせて復
号装置をトレーニングする場合、従来の等化器は約1Kビ
ット以上のトレーニング用のデータを送る必要がある。
これは、例えばバス型のLAN等において、短い電文を伝
送する場合に非常に効率を悪くする。なぜなら送信側端
末のバス上の接続位置によって伝送特性が変化するた
め、異る送信側毎に情報の受信に先立ち受信特性のトレ
ーニングをする必要があるからであり、さらに、伝送す
る情報が数十〜数百ビットと短いことが多いからであ
る。従って、トレーニングに1Kビット以上かかるとバス
の使用効率が非常に悪くなるという欠点がある。

また、複雑な伝送特性を補正するには第４図に示す必要
なフィルタの段数も多くなり、その上フィルタの各段に
はハード量の多い乗算器11dを使用しなければならな
い。従ってフィルタ全体のハード量が非常に大きくな
り、経済的な実現が困難である。また、乗算器11dを使
用するため、高速処理ができず、高速伝送が困難であ
る。

このように伝送路の特性が悪く、受信波形の劣化が大き
い場合、従来の等化器で伝送路の特性を補正する方法で
は、情報の伝送効率が悪くなったり、高速伝送が困難で
あったり、等化器のハード量が多くなり復号器の経済的
な実現が困難であるという欠点があった。

この発明の目的は、波形の劣化が著しい伝送系に適用可
能で、ディジタルフィルタにより構成した等化器を使っ
た復号装置よりもハード量が少く、かつ、高速伝送を可
能にするディジタル符号復号装置を提供することにあ
る。

この発明の他の目的は受信特性のトレーニングに必要な
ビットパターンが短く、従ってトレーニング時間が短い
ディジタル符号復号装置を提供することである。

この発明によればディジタル符号復号装置は受信信号か
らそれに同期したタイミング信号を発生するためのタイ
ミング信号発生手段と、送信するディジタル情報に対応
する少くとも２つの標準的受信波形を参照波形として記
憶する参照波形記憶手段と、前記受信信号の波形と前記
少くとも２つの参照波形との差分をそれぞれ求め、これ
らｍ個の差分の面積を出力する波形比較手段と、これら
ｍ個の面積を最小とする前記参照波形の１つを選択し、
その選択された１つの参照波形に対応するディジタル符
号を復号結果として出力する復号出力部とを含むように
構成される。

また必要に応じて異なる符号のそれぞれに対し、その直
前の所定ビット数の信号パターンに対応して分類された
複数の参照波形を前記参照波形記憶手段に記憶し、先行
する復号結果を使って読出す参照波形を選択する波形選
択手段が更に設けられる。

または、必要に応じてあらかじめ決められたビットパタ
ーンの各情報ビットの受信波形を順次前記参照波形記憶
手段に書込む波形トレーニング手段が更に設けられる。

「実施例」 第５図はこの発明の復号装置の一実施例を示すブロック
図であり、大まかには受信信号からクロック信号を再生
し、それをもとに各種のタイミング信号を発生するクロ
ック発生部22と、比較用の参照波形を記憶した参照波形
記憶部20と、受信波形と参照波形を比較する波形比較部
19と、比較結果から送信情報を再生して出力する復号出
力部21とから構成されている。波形比較部19は受信信号
をクロック発生部22で作られるサンプリング信号Ｓによ
りサンプリングし、ディジタル信号に変換するA/D変換
器23と、参照波形とディジタル化された受信波形の減算
を行う減算回路24-1,24-2と、減算結果の絶対値、即
ち、参照波形と受信波形の差を出力する絶対値回路25-
1,25-2と、絶対値化された各比較用波形と受信波形との
差分を逐次加算し、レジスタに蓄える加算回路26-1,26-
2とから構成されている。参照波形記憶部20は、送出情
報“0"及び“1"に対応する受信波形をそれぞれｎ点でサ
ンプリングし、ディジタル化したデータがそれぞれ参照
波形として記憶されている第１及び第２参照波形メモリ
27-1及び27-2と、クロック発生部22から出力されるサン
プリング信号Ｓでカウントアップし、リセット信号Ｒに
よりリセットされる、参照波形データを順次読出すため
のアドレスデータを作成するデコーダ28とから構成され
ている。復号出力部21は二つの加算器26-1,26-2からの
出力を比較する減算器31と、その減算器31からのボロー
出力を保持するＤ型フリップフロップ32とから成り、復
号結果は出力端子33に出力される。

例えば送信情報の“0"及び“1"のマンチェスタ符号を入
力端子18で受けた受信波形が例えば第６図Ａ（ａ）及び
（ｂ）であるとする。第１及び第２参照波形メモリ27-1
及び27-2にはこの復号装置が接続された伝送路の伝送特
性による歪を受けた情報“0"と“1"に対応する典型的な
受信波形が参照波形としてあらかじめそれぞれ記憶され
ている。“0"及び“1"に対応するこれらの参照波形は例
えば第６図Ａ（ｅ）及び（ｆ）に示すものであり、それ
ぞれｎ個のディジタルデータとして記憶されている。

受信信号が入力端子18に入力されると、その波形の立ち
上がりをクロック発生部22が検出し、送信情報ビットレ
ートのｎ倍の周波数のサンプリング信号Ｓと送信情報ビ
ットの区切り毎に出力されるリセット信号Ｒの発生を開
始する。サンプリング信号Ｓはデューティ50％の矩形
波、リセット信号Ｒは幅の細いインパルスで、受信波形
の立ち上がりを検出したときに出力され、その後ビット
の区切り毎に出力される。このようなクロック発生部22
は例えばLC回路、PLL回路等を使って容易に構成するこ
とができる。

クロック発生部22が、受信波形の立ち上がりを検出する
と、リセット信号Ｒが出力され、アドレスデコーダ28が
リセットされ、第１及び第２参照波形メモリ27-1,27-2
は、それぞれｎ個のうちの１番目の参照波形データを減
算回路24-1,24-2に出力する。また、加算回路26-1,26-2
もリセットされる。これと同時に、サンプリング信号Ｓ
が立ち上がり、この立ち上がりで、受信波形がA/D変換
器23でサンプリングされ、ディジタル化されて出力され
る。このディジタルデータは減算回路24-1,24-2に出力
される。これ以後はサンプリング信号Ｓが与えられる毎
にデコーダ28のアドレスが歩進されて第１及び第２参照
波形メモリ27-1,27-2から引き続く参照波形データが読
み出されると同時にA/D変換器23から受信波形のサンプ
ルデータが発生され、これらデータは減算回路24-1,24-
2に与えられる。減算回路24-1では受信波形のサンプル
データと“0"の参照波形データとの差が求められ、減算
回路24-2では受信波形のサンプルデータと“1"の参照波
形データとの差が求められる。これらの差分信号は絶対
値回路25-1,25-2で正の値に変換され、加算回路26-1,26
-2に送られる。加算回路26-1,26-2では、サンプリング
信号Ｓの立ち下がり毎に、絶対値回路25-1,25-2からの
差分値を内部のレジスタの値にそれぞれ累積加算する。
またサンプリング信号の次の立ち上がりで、アドレスデ
コーダ28のアドレスが＋１され、参照波形の次のデータ
が出力される。累積加算したレジスタの値は減算器31に
出力され、減算器31で加算器26-2の出力から加算器26-1
の出力が減算され、そのボローがＤ型フリップフロップ
32に出力される。この結果、加算器26-1の出力が小さい
場合は“0"、26-2の出力が小さい場合は“1"が出力され
る。即ち受信波形との面積差が小さい参照波形に対応す
るディジタル情報が減算器31より出力される。しかし、
この比較結果の出力は、Ｄ型フリップフロップ32にリセ
ット信号Ｒが与えられた時にのみフリップフロップ32に
ラッチされ、出力端子33に復号結果として出力される。
このように、受信波形と参照波形の差分をｎ回サンプリ
ングし累積加算すると、加算器26-1,26-2には情報１ビ
ット分の受信波形と“0"参照波形及び“1"参照波形との
差の面積がそれぞれ累積される。この値は、受信した情
報と同じ情報の参照波形と比較した場合は０に近く、異
なる情報の参照波形を比較した場合には非常に大きくな
る。例えば送信情報“0"に対応する第６図Ａ（ｃ）に示
す受信波形が入力端子18に与えられた場合、第１メモリ
27-1から読出した“0"参照波形を第６図Ｂに点線で示す
と受信波形は実線で示すようになり、その面積差は非常
に小さい。所が第２メモリ27-2から読出した“1"参照波
形と同様に比較すると第６図Ｃに示すように面積差は非
常に大きなものとなる。従って、この加算器26-1,26-2
に累積された値の小さな方に対応する情報を出力すれ
ば、元の情報を再生できる。前述のようにｎ回加算した
時点でクロック発生部22よりリセット信号Ｒが出力さ
れ、再生された情報、即ち、減算器31のボロー出力が、
Ｄ型フリップフロップ32にラッチされ、出力端子33に復
号受信情報が出力される。また、このリセット信号Ｒ
は、同時に加算器26-1,26-2、アドレスデコーダ28をリ
セットし、回路を初期状態へ戻し次の情報ビットに対す
る受信波形を同様に処理する。

尚、この実施例では、減算器31で加算回路26-1,26-2の
出力を比較しているが、大小判別機能をもつディジタル
コンパレータを使っても同じように比較できることはい
うまでもない。

このように本実施例によれば、受信波形の歪が大きく、
アイパターンが開かない場合でも、伝送特性を等化する
ことなく、波形を比較することにより元の情報を再生で
きる。また、回路は加減算回路で構成でき、掛算、割算
を必要としないため、経済性にすぐれ、しかも高速処理
が可能である。

第５図の実施例において波形比較部19はディジタル回路
で構成してあるが、アナログ回路で構成することもでき
る。その例を第７図に示す。クロック発生部22及び参照
波形記憶部20の構成は第５図のものと同じである。また
第５図におけるA/D変換器23を無くし、一方読出した参
照波形データをアナログ波形に変換するためのD/A変換
器501-1,501-2が設けられている。その他は第５図の減
算回路24-1,24-2が差動増幅器500-1,500-2に置替えら
れ、絶対値回路25-1,25-2が全波整流器502-1,502-2に置
替えられ、加算回路26-1,26-2が積分器503-1,503-2に置
替えられているが、第７図の波形比較部19内の各アナロ
グ回路は第５図の対応するディジタル回路と同様な動作
をアナログで実行しているに過ぎないので動作の説明は
省略する。同様に第７図における復号出力部21のコンパ
レータ504は第５図の減算器31による大小判定をアナロ
グで実行しているだけである。このように、波形比較部
19、復号出力部21をアナログ回路で構成しても、第５図
のディジタル回路の場合と同様の機能を実現できる。ま
た、参照波形記憶部20が、抵抗値、電圧値等のアナログ
記憶であればD/A変換器501-1,501-2を省略できる。波形
比較部19、参照波形記憶部20、復号出力部21は、それぞ
れ任意のものをディジタル、アナログどちらで構成して
も、A/D,D/A変換器を使用することにより、互いに組合
わせることが可能である。

波形比較部19の構成として、ディジタル、アナログどち
らの場合も、１ビット分の波形の比較を時系列的に行っ
ている。即ち１ビットｎサンプルの比較をｎ回に分けて
加算しているが、受信波形を１ビット分（ｎサンプル）
記憶し、参照波形（ｎサンプル）と一度に比較する構成
にすることも可能である。この方法は、受信波形ｎサン
プル分の記憶回路、2n個の減算器、及び2n個の絶対値回
路と、その絶対値回路のｎ個ずつの出力をそれぞれ加算
する加算回路２個で構成出来る。

また、波形比較部19の比較方法として、受信波形と参照
波形の差の絶対値をとる方法について実現例を示した
が、この他に受信波形の差の自乗をとる方法等、どのよ
うな比較方法でも同様にこの復号装置を実現できること
はあきらかである。

さらに、図示してないがこれらの機能をソフトウェアで
実現することも可能である。この場合、D/A変換器とCP
U,ROM,RAM,IO等からなるマイクロコンピュータ、あるい
は、ディジタルシグナルプロセッサで構成され、参照波
形記憶部は、マイクロコンピュータ、ディジタルシグナ
ルプロセッサ等のROM,RAMの一部で、波形比較部、ディ
ジタル情報出力部はプログラムにより実現できる。

以上、波形比較部19、参照波形記憶部20、復号出力部21
が、様々な構成で実現できることを示した。

次に、参照波形記憶部20の参照波形の作り方について述
べる。伝送系の特性が決っている場合は、その伝送系で
情報“0",“1"を伝送した場合の受信波形をあらかじめ
測定し、ROM等に記憶させる。伝送系の特性が、この復
号装置の設置場所によって変化したり、同じ設置場所で
も通信する相手によって変化する場合等は、情報の送信
に先だって、あらかじめ決めた特定の情報ビットパター
ンをトレーニングパターンとして送信すれば、受信側で
この波形から参照波形を作り、RAM等に記憶させること
ができる。これら参照波形をつくる場合、同じ“1"また
は“0"の情報の複数の受信波形を平均することにより、
雑音等の影響を小さくできる。

次に前記のトレーニングパターンとして送信する場合の
実施例を第８図を参照して説明する。この実施例は第５
図の実施例の構成に、リセット信号に応答して動作する
カウンタ29と、トレーニング時に復号出力部21の出力を
禁止するゲート34を加えたものである。また第１及び第
２参照波形メモリ27-1,27-2はそれぞれRAMで構成されて
いる。更にA/D変換器23の出力は第１及び第２参照波形
メモリ27-1,27-2のデータ入力端子Ｄにも接続されてい
る。カウンタ29は電源ON時、あるいは一定時間入力端子
18に入力がないときリセットされ、その出力C₁〜C₃はす
べて０が出力され、ゲート34は閉じられる。

送信側は送信情報の先頭にトレーニングパタン01を付加
して送るものとする。最初にトレーニングパタン０が来
るとその波形の立上りでリセット信号Ｒが出力され、カ
ウンタ29の出力C₁が０から１に変化する。これは“0"の
第１参照波形メモリ27-1のリード／ライト入力に供給さ
れ、第１参照波形メモリ27-1はA/D変換回路23の出力を
記憶するモードになる。第１参照波形メモリ27-1は“0"
に対応する受信波形の１ビット分のｎ個の波形サンプル
データをデコーダ28により指定されたｎ個のアドレス位
置にそれぞれ記憶する。トレーニング用の“0"の波形が
終るとリセット信号Ｒが出力され、カウンタ29の出力C₁
は０になり、かわって出力C₂が０から１に変わり、“1"
の第２参照波形メモリ27-2はA/D変換回路23の出力を逐
次記憶し、１ビット分のｎ個の波形サンプルデータをデ
コーダ28に指定されたｎ個のアドレス位置に記憶すると
リセット信号Ｒが出力され、カウンタ29の出力C₂が０に
変化し、第２参照波形メモリ27-2はリードモードにな
る。このとき同時に出力C₃が０から１に変化し、ゲート
34が開かれる。これ以降カウンタ29の出力C₁〜C₃は変化
せず、先に第５図の実施例に於て説明したように受信動
作を行う。

上述のような動作を行うためのカウンタ29は例えば第９
図のように構成することができる。即ちカウンタ29はRS
型フリップフロップ29-0と３つのＤ型フリップフロップ
29-1〜29-3とが縦続に接続され、終段のフリップフロッ
プ29-3のＱ出力とリセット信号Ｒはオアゲート29-4を介
してRS型フリップフロップの入力とＤ型フリップフロ
ップ29-1〜29-3の各クロック端子CKに与えられる。フリ
ップフロップ29-1〜29-3のＱ出力は、それぞれカウンタ
29の出力C₁〜C₃として前述のように第１及び第２参照波
形メモリ27-1,27-2の読書き制御及びゲート34の制御を
行う。初期状態ではRSフリップフロップ29-0の出力は
“1"、各Ｄ型フリップフロップのＱ出力は“0"である。
最初のリセット信号Ｒの立下りでフリップフロップ29-0
の出力の初期状態“1"がフリップフロップ29-1に取込
まれ、そのＱ出力が“1"となるとともにフリップフロッ
プ29-0の出力は“0"となる。２番目のリセット信号Ｒ
の立下りでフリップフロップ29-1,29-2のＱ出力はそれ
ぞれ“0",“1"となり、３番目のリセット信号Ｒ立下り
でフリップフロップ29-2,29-3のＱ出力はそれぞれ“0",
“1"となる。フリップフロップ29-3のＱ出力の“1"はオ
アゲート29-4に与えられるので、３番目より後のリセッ
ト信号Ｒはマスクされ、各フリップフロップ29-0〜29-3
の状態は変化せず維持される。このようにして前述のカ
ウンタ29の動作が実現できる。

第８図の実施例においてトレーニングパターンを複数回
送り、それぞれの受信波形を平均することも可能であ
る。

第５図の実施例では送出される情報が“0"及び“1"の２
値の場合で説明したが、送出される情報が多値の場合で
あっても、第５図の参照波形記憶部20、減算回路24-1,2
4-2、絶対値回路25-1,25-2、加算回路26-1,26-2をそれ
ぞれ増やすことで、同様に復号できる。

多値符号の場合のこの発明の実施例を第10図に示す。こ
こでは４値の情報“00",“01",“10",“11",を第11図の
（ａ）〜（ｄ）に示す波形でそれぞれ送信し、その結果
第11図の（ｅ）〜（ｈ）に示す受信波形が得られる場合
を例にとって説明する。

第10図において、参照波形記憶部20は第１〜第４参照波
形メモリ27-1〜27-4を有し、これらには４値の情報“0
0",“01",“10",“11"に対応する第11図の（ｉ）〜
（ｌ）に示すような参照波形がそれぞれ記憶されてい
る。各参照波形はｎ個のサンプルデータで表わされてい
る。第５図の実施例と比べればわかるように、波形比較
部19は第１〜第４参照波形メモリ27-1〜27-4に対応した
数の減算回路24-1〜24-4、絶対値回路25-1〜25-4、及び
加算回路26-1〜26-4を有している。アドレスデコーダ28
はクロック発生部22から出力されるサンプリング信号Ｓ
でカウントアップするアドレスを発生し、リセット信号
Ｒによりリセットされる。発生されたアドレスは第１〜
第４参照波形メモリ27-1〜27-4に同時に与えられ、参照
信号を読み出す。情報判別部40は４つの加算器26-1〜26
-4からの出力ΔS₁〜ΔS₄を比較し、最も小さいものに対
応するディジタル情報を出力する。

この実施例の波形比較部19の動作は第５図のものと同様
であり、詳しい説明を省略する。波形比較部19からは受
信波形と４つの参照波形とのそれぞれの面積差ΔS₁〜Δ
S₄が出力される。復号出力部21の情報判別部40は、この
４つの面積差ΔS₁〜ΔS₄を比較し、最も小さいものに対
応する情報を判別するが、その基本的構成は第５図の減
算器31を複数組合せたものである。第12図にその具体的
構成例を示す。

第12図において、入力端子40-1〜40-4には加算回路26-1
〜26-4からの出力が与えられ、それらの値はそれぞれ受
信波形と４値の情報“00",“01",“10",“11"に対応し
た４つの参照波形との面積差ΔS₁〜ΔS₄を表わしてい
る。この情報識別部40の基本的動作は、まず４つの面積
差ΔS₁〜ΔS₄を２つずつ比較してそれぞれ小さい方を判
定し、次にそれらの２つの小さいと判定された面積差を
比較して１番小さい面積差がどれであるか判定される。
即ち、減算器50-1でΔS₂からΔS₁が減算され、そのボロ
ーが直接ゲート回路52-2のコントロール入力に出力され
る。また、同じボローがインバータ51-1を介してゲート
回路52-1のコントロール入力に出力される。即ち、加算
回路26-1の出力ΔS₁と加算回路26-2の出力ΔS₂を比較
し、ΔS₁が小さいときボローが０となり、ゲート回路52
-1のゲートが開かれ、ΔS₁が減算器50-3に出力される。
逆にΔS₂が小さいときボローが１となり、ゲート回路52
-2のゲートが開かれ、ΔS₂が減算器50-3に出力される。
同様に、減算器50-2で加算回路26-3の出力ΔS₃と加算回
路26-4の出力ΔS₄が比較され、小さい方のデータが減算
器50-3に出力される。さらに減算器50-3では、ΔS₁,ΔS
₂の小さい方のものと、ΔS₃,ΔS₄の小さい方のものが比
較され、ΔS₁またはΔS₂が小さいときはボローに０が、
逆にΔS₃またはΔS₄が小さいときはボローに１が出力さ
れる。このボロー出力は、再生する情報の上位ビット41
-2を構成する。また、このボロー出力が０のときはゲー
ト回路53-1が開き、ΔS₁とΔS₂を比較したときのボロー
が再生する情報の下位ビット41-1として出力され、逆に
ボロー出力が１のときはゲート53-2が開き、ΔS₃とΔS₄
を比較したときのボローが再生する情報の下位ビット41
-1として出力される。

従って、例えばΔS₁が最も小さい場合には、出力情報の
上位ビット41-2、即ち、減算器50-3の出力は０となり、
下位ビット41-1、即ち、減算器50-1の出力も０となり、
00がフリップフロップ32にラッチされる。同様に、Δ
S₂,ΔS₃,ΔS₄が最も小さい場合は、それぞれ01,10,11が
フリップフロップ32にラッチされる。このように第12図
の実施例により、４つの加算器26-1〜26-4の出力ΔS₁〜
ΔS₄の最も小さいものに対応するティジタル情報が復号
される。この復号情報は第５図の実施例と同様、リセッ
ト信号によりＤ型フリップフロップ32にラッチされ、受
信波形の復号出力となる。この例では出力を２ビットパ
ラレルで出しているが、シフトレジスタ等を使用すれ
ば、１ビットの直列出力とすることも容易である。尚第
12図における各ゲート回路52-1〜52-4,53-1〜53-2はそ
のコントロール入力が“0"のとき出力がハイインピーダ
ンスで、“1"のとき入力信号を通すものであり、トライ
ステートロジックと呼ばれ市販されている。

このように第10図の実施例によれば、経済性に優れ、高
速処理の可能な４値の情報の復号装置も２値の場合と同
様に実現できる。また、４値以外の任意の情報の復号装
置も、参照波形メモリ27、減算器24、絶対値回路25、加
算器26を増加し、情報識別部40を第12図により拡張する
ことにより、この実施例と同様に実現できることは明ら
かである。また、２値の場合の説明と同様、波形比較部
19、参照波形記憶部20等に様々な構成を適用できること
はいうまでもない。更に、第８図と同様に送信情報の最
初にトレーニングパターンを送出し、その受信波形を参
照波形として参照波形記憶部20に記憶するように構成す
ることもできる。

以上、２値および多値の情報の復号装置にこの発明を適
用した例につい説明した。これらの説明では、送信情報
ビットをマンチェスタ符号で表わした送信波形を用いた
が、この発明は、送信情報に対応する受信波形を予め比
較用の参照波形として持ち、これらと受信波形を参照波
形と比較することにより復号する方法であるため、同じ
送信情報が常にほぼ同じ受信波形になれば、符号化学式
には依らず適用可能である。例えば、AMI,CMI,マンチェ
スタ符号などは勿論、FS、AMなどにも適用可能である。

ここまでの説明は、同じ送信情報ビットは常に同じ受信
波形になる場合であったが、伝送系の特性によっては、
同じ送信情報ビット（同じ送信波形）が異なる受信波形
になる場合がある。これは例えば、伝送線路に支線がつ
いて、そこから反射がある場合等に前の波形の反射が遅
れて次の波形に影響を与え、このような状態が生ずる。
即ち同じ送信情報に対しその前の送信情報が異なれば受
信情報波形も異なる。

第13図Ａの（ａ）は送信情報ビット“0"に対する代表的
受信波形を４つ重ね合わせた図であり、（ｂ）は同様に
送信情報ビット“1"に対する代表的受信波形を４つ重ね
合わせた図である。このように同じ送信情報ビット
“1",“0"の受信波形でもそれより前に送信された波形
の反射が影響して受信波形が異なる場合がある。従って
“0"及び“1"の参照波形として（ａ）及び（ｂ）の中か
らそれぞれ任意の１つを選んで、例えば第５図の実施例
中の参照波形メモリ27-1,27-2に記憶しておいた場合、
例えばある送信ビットに対する受信波形とこれら２つの
参照波形との面積差の大小関係が、本来あるべき関係と
逆になってしまうことも有り得る。そのような場合の復
号結果はエラーとなる。そこで先行ビットの影響を受け
た多種の参照波形を“0"及び“1"に対し用意しておけば
復号エラーを減らすことができる。一般に、直前のビッ
トの影響が最も大きく、それ以前のビットの影響は徐々
に小さくなるため、第13図Ｂの（ｃ），（ｄ），
（ｅ），（ｆ）のように直前の１ビットが“0"か“1"か
によって分類すると受信波形がある程度収束する。ある
いは直前の２ビットで分類すれば、第13図Ｃの（ｇ）〜
（ｎ）のようにさらに収束の度合が増す。このように、
直前の何ビットかで分類することにより受信波形が収束
し、送信ビット“0"と“1"に対しこれらの収束した複数
個の受信波形を参照波形として持つことにより、復号エ
ラーの少い復号装置を実現出来る。その実施例を第14図
に示す。

第14図の実施例は、２値符号で送出された“0"及び“1"
の受信波形をそれぞれ直前の２ビットで分類した参照波
形を持つ場合である。即ち第13図Ｃの（ｇ）〜（ｎ）に
示すような直前のビットが“00",“01",“10",“11"の
場合の送信ビット“0",と“1"に対する合計８個の参照
波形を使う場合の例である。これらの参照波形は参照波
形メモリ27-1〜27-8にそれぞれ記憶されている。この参
照波形メモリの数に対応して波形比較部19の減算回路24
-1〜24-8、絶対値回路25-1〜25-8及び加算回路26-1〜26
-8はそれぞれ８個ずつ設けられているが、それら間の接
続は第５図あるいは第10図における波形比較部19と同様
である。またその動作も第５図あるいは第10図と同様
に、受信波形と８個の参照波形のそれぞれとの面積差Δ
S₁〜ΔS₈を発生させるものであり、従って詳細な説明は
省略する。復号出力部21の情報識別部46は波形比較部19
から出力された８つの面積差ΔS₁〜ΔS₈のうちどれが１
番小さいかを識別する。その情報識別部46の構成例を第
15図に示す。

第15図から明らかなように、情報識別部46の基本的構成
は第12図に示す情報識別部40と同様に減算器60-1〜60-7
と、インバータ61-1〜61-6と、トライステートロジック
ゲート回路62-1〜62-12とから成る。減算器60-1,60-2,6
0-5を含み、減算器60-7の一方の入力を与える回路と、
減算器60-3,60-4,60-6を含み、減算器60-7の他方の入力
を与える回路のいずれも第12図に示す回路と同じであ
り、また動作も同じである。

先ず、４つの“0"参照波形と受信波形の面積差である加
算回路26-1〜26-4の出力ΔS₁〜ΔS₄について説明する。
加算回路26-1,26-2の出力ΔS₁,ΔS₂は減算器60-1で大小
比較され、小さい方の出力に対応するゲートが開かれ、
次段の減算器60-5に出力される。同様に、加算回路26-
3,26-4の出力ΔS₃,ΔS₄は減算器60-2で大小比較され、
小さい方の出力に対応するゲートが開かれ、次段の減算
器60-5の出力となる。これらは減算器60-5でさらに大小
比較され、小さい方の出力に対応するゲートが開かれ、
結局受信波形と４個の“0"の参照波形との面積差ΔS₁〜
ΔS₄のうち最も小さいものが減算器60-7に出力される。
同様の過程により、受信波形と４個の“1"の参照波形と
の面積差ΔS₅〜ΔS₈のうち最も小さいものが減算器60-7
に出力される。減算器60-7は両者を比較し、前者より後
者の方が小さければ“1"を、反対であれば“0"を出力す
る。この出力はリセット信号Ｒにより第14図のＤ型フリ
ップフロップ32に取込まれ、復号結果として端子33に出
力される。

このように、同じ送信情報が４種類の異なる受信波形で
受信される場合でもこの実施例で説明したように復号可
能である。また、１つの送出符号が何種類の受信波形に
分類されようとも、分類される数だけ参照波形メモリ、
減算回路、絶対値回路、加算回路を持つことにより復号
可能であり、第10図で説明したように多値の場合でも適
用可能なことは勿論である。

第16図は第14図の復号装置に受信したトレーニングパタ
ーンから参照波形を作り、参照波形メモリに書込む機能
を付加した実施例のブロック図である。従ってこの復号
装置は同様のトレーニング機能を有する第８図の実施例
と対応した構成となっている。

第16図において第14図の構成に新たに付加されたもの
は、A/D変換器23の出力に得られたトレーニングパター
ンに含まれる各参照波形を記憶すべき参照波形メモリ27
-1〜27-8を順次指定するカウンタ29と、トレーニング期
間中、即ち参照波形の書込み中、復号装置の出力を禁止
するゲート34である。トレーニング後の受信波形からの
送信情報の復号動作は第14図の場合と全く同じであり、
説明を省略し、トレーニング動作について説明する。カ
ウンタ29は電源ON時あるいは一定時間入力端子18に入力
がないときリセットされる。リセット状態ではカウンタ
29の出力C₁〜C₉はすべて０である。トレーニングパター
ンを先頭に有する送信情報の受信が開始すると、クロッ
ク発生部22は受信波形の立上りから送信情報のビットレ
ートに同期したリセット信号Ｒを発生し、それをカウン
タ29に与える。カウンタ29は第１及び第２番目のリセッ
ト信号Ｒを受けてもその出力状態は変化しないが、３回
目からのリセット信号Ｒを受ける毎に出力C₁〜C₈の１つ
をその順に“1"にする。出力C₈が１になってから次にリ
セット信号Ｒがカウンタ29に与えられるとC₈は“0"にな
り、C₉が“1"になる。これ以降はC₁〜C₈は“0"を維持
し、C₉は“1"を維持する。

トレーニングパターンとして例えば0001011100が送信さ
れ、伝送歪を受けたその波形が受信されると最初の２ビ
ット00ではC₁〜C₉はすべて“0"であり、従って各参照波
形メモリ27-1〜27-8は読出しモードにあり、波形の書込
みは行われない。次のビット“0"の立上りでC₁が“1"と
なり、メモリ27-1が書込みモードとなる。従ってA/D変
換器23からの波形サンプルデータがメモリ27-1に順次記
憶される。以後リセット信号Ｒ毎にC₂〜C₈が１つずつ順
に“1"となり、それによって指定された参照波形メモリ
が順次書込みモードとされ、残りの1011100の各ビット
に対応する受信波形が記憶される。８個の波形すべてを
記憶するとC₁〜C₈は０となり、メモリ27-1〜27-8はすべ
て読出しモードとなり、同時にC₉が１となり、ゲート34
が開かれる。これ以降は第14図の実施例の説明のごとく
復号動作を行う。またこのトレーニングパターンを複数
回送り平均化することも容易である。尚上述で使われた
10ビットのトレーニングパターンの最初の２ビットを除
く残りの８ビット01011100のそれぞれに対応する参照波
形が作られるが、これら８ビットは４個の“0"と４個
“1"から成り、これら“0"及び“1"の直前の２ビットは
00,01,10,11の４種類となるようにトレーニングパター
ンが作られており、これによって第13図Ｃの８つの参照
波形（ｇ）〜（ｎ）が得られる。このようなトレーニン
グパターンのビット配列は他にも可能である。一般に２
値伝送で、直前のＰビットが次のビットに影響する場
合、必要最短のトレーニングパターン長ＬはＬ＝２×2^P
＋Ｐで表わされる。２×2^Pは、記憶すべき波形の数（2^P
個の“1"と“0"）であり、Ｐは最初の記憶すべき波形の
数（2^P個の“1"と“0"）であり、Ｐは最初の記憶すべき
波形を作るため、直前に送信する必要のあるビット数で
ある。

送信情報が２値情報（ｍ＝２）の場合のこのトレーニン
グパターンの作り方について第16図Ａによって説明す
る。第16図Ａは、ｐ＝２の場合で、丸は最も最近に、中
の数字で表わされる連続２ビットを受信した状態を示
す。矢印は次にその横に書かれた値のビットを受信した
場合の状態遷移を示す。例えば、状態“00"で“1"を受
信すると状態“01"に遷移することがわかる。ここでは
２値情報（ｍ＝２）なので各ビットは“0"か“1"であ
り、従って各状態から次の１ビットを受信して起り得る
状態遷移は２つあり、又各状態に至る状態遷移も２つあ
る。最短のトレーニングパターンを作るには任意の１つ
の状態から出発し、これら状態間を結ぶすべての矢印を
１回だけ通り、最初の状態に戻る経路を決めればよい。
例えば状態“00"から出発し、順次、状態“00"、“0
1"、“11"、“11"、“10"、“01"、“10"、“00"を通る
場合、“0001110100"がトレーニングパターンとして得
られる。第16図Ｂは、ｐ＝３、即ち直前の３ビットが影
響する場合の状態遷移図である。この場合も同様に19ビ
ットのトレーニングパターンを得ることができる。例え
ば、状態“000"から出発して、“0000111101100101000"
のパターンが得られる。

第17図は第16図の実施例におけるカウンタ29の構成例を
示す。このカウンタ29は初期値設定用RS型フリップフロ
ップとそれに接続された９段のＤ型フリップフロップか
ら成るシフトレジスタと、最初の２つのリセット信号Ｒ
に対しシフトレジスタのシフト動作を禁止するＴ型フリ
ップフロップ及びJKフリップフロップとを含む。初期状
態でRS−FFの出力は“1"、Ｔ−FFのＱ出力は“0"、JK
−FFの出力は“1"である。最初のリセット信号ＲでＴ
−FFのＱ出力は“1"に変化するがJK−FFの出力は“1"
を保ったままであり、従ってRS−FFの状態も変化せず、
かつＤ−FFのシフト動作は行われない。２番目のリセッ
ト信号でＴ−FFのＱ出力は再び“0"となり、その立下り
でJK−FFがセットされ出力が“0"に変化する。JK−FF
はセット状態（＝０）に保持される。従って第３番目
以降のリセット信号Ｒ毎にRS−FFの出力“1"が順次Ｄ−
FF中をシフトし、以下第９図に示すカウンタと同様に動
作する。

第18図はこの発明の復号装置の他の実施例のブロック図
である。ここでは第14図の場合と同様、２値の送出情報
“0",“1"のそれぞれに対し４つの参照波形、即ち第13
図Ｃの（ｇ）〜（ｎ）に示す８個の参照波形を使って復
号する場合を例にとって説明する。

第18図に示す復号装置の構成は第５図における参照波形
記憶部20を第14図のものと置換え、かつ新たに波形選択
部79を加えたものと同じである。しかしながら第14図の
実施例のように受信波形とすべて（８個）の参照波形と
比較するのでなく、直前に復号した２ビットを使って復
号しようとしているビットに対応する受信波形と比較す
べき２つの参照波形を８つの参照波形の中から選択し、
その選択した２つの参照波形と受信波形とを第５図の実
施例と同様にして比較し、復号する。即ち直前に復号し
た２ビットがわかっているのでそれらの影響も含んだ現
在の受信波形が第13図Ｃに示す８個の参照信号のうちど
れに近いか予測できることを利用している。

参照波形記憶部20の参照波形メモリ27-1〜27-4には、そ
れぞれ直前のビットが“00",“01",“10",“11"の場合
の“0"の参照波形が、参照波形メモリ27-5〜27-8には、
同様に“1"の参照波形が記憶されている。復号出力部21
は、波形比較部19の２つの出力を比較し、小さいものに
対応する２値情報“0"又は“1"を出力する。

波形選択部79は、復号された直前のディジタル情報２ビ
ットを用い、“0"と“1"の参照波形をそれぞれ１個ずつ
選択して出力するものであり、コントロール入力が０の
とき出力がハイインピーダンスで、１のとき入力信号を
出力するゲート回路75-1〜75-8と、２ビットの入力によ
り選択された出力G₁〜G₄の１つだけを“1"にするデコー
ダ76と、復号された情報を記憶する１ビットのシフトレ
ジスタを構成するＤ型フリップフロップ77とから構成さ
れている。

Ｄ型フリップフロップ77はセット信号が入力される毎
に、復号出力部21のフリップフロップ32から出力情報ビ
ットを取り込む。従ってフリップフロップ77は復号出力
部21（即ちフリップフロップ32）が現在出力している情
報の１つ前の情報を記憶しており、これらフリップフロ
ップ32,77の２つの出力がデコーダ76に与えられる。こ
のようにデコーダ76には常に現在復号をしようとしてい
るビットの直前に復号された連続２ビットの情報が入力
される。デコーダ76は、この２ビットの値が00,01,10,1
1のとき、それぞれ対応する出力G₁〜G₄の１つだけに１
を出力する。この出力はゲート回路75-1〜75-8のうちの
対応する２つのコントロール入力に入り、ゲート回路75
-1〜75-4と75-5〜75-8のそれぞれ１つのゲートが開かれ
る。このようにして波形選択部79は、直前の２ビットの
情報により波形記憶部20の８個の参照波形メモリ27-1〜
27-8から比較すべき２個の参照波形を選択し、波形比較
部19に出力することができる。例えば直前の２ビットが
00の場合、デコーダ76の出力のうちG₁のみが１となり、
ゲート回路75-1と75-5が開く、このため参照波形メモリ
27-1（直前の情報が“00"の場合の“0"の参照波形を記
憶）と参照波形メモリ27-5（直前の情報が“00"の場合
の“1"の参照波形を記憶）がそれぞれ選択される。他の
動作は第５図の実施例の場合と同じである。

第19図は第18図における波形選択部79および参照記憶部
20を変形した復号装置の実施例を示す。参照波形記憶部
20は“0"参照波形メモリ27-1と“1"参照波形メモリ27-2
の２つを有し、直前の２ビットが00,01,10,11の場合の
それぞれ４つの参照波形、即ち第13図Ｃの（ｇ），
（ｈ），（ｉ），（ｊ）及び（ｋ），（ｌ），（ｍ），
（ｎ）が記憶されている。又波形選択部79はＤ型フリッ
プフロップ77のみから成り、フリップフロップ32及び77
の２つの出力は参照波形メモリ27-1,27-2に２ビットの
参照波形選択アドレスとして与えられる。このため、第
18図におけるゲート回路75-1〜75-8は不要となり、また
参照波形記憶部20は“0"用、“1"用の２つのメモリだけ
となり、復号装置全体の回路構成が非常に簡単になる。

第16図、第18図の実施例では特定された参照波形と比較
することになるので、“0"の参照波形と“1"の参照波形
との差を大きくとることができ、“0"と“1"の比較精度
が向上し、第14図の実施例にくらべ、よりS/Nが悪い伝
送系においても使用可能となる。

第18及び19図の各実施例において、各送信情報ビットの
直前３ビットの影響を考慮した復号を行うには参照波形
記憶部20には情報ビット“0"及び“1"のそれぞれに対し
８個の参照波形が記憶され、波形選択部79のシフトレジ
スタ77は２ビットのシフトレジスタであり、その２つの
段の出力とフリップフロップ32の出力の３ビットにより
参照波形を選択するように構成する。また、第18及び19
図の各実施例においても、第16図と同様に送信の最初に
送られたトレーニングパターンから参照波形を得て参照
波形記憶部20に記憶するよう変形できることは明らかで
ある。

第18及び19図の実施例においては、すでに直前の２ビッ
トの復号情報がフリップフロップ32,77にラッチされて
いる状態、即ち一連の送信情報を受信している途中の状
態にあればうまく復号動作を行うことができる。しかし
ながら受信を開始する場合には直前の情報がないため、
このままでは復号できない場合があると考えられるの
で、以下に受信の開始方法について述べる。

まず情報の送信に先だって特定のトレーニングパターン
を送る場合には、トレーニングパターンの最後の何ビッ
トかを直前の情報としてセットすればよい。例えば第18
図の構成では、トレーニングパターンの最後の２ビット
をＤ型フリップフロップ32とシフトレジスタ（Ｄ型フリ
ップフロップ）77にセットすることによりただちに受信
を開始できる。

トレーニグパターンを最初に送らない場合には、１つの
方法は最初に送る情報を予め決めておく方法である。送
信情報の頭に特定のビット列をつけておく。復号装置で
は、このビット列の情報をあらかじめ復号出力部21のＤ
型フリップフロップ32と波形選択部79のシフトレジスタ
77に設定し、このビット列の受信が終って次のビットか
らその受信波形の比較を開始する。例えば第18図の実施
例で送信情報の頭を“00"とした場合、クロック発生部2
2が受信波形の立上がりを検出した時点でクリア信号を
発生し、Ｄ型フリップフロップ32とシフトレジスタ77を
クリアし、デコーダ76の入力を“00"とする。これによ
り直前の情報“00"が設定される。さらにこの送信情報
の頭のビット列“00"が終るまで待つため、クロック発
生部22ではこの２ビット分の時間はサンプリング信号
Ｓ、リセット信号Ｒの出力を停止する。このようにすれ
ば、送信の開始時点で適切な参照波形を選択し、受信を
開始できる。

トレーニングパターンを最初に送らない場合の別の方法
は、送信開始時の参照波形を別に持つ方法である。即
ち、直前に情報がない場合の参照波形、直前に１ビット
だけの情報がある場合の参照波形等も参照波形記憶部20
にあわせて持つものである。例えば第18図の実施例の場
合、直前に情報がない場合の“0",“1"の参照波形２
個、直前に“0"または“1"の１ビットだけの情報がある
場合の“0",“1"の参照波形４個、合計６個の参照波形
を記憶した参照波形メモリを追加し、それに対応して波
形選択部79のゲート回路も６個追加し、かつデコーダ76
及びシフトレジスタ77も拡張する。フリップフロップ32
及びシフトレジスタ77の初期値を適当に設定することに
より受信開始時の最初の１ビットを比較するときは、直
前に情報がない場合の“0",“1"の参照波形を波形比較
部19に出力する。次の１ビットは最初に受信した１ビッ
トの情報により、直前に“0"の１ビットだけの情報があ
る場合の“0",“1"の参照波形、または直前に“1"の１
ビットだけの情報がある場合の“0",“1"の参照波形を
選択して波形比較部19に出力する。これ以降は第18図の
説明どおりに動作する。

以上、直前迄に受信した情報により、次に比較する参照
波形を選択する場合について説明した。この場合も、波
形選択部79の機能をソフトで実現したり、波形比較部19
をアナログで実現する等、様々な構成で実現できること
は勿論である。

第5,7,8,10,14,16,18,19図の実施例の説明では、クロッ
ク発生部22は従来の簡単なPLLやLC回路によって受信信
号に同期したクロックを再生する場合を想定してきた。
しかしながらPLLを使った同期引込みには普通少くとも
数ビット分の時間がかかるので、送信情報の先頭に同期
確立用のあらかじめ決められたビット数のプリアンブル
を付加して送信する必要がある。これは情報の伝送効率
を下げるので好ましくない。

ここでは波形の相関をとることにより、プリアンブルを
使わず受信波形と参照波形との間のビット同期をとる方
法について第20図の実施例を参照して説明する。

第20図の復号装置は第５図の構成にビット同期のための
回路を加えたものである。加えたものはＤ型フリップフ
ロップ36-1,36-2、比較回路19-2,19-3、データセレクタ
34-1〜34-4、減算器35-1,35-2である。A/D変換器23は比
較回路19-1〜19-3の外に設けられ、これら比較回路19-1
〜19-3は波形比較部19からA/D変換器23を除いたものと
同じである。

第21図Ａ、21図Ｂは波形の比較を示すもので、（ａ）は
Ｄ型フリップフロップ36-1の出力（ディジタルサンプル
値）、（ｂ）はA/D変換回路23の出力、（ｃ）はＤ型フ
リップフロップ36-2の出力、（ｄ）は参照波形メモリ27
-1または27-2の出力の例を表わす。また第22図Ａ、22図
Ｂはクロック発生部22の出力でビット同期をとるための
同期補正方法を示し、Ｓはサンプリング信号、Ｒはリセ
ット信号、Ｌはラッチ信号を表わしている。

第20図の動作原理は、参照波形と受信波形を相対的に±
１サンプルずらして比較し、ビット同期のずれを検出
し、同期を補正するものである。クロック発生部22では
水晶発振子を使用し、送信側の情報送信ビットレートの
ｎ倍のサンプリング信号Ｓを発生している。これは第５
図のサンプリング信号Ｓに相当する。ここでｎは１ビッ
トあたりのサンプル数である。もちろんこの発振はビッ
トレートのｎ倍に極めて近いが同期していない。このサ
ンプリング信号Ｓは常時出力され、これによってA/D変
換器23、Ｄ型フリップフロップ36-1,36-2が常時動作し
ている。クロック発生部22では、Ｄ型フリップフロップ
36-1の出力（ａ）を監視し、あるレベル（ディジタル
値）を越えると受信信号が来たと判定し、リセット信号
Ｒとラッチ信号Ｌの発生を開始する。これらの信号はｎ
サンプルごと、即ち１ビットごとに発生される。これは
第５図のリセット信号Ｒに相当する。

A/D変換回路23でディジタル化された受信波形は、Ｄ型
フリップフロップ36-1,36-2で１サンプルずつ遅延され
る。１サンプル遅延されたＤ型フリップフロップ36-1の
出力（第21図Ａ又は21図Ｂの（ａ））は比較回路19-1で
参照波形メモリ27-1,27-2からの参照波形と比較され、
復号出力部で、“1",“0"の判定がされ出力端子33に出
力される。この動作は第５図で説明したのと全く同じで
ある。一方、A/D変換回路23の出力（Ｄ型フリップフロ
ップ36-1の出力により１サンプル速い波形：第21図Ａ又
は21図Ｂの（ｂ））とＤ型フリップフロップ36-2の出力
（Ｄ型フリップフロップ36-1の出力より１サンプル遅れ
た波形：第21図Ａ又は21図Ｂの（ｃ））も参照波形メモ
リ27-1,27-2の参照波形と比較回路19-2,19-3で比較され
る。これら±１サンプルずれた３つの受信波形と参照波
形の比較結果は、それぞれデータセレクタ34-1〜34-3に
入り、復号出力部21の減算器31の判定結果により、受信
波形に近いと判定された参照波形との面積の差がそれぞ
れ選択されて出力される。即ち、“0"が復号された場合
は、データセレクタ34-1〜34-3の左側の入力が出力され
る。これらデータセレクタ34-1〜34-3の３つの出力は、
第21図Ａに示す波形（ａ）〜（ｃ）と参照波形（ｄ）の
１ビット範囲内における面積の差をあらわしている。第
21図Ａの場合、ビット同期がとれており、（ａ）と
（ｄ）が最も近い波形になっているため、データセレク
タ34-1の出力が最も小さくなっている。この状態ではデ
ータセレクタ34-4の出力よりデータセレクタ34-1の出力
が小さいため、減算器35-1のボロー出力B₁は“0"になっ
ている。この状態では同期がとれているためクロック発
生部22は上記説明の信号を発生し続ける。

しかし、送信側のクロックと受信側のクロックは特に同
期を取っていないため、ある時間が経過するとビット同
期がずれてくる。受信側のクロックが早い場合、第21図
Ｂの（ａ）〜（ｄ）のような波形になる。この状態では
A/D変換回路23の出力波形（ｂ）と参照波形メモリ27-1
または27-2の波形（ｄ）が最も近いため、データセレク
タ34-1〜34-3の出力のうちデータセレクタ34-3の出力が
最も小さくなる。従って、減算器35-2のボロー出力は１
となり、データセレクタ34-4の出力には、データセレク
タ34-3の出力が選択出力される。さらにこのデータセレ
クタ34-4の出力と、データセレクタ34-1の出力は減算器
35-1で減算されるが、データセレクタ34-4の出力がデー
タセレクタ34-1の出力より小さいため、減算器35-1のボ
ロー出力B₁は１となる。クロック発生部22では１ビット
の終わりにリセット信号Ｒとラッチ信号Ｌを同時に発生
するとともに、減算器35-1,35-2のボロー出力B₁,B₂を読
み込む。ビット同期がずれた場合はB₁が１となり、クロ
ック発生部22は同期がずれていると判断する。さらに、
減算器35-2のボロー出力B₂が１であれば、受信側のクロ
ックが進んでおり、０であれば受信側のクロックが遅れ
ていると判断する。第21図Ｂの場合、減算器35-2のボロ
ー出力B₂は１であり、受信クロックが進んでいるため、
１サンプル捨てればよい。クロック発生部22はこの補正
のため、通常のリセット信号Ｒ、ラッチ信号Ｌ（第22図
ＡのR,L）を出した後、サンプリング信号Ｓ（第22図Ａ
のＳ）の２回目の立ち上がりの直前にリセット信号Ｒを
出すが、この時ラッチ信号Ｌは出さない。これを起点に
して、以降１ビットごとのリセット信号Ｒ、ラッチ信号
Ｌを出力する。このようにリセット信号Ｒだけを１つ余
分に出力すれば１サンプル遅らせることでき、ビット同
期を補正することができる。

逆に、受信クロックが遅れている場合、データセレクタ
34-2の出力が最も小さくなる。この場合クロック発生部
22は、第22図ＢのＳに示すように、サプリング信号Ｓを
通常の１サンプル周期に２回だすことにより同期を補正
することができる。勿論、リセット信号Ｒ、ラッチ信号
Ｌは、第22図ＢのR,Lに示すように５回サンプリングし
た後にリセット信号Ｒとラッチ信号Ｌを出力するので、
１ビット区間が通常の４サンプル長になる。

第23図は第20図の復号装置におけるクロック発生部22の
構成例を示す。

発振器22-1では、ビットレート×２×ｎの周波数のクロ
ックを発振している。フリップフロップＴ−FFでは、こ
れを1/2に分周したクロックを出力する。初期状態では
全てのフリップフロップ及びカウンタはリセットされて
いる。

受信信号が来る前の初期状態では、DFF1は０を出力して
おり、Ｔ−FFの出力がデータセレクタ22-2から出力され
ている。このクロックはリセット信号Ｒとの時間関係調
整のため、遅延回路DLY1を通してサンプリング信号Ｓと
して常時出力される。この時DFF4の出力は１が出力さ
れ、ｎ進カウンタ22-3はリセットされており、リセット
信号Ｒ、ラッチ信号Ｌは出力されない。

入力端子18の入力は常にサンプリングにより取り込ま
れ、第20図のＤ型フリップフロップ36-1の出力（ａ）が
第23図のディジタルコンパレータ22-4の入力に与えられ
る。受信信号が来てその値が入力Ｂに設定したトリガレ
ベルを越えると、ディジタルコンパレータの出力が０か
ら１に変化し、DFF4の出力が１から０になる。これに
より、OR3、OR4の出力が１から０に変化し、リセット信
号Ｒ、ラッチ信号Ｌが発生される。これ以降、ｎ進カウ
ンタ22-3が動作を開始し、サンプリング信号Ｓのｎ個ご
とにリセット信号Ｒとラッチ信号Ｌが出力される。

受信側のクロックが１サンプル早いとボロー信号B₁,B₂
が１になり、ラッチ信号ＬでDFF2の出力Ｑが１になる。
これによりｎ進カウンタ22-3はリセットされ、DFF3が動
作を開始する。DFF3のクロックが０から１に変化したと
き、DFF3の出力が０から１になり、DFF2がクリアされ、
DFF2の出力が１から０に変化する。これによりOR3の出
力が１から０に変化し、リセット信号Ｒが出力されると
ともに、ｎ進カウンタ22-3が動作を開始する。このよう
に第22図Ａの補正用リセット信号が１個追加出力され、
これ以降をこのリセット信号を基準にｎサンプルごとに
リセット信号Ｒとラッチ信号Ｌが出力される。

受信側のクロックが１サンプル遅いと、B₁が１、B₂が０
になり、ラッチ信号ＬによりDFF1の出力が１になる。こ
れによりデータセレクタ22-2の下の入力が出力され、２
倍の周波数のサンプリング信号が出力される。また、同
時に２進２段カウンタ22-5が動作を開始し、２倍の周波
数の信号の立ち下がりを２回カウントするとQ1出力が１
になり、DFF1をクリアし、データセレクタ22-2は1/2分
周出力を出力する。このように第22図Ｂの補正用サンプ
リング信号が１個追加出力される。

以上説明したように、第５図で説明した参照波形と受信
波形の比較以外に、受信波形を時間的に前後にずらせた
波形と参照波形を比較することによりビット同期をとる
ことができる。このような方法によれば、PLLやLCタン
ク回路を使用する同期方法にくらべ、同期引き込みの時
間が不要になるため、従来同期引き込みのために使用さ
れてきたプリアンブルを省略でき、トレーニング時間の
減少が期待できる。また、伝送系で波形の歪が大きい場
合も同期が容易となる。さらに全て論理回路で構成でき
るため、LSI化が容易になる。

第24図は第20図の構成を簡単化した復号装置を示す。第
20図では送信側のクロックに対し受信側のクロックが早
いか遅いかわからないため、比較回路19-3で受信側のク
ロックが早い場合を検出し、比較回路19-2で受信側のク
ロックが遅い場合を検出していた。しかしながら、例え
ば受信側のクロックを予め送信側のクロックより必ず早
いように設定しておけば、受信側のクロックが遅い場合
の検出に要する回路を省略できる。具体的には第24図に
示すように第20図の構成からＤ型フリップフロップ36-
2、比較回路19-2、データセレクタ34-2,34-4、減算器35
-2を省略できる。また、クロック発生部22の同期補正も
第22図Ａのラッチ補正だけでよく、第22図Ｂのサンプル
補正を必要としないためクロック発生回路22も第25図に
示すように簡単化できる。これら第24,25図の動作は、
第20,23図の動作を説明から容易に理解できるので省略
する。もちろん受信側のクロックを予め送信側より遅く
設定しておいても同様の簡単化が可能である。

第20図で波形の相関によるビット同期の一方法を説明し
たが、これは１ビットごとに相関をとり補正する方法で
ある。この他に複数ビット、例えば８ビット,16ビット
にわたり相関をとる方法もある。このように複数のビッ
トにわたり相関をとる方法によれば、受信波形が伝送路
特性等により歪を受け、１ビットの間に波形のレベル変
化がほとんどなくなってしまった場合でもビット同期を
とることができる。この方法を実行する復号装置の構成
を第26図に示し、そのクロック発生部22を第27図に示
す。この復号装置は第20図において、データセレクタ34
-1〜34-3の出力をｌ回加算、記憶する加算回路37-1〜37
-3をそれぞれ加え、第23図のクロック発生部22にリセッ
ト信号Ｒの数を加算回数ｌとして数えるｌ進カウンタ22
-6を付加した構成となっている。第27図においてカウン
タ22-6がリセット信号をｌ回計数する毎にそのオーバー
フローでクリア信号Ｃが作られ、DFF1,DFF2のクロック
端子に与えられ、それによってボロー出力B₁,B₂をDFF1,
DFF2に取り込み、クロック同期の補正を行う。またクリ
ア信号Ｃは第26図の加算回路37-1〜37-3に与えられ、そ
れらの加算内容をｌ情報ビット毎にリセットする。この
ようにしてｌビットにわたり受信波形と参照波形の相関
をとって、その結果にもとずき同期補正を行うことがで
きるが、更に詳しい説明は省略する。

クロック同期方法について第５図の実施例にもとずいて
説明したが、他の実施例でも同様の方法が適用できるこ
とは言うまでもない。

「発明の効果」 以上説明したように、この発明による復号装置は、送出
情報に対応した受信波形を予め参照波形として持ち、こ
れと受信波形とを比較することで送信情報を復号する方
法であるため、受信波形の劣化に強い。また、参照波形
を変えるだけで伝送特性の変化に対応できるため柔軟性
にとみ、かつ、設計が容易である。さらに掛算器を必要
とせず、加減算器で個性できるため、経済性に優れ、高
速化が可能である。

また数百ｍの伝送では、10〜20ビット程度と非常に短い
トレーニングパターンを送ることにより、受信特性のト
レーニングができるため、LAN等で短い電文を伝送する
場合も非常に効率良く伝送できる。

また、この発明の復号装置は波形自体を比較するため、
伝送系が非線形であっても適用できる。このことは受信
器のA/D変換器が飽和しても復号できることを意味し、
受信器のレベルを最小の受信信号レベルに設定しておけ
ばよく、AGC等のレベルコントロールの必要がない。こ
のため回路構成が簡単となるだけでなく、レベル設定の
時間を省略でき、トレーニング時間を短くできる。

さらに、波形の相関からビット同期をとることにより、
送信に先だって同期をとるための特別な信号を送る必要
がなく、トレーニング時間の短縮が可能となる。

なお、この発明による復号装置は、伝送系によらず適用
可能であるため、伝送系を特定せずに説明したが、例え
ば、伝送媒体としてメタリックケーブル、同軸ケーブ
ル、光ファイバーケーブル等を伝送媒体とした有線伝送
系、光、マイクロウェーブ、ミリ波等の電磁波、あるい
は超音波等の音波を利用する無線伝送系において適用可
能である。更に、これらの伝送媒体が複合された伝送系
にも適用が可能である。また、この発明による復号装置
は、例えば電話網等で使用するモデム、LANのトランシ
ーバ、ディジタル網を構成するための伝送装置等、任意
のディジタル伝送装置として適用できる。

【図面の簡単な説明】

第１図は等化器を有する従来の復号装置を示すブロック
図、第２図は第１図の復号装置の動作を説明するための
波形を示した図、第３図は受信波形のアイパターンの説
明図、第４図は第１図における等化器の構成の一例を示
すブロック図、第５図はこの発明の復号装置の一実施例
を示すブロック図、第６図は第５図に示す復号装置の動
作を説明するための波形図、第７図はこの発明の復号装
置のもう１つの実施例を示すブロック図、第８図は第５
図の復号装置に受信トレーニング機能を付加した実施例
を示すブロック図、第９図は第８図におけるカウンタ29
の構成例を示す回路図、第10図はこの発明の復号装置の
もう１つの実施例を示すブロック図、第11図は第10図の
実施例の動作を説明するための波形図、第12図は第10図
における情報識別部40の構成例を示すブロック図、第13
図は任意の情報ビットの受信波形が、それより前のビッ
トにどのうよに影響されるかを説明するための波形図、
第14図はこの発明の復号装置のもう１つの実施例を示す
ブロック図、第15図は第14図の実施例における情報識別
部46の構成例を示すブロック図、第16図は第14図の復号
装置に受信トレーニング機能を付加した実施例のブロッ
ク図、第16A,16B図はトレーニングパターン作成のため
の状態遷移図、第17図は第16図におけるカウンタ29の構
成例を示す回路図、第18図はこの発明の復号装置のもう
１つの実施例を示すブロック図、第19図は第18図の構成
を簡略化した実施例のブロック図、第20図は第５図の実
施例に波形の相関にもとずくビット同期補正機能を付加
した復号装置を示すブロック図、第21図は第20図におけ
る波形比較を説明するための波形図、第22図は第20図に
おける同期補正を説明するためのタイムチャート、第23
図は第20図におけるクロック発生部22の構成例を示す回
路図、第24図は第20図の構成を簡略化した復号装置を示
すブロック図、第25図は第24図におけるクロック発生部
22の構成例を示す回路図、第26図は第20図の復号装置に
おいて複数ビットにわたる波形の相関をとるように変形
した実施例を示すブロック図、第27図は第26図における
クロック発生部22の構成例を示す回路図である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】送信されたディジタル符号情報を受信し、
   復号するディジタル符号復号装置において、 前記ディジタル符号情報を構成するｍ値（ｍ≧２の整
   数）をとり得る符号のそれぞれの値の符号に対応して１
   つずつ合計してｍ個の上記受信伝送路の伝送特性による
   歪みを受けた参照波形を記憶するための参照波形記憶手
   段と、 入力された受信波形と前記参照波形記憶手段から読出さ
   れたｍ個の前記参照波形のそれぞれとの差分を求め、こ
   れらｍ個の差分の面積を出力する波形比較手段と、 前記面積を最小とする前記参照波形を１つ選択し、選択
   された１つの前記参照波形に対応する前記ディジタル符
   号の１つを復号結果として出力する復号手段、 とを含むディジタル符号復号装置。
2. 【請求項２】送信されたディジタル符号情報を受信し、
   復号するディジタル符号復号装置において、 前記ディジタル符号情報を構成するｍ値（ｍ≧２の整
   数）をとり得る符号のそれぞれの値の符号と直前の所定
   ビット数の信号パターンに対応して分類された上記受信
   伝送路の伝送特性による歪みを受けた複数の参照波形を
   記憶するための参照波形記憶手段と、 入力された受信波形と前記参照波形記憶手段から読出さ
   れた前記複数の参照波形のそれぞれとの差分を求め、前
   記差分の面積を出力する波形比較手段と、 前記面積を最小とする前記参照波形を１つ選択し、選択
   された１つの前記参照波形に対応する前記ディジタル符
   号の１つを復号結果として出力する復号手段、 とを含むディジタル符号復号装置。
3. 【請求項３】送信情報の先頭に付加され、前記参照波形
   の全てが得られるように構成されたトレーニングパター
   ンの一連の受信波形を、前記参照波形として所定の順序
   で前記参照波形記憶部に書込む書込み制御手段を含む請
   求項１又は２に記載のディジタル符号復号装置。