JPH0670972B2 - 選択エピタキシヤル法 - Google Patents
選択エピタキシヤル法Info
- Publication number
- JPH0670972B2 JPH0670972B2 JP60134738A JP13473885A JPH0670972B2 JP H0670972 B2 JPH0670972 B2 JP H0670972B2 JP 60134738 A JP60134738 A JP 60134738A JP 13473885 A JP13473885 A JP 13473885A JP H0670972 B2 JPH0670972 B2 JP H0670972B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- gas
- sio
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路の作成において、素子分離間の
分離等に用いられる選択エピタキシャル法に関する。
分離等に用いられる選択エピタキシャル法に関する。
（ロ）従来の技術 例えば、Solid state technology/日本版、1984年７月
号P42〜P51に記載されているように、ICの素子分離の新
しい方法として、開口したシリコン酸化膜（SiO2膜）を
有するSi基板上で、SiO2膜上にはSi膜は成長差せず、開
口したSi基板のみ半導体素子が形成される素子領域とな
るSi膜を成長させる「選択エピタキシャル成長法」が注
目されている。こうした従来の選択エピタキシャル成長
法では、成長温度:1000〜1200℃で、反応ガス：SiH4＋H
Cl又はSiH2Cl2＋HCl等のガスを用いて行われているが、
主要な点はSiO2膜上でのポリシリコンの核形成を抑制す
ることにあり、このためにClを含むガスを用いている。
号P42〜P51に記載されているように、ICの素子分離の新
しい方法として、開口したシリコン酸化膜（SiO2膜）を
有するSi基板上で、SiO2膜上にはSi膜は成長差せず、開
口したSi基板のみ半導体素子が形成される素子領域とな
るSi膜を成長させる「選択エピタキシャル成長法」が注
目されている。こうした従来の選択エピタキシャル成長
法では、成長温度:1000〜1200℃で、反応ガス：SiH4＋H
Cl又はSiH2Cl2＋HCl等のガスを用いて行われているが、
主要な点はSiO2膜上でのポリシリコンの核形成を抑制す
ることにあり、このためにClを含むガスを用いている。
ところで、こうした選択エピタキシヤル成長に際し、表
面部に高濃度層が形成されたシリコン基板を用いる場合
がある。こうした高濃度層は素子領域に形成されるCMOS
のサイリスタ動作の防止やバイポーラトランジスタのコ
レクタラインとして用いるため使用される。
面部に高濃度層が形成されたシリコン基板を用いる場合
がある。こうした高濃度層は素子領域に形成されるCMOS
のサイリスタ動作の防止やバイポーラトランジスタのコ
レクタラインとして用いるため使用される。
（ハ）発明が解決しようとする課題 しかしながら、このように高濃度層を有するシリコン基
板上に、上述した従来の選択エピタキシャル法によりシ
リコンのエピタキシャル層を形成すると、工程中に1000
℃以上の高温処理があるため高濃度層から素子領域とな
るシリコンエピタキシャル層にオートドーピングが生
じ、この素子領域に形成される半導体素子の安定動作が
阻害されるという問題があった。
板上に、上述した従来の選択エピタキシャル法によりシ
リコンのエピタキシャル層を形成すると、工程中に1000
℃以上の高温処理があるため高濃度層から素子領域とな
るシリコンエピタキシャル層にオートドーピングが生
じ、この素子領域に形成される半導体素子の安定動作が
阻害されるという問題があった。
本発明は選択エピタキシャル法に関し、斯かる問題点を
解消するものである。
解消するものである。
（ニ）課題を解決するための手段 本発明の選択エピタキシャル法は、シリコン化合物ガス
及び不活性ガスからなる混合ガスを、高周波電界又は高
周波磁界中で励起させた後、SiO2膜が選択的に設けられ
たシリコン基板上に供給して、このシリコン基板上のシ
リコン面露出部にシリコンのエキタキシャル成長を行わ
せると共に、イオン化した前記不活性ガスにより前記Si
O2膜上のシリコンをエッチングするものである。
及び不活性ガスからなる混合ガスを、高周波電界又は高
周波磁界中で励起させた後、SiO2膜が選択的に設けられ
たシリコン基板上に供給して、このシリコン基板上のシ
リコン面露出部にシリコンのエキタキシャル成長を行わ
せると共に、イオン化した前記不活性ガスにより前記Si
O2膜上のシリコンをエッチングするものである。
（ホ）作用 即ち、励起された混合ガスにより、露出シリコン面への
単結晶シリコンのエピタキシャル成長を選択的に行うこ
とができる。この時、不活性ガスはイオンとなって、Si
O2膜上に成長する多結晶シリコンを大きくエッチング
し、結果、SiO2膜上にはシリコン膜は形成されず、露出
シリコン面にのみ単結晶シリコン膜が形成されることに
なる。
単結晶シリコンのエピタキシャル成長を選択的に行うこ
とができる。この時、不活性ガスはイオンとなって、Si
O2膜上に成長する多結晶シリコンを大きくエッチング
し、結果、SiO2膜上にはシリコン膜は形成されず、露出
シリコン面にのみ単結晶シリコン膜が形成されることに
なる。
（ヘ）実施例 本発明の実施例を各図面に基づいて説明する。
第１図は本発明選択エピタキシャル法を実施するために
使用されるCVD装置の断面模式図である。
使用されるCVD装置の断面模式図である。
同図において、１は石英よりなる反応管であり、その断
面は直径100mmの円形である。２はこの反応管１内を真
空に引くための排気管、３はこの反応管１にガスを供給
するためのガス供給管、４はこの反応管１内に設けられ
たカーボンサセプタであり、表面にはSiCがコーティン
グされている。５はこのサセプタに負の直流電流を印加
するための直流電源、６は上記サセプタ４を加熱するた
めの赤外線ランプであって、反応管外周壁に設けられて
いる。７は上記サセプタ４の温度を計測する熱電対、８
は上記サセプタ４の位置より上流側の反応管１周囲に巻
回されたコイルであり、高周波電源９からの高周波交流
の供給により、反応管１内に高周波磁界を発生させる。
面は直径100mmの円形である。２はこの反応管１内を真
空に引くための排気管、３はこの反応管１にガスを供給
するためのガス供給管、４はこの反応管１内に設けられ
たカーボンサセプタであり、表面にはSiCがコーティン
グされている。５はこのサセプタに負の直流電流を印加
するための直流電源、６は上記サセプタ４を加熱するた
めの赤外線ランプであって、反応管外周壁に設けられて
いる。７は上記サセプタ４の温度を計測する熱電対、８
は上記サセプタ４の位置より上流側の反応管１周囲に巻
回されたコイルであり、高周波電源９からの高周波交流
の供給により、反応管１内に高周波磁界を発生させる。
次に、こうしたCVD装置を用いてシランガスのみでシリ
コンのエピタキシャル成長を行う場合の説明をする。
コンのエピタキシャル成長を行う場合の説明をする。
ａ）熱酸化又はCVD法により、部分的に膜厚１μｍのSiO
2膜10を設けた第２図図示のシリコン基板11を試料とし
て上記サセプタ４上に配置する。
2膜10を設けた第２図図示のシリコン基板11を試料とし
て上記サセプタ４上に配置する。
ｂ）反応管１の排気管２からターボ分子ポンプやロータ
リポンプ（共に図示しない）により排気する。
リポンプ（共に図示しない）により排気する。
ｃ）ガス供給管３よりアルゴン（Ar）ガスを導入すると
共に、赤外線ランプ６によりシリコン基板11を加熱し、
基板11の温度を熱電対７でモニタする。
共に、赤外線ランプ６によりシリコン基板11を加熱し、
基板11の温度を熱電対７でモニタする。
ｄ）カーボンサセプタ４に直流電源５によりバイアス電
圧を印加する。
圧を印加する。
ｅ）コイル８に高周波電源９より高周波（13.56MHz）を
印加し、反応管１中にArプラズマを発生し、一定時間試
料にArプラズマを照射する。
印加し、反応管１中にArプラズマを発生し、一定時間試
料にArプラズマを照射する。
ｆ）Arガスの導入を切ると同時にSiH4又はSiH2Cl2ガス
を導入し、プラズマ中でエピタキシャル層を成長させ
る。一例として、シリコン基板温度800℃、高周波電力5
0W、直流バイアス300V、Arスパッタ時間２分、SiH4ガス
10cc/min、総時間20分間の条件で、第３図に示すよう
に、シリコン基板11上にエピタキシャル層12が1.0μ
ｍ、SiO2膜10上には多結晶シリコン層13が0.6μｍ成長
した。
を導入し、プラズマ中でエピタキシャル層を成長させ
る。一例として、シリコン基板温度800℃、高周波電力5
0W、直流バイアス300V、Arスパッタ時間２分、SiH4ガス
10cc/min、総時間20分間の条件で、第３図に示すよう
に、シリコン基板11上にエピタキシャル層12が1.0μ
ｍ、SiO2膜10上には多結晶シリコン層13が0.6μｍ成長
した。
次に、本発明選択エピタキシャル成長法についての説明
をする。本発明方法においても、上記ａ）〜ｅ）の工程
は上気したシラン又はジシランガスのみによるエピタキ
シャル成長を行うものと同じであり、選択エピタキシャ
ルを行うｆ）の工程のみが異なる。
をする。本発明方法においても、上記ａ）〜ｅ）の工程
は上気したシラン又はジシランガスのみによるエピタキ
シャル成長を行うものと同じであり、選択エピタキシャ
ルを行うｆ）の工程のみが異なる。
即ち、本発明では選択エピタキシャル成長を行うに際
し、上記直流電源５からサセプタ４に300Vのバイアス電
圧を印加し続けると共に不活性ガスであるArとSiH4の混
合ガスをガス供給管３から供給しながらコイル８での高
周波の発生により混合ガスを励起させる。混合ガス中Si
H4は分解され、シリコン基板11上には単結晶層が、SiO2
膜10上には多結晶層が形成される。こうしたシリコン層
は上記バイアスのためその形成速度は速くなる。
し、上記直流電源５からサセプタ４に300Vのバイアス電
圧を印加し続けると共に不活性ガスであるArとSiH4の混
合ガスをガス供給管３から供給しながらコイル８での高
周波の発生により混合ガスを励起させる。混合ガス中Si
H4は分解され、シリコン基板11上には単結晶層が、SiO2
膜10上には多結晶層が形成される。こうしたシリコン層
は上記バイアスのためその形成速度は速くなる。
一方、Arガスはイオン化されてAr+となりSiO2膜10上の
多結晶層をエッチングしてその成長を抑制する。
多結晶層をエッチングしてその成長を抑制する。
尚、このアルゴンイオンAr+により単結晶層もエッチン
グされるが、多結晶層に比してエッチング速度が遅く、
ほとんど問題にならない。
グされるが、多結晶層に比してエッチング速度が遅く、
ほとんど問題にならない。
ここで、混合ガスの混合比Ar/SiH4（但し、SiH4の流量
を10cc/minと固定）に対するSiO2膜上に成長する多結晶
シリコン層の膜厚とシリコン基板面に成長する単結晶シ
リコン層の膜厚の比率を第４図に示す。同図において、
Ａは上記条件で10分間の成長を行った場合であり、Ｂは
２〜３分間の成長を行った場合の結果である。
を10cc/minと固定）に対するSiO2膜上に成長する多結晶
シリコン層の膜厚とシリコン基板面に成長する単結晶シ
リコン層の膜厚の比率を第４図に示す。同図において、
Ａは上記条件で10分間の成長を行った場合であり、Ｂは
２〜３分間の成長を行った場合の結果である。
ここに見られるように、Ar/SiH4＝10で、成長時間２〜
３分間の場合には、第５図のようにSiO2膜10上に多結晶
シリコン膜は存在せず、シリコン基板11面にのみ約0.13
μｍのエピタキシャル層が成長した。
３分間の場合には、第５図のようにSiO2膜10上に多結晶
シリコン膜は存在せず、シリコン基板11面にのみ約0.13
μｍのエピタキシャル層が成長した。
更に厚いエピタキシャル層を得るために上記SiH4ガスと
Arガスとの混合ガス（混合比Ar/SiH4＝10）による成長
を３分間行った後、Arガスのみによるスパッタリングを
施す工程を６回繰り返して、SiO2膜10上に多結晶シリコ
ンが形成されない状態でシリコン基板11面にのみ0.7μ
ｍのエピタキシャル層が形成された。このように形成さ
れたエピタキシャル層は半導体素子が形成される素子領
域として利用される。
Arガスとの混合ガス（混合比Ar/SiH4＝10）による成長
を３分間行った後、Arガスのみによるスパッタリングを
施す工程を６回繰り返して、SiO2膜10上に多結晶シリコ
ンが形成されない状態でシリコン基板11面にのみ0.7μ
ｍのエピタキシャル層が形成された。このように形成さ
れたエピタキシャル層は半導体素子が形成される素子領
域として利用される。
また、これとは別に表面濃度が1019cm-3のボロンをドー
プしたシリコン基板を用いて上述と同じ方法で膜厚0.7
μｍのシリコンエピタキシャル層を形成したとき、オー
トドーピングは0.05μｍ以下であることをSIMS分析によ
り確認した。
プしたシリコン基板を用いて上述と同じ方法で膜厚0.7
μｍのシリコンエピタキシャル層を形成したとき、オー
トドーピングは0.05μｍ以下であることをSIMS分析によ
り確認した。
更に、本実施例では、選択エピタキシャルを施すときに
試料となるシリコン基板に300Vのバイアスを印加してい
るので、分解されたシリコンイオンがシリコン基板表面
に引き付けられ、エピタキシャル層の成長速度も速くな
ると共に欠陥の少ない単結晶層が得られる。
試料となるシリコン基板に300Vのバイアスを印加してい
るので、分解されたシリコンイオンがシリコン基板表面
に引き付けられ、エピタキシャル層の成長速度も速くな
ると共に欠陥の少ない単結晶層が得られる。
尚、上述した実施例では、シリコン化合物としてSiH4を
用いたが、これに代えてSi2H6を用いてもよく、また、
不活性ガスとして、Arに代えてHeを用いてもよい。
用いたが、これに代えてSi2H6を用いてもよく、また、
不活性ガスとして、Arに代えてHeを用いてもよい。
（ト）発明の効果 本発明の選択エピタキシャル法にあっては、励起された
混合ガスにより、露出シリコン面への単結晶シリコンの
エピタキシャル成長を選択的に行うことができる。この
時、不活性ガスはイオンとなって、SiO2膜上に成長する
多結晶シリコンを大きくエッチングし、結果、SiO2膜上
にはシリコン膜は形成されず、露出シリコン面にのみ単
結晶シリコン膜が形成されることになる。
混合ガスにより、露出シリコン面への単結晶シリコンの
エピタキシャル成長を選択的に行うことができる。この
時、不活性ガスはイオンとなって、SiO2膜上に成長する
多結晶シリコンを大きくエッチングし、結果、SiO2膜上
にはシリコン膜は形成されず、露出シリコン面にのみ単
結晶シリコン膜が形成されることになる。
従って、シリコン基板表面に高濃度層が形成されたもの
であっても、高濃度層からシリコンエピタキシャルによ
り生成される素子領域へのオートドーピングが抑制さ
れ、結果、素子領域に形成される半導体素子の動作が不
安定になることもなく、素子の安定動作が期待できる。
であっても、高濃度層からシリコンエピタキシャルによ
り生成される素子領域へのオートドーピングが抑制さ
れ、結果、素子領域に形成される半導体素子の動作が不
安定になることもなく、素子の安定動作が期待できる。
第１図は本発明の実施例における選択エピタキシャル法
を実施するためのCVD装置の断面模式図、第２図は選択
エピタキシャル法に利用されるシリコン基板の形状を示
す断面図、第３図は従来のエピタキシャル法を施したと
きのシリコン基板の断面図、第４図はArガスとSiH4ガス
の流量比変化とシリコンエピタキシャル層の成長膜厚に
対する多結晶シリコン層の成長膜厚比との関係を示す特
性図、第５図は本発明により選択エピタキシャル成長を
行ったときのシリコン基板の断面図である。 １……反応管、２……排気管、３……ガス供給管、４…
…サセプタ、５……直流電源、６……赤外線ランプ、７
……熱電対、８……コイル、９……高周波電源、10……
SiO2膜、11……シリコン基板、12……エピタキシャル
層、13……多結晶シリコン層。
を実施するためのCVD装置の断面模式図、第２図は選択
エピタキシャル法に利用されるシリコン基板の形状を示
す断面図、第３図は従来のエピタキシャル法を施したと
きのシリコン基板の断面図、第４図はArガスとSiH4ガス
の流量比変化とシリコンエピタキシャル層の成長膜厚に
対する多結晶シリコン層の成長膜厚比との関係を示す特
性図、第５図は本発明により選択エピタキシャル成長を
行ったときのシリコン基板の断面図である。 １……反応管、２……排気管、３……ガス供給管、４…
…サセプタ、５……直流電源、６……赤外線ランプ、７
……熱電対、８……コイル、９……高周波電源、10……
SiO2膜、11……シリコン基板、12……エピタキシャル
層、13……多結晶シリコン層。
Claims (1)
- 【請求項１】シリコン化合物ガス及び不活性ガスからな
る混合ガスを、高周波電界又は高周波磁界中で励起させ
た後、SiO2膜が選択的に設けられたシリコン基板上に供
給して、このシリコン基板上のシリコン面露出部にシリ
コンのエピタキシャル成長を行わせると共に、イオン化
した前記不活性ガスにより前記SiO2膜上のシリコンをエ
ッチングすることを特徴とした選択エピタキシャル法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134738A JPH0670972B2 (ja) | 1985-06-20 | 1985-06-20 | 選択エピタキシヤル法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134738A JPH0670972B2 (ja) | 1985-06-20 | 1985-06-20 | 選択エピタキシヤル法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292315A JPS61292315A (ja) | 1986-12-23 |
| JPH0670972B2 true JPH0670972B2 (ja) | 1994-09-07 |
Family
ID=15135431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134738A Expired - Lifetime JPH0670972B2 (ja) | 1985-06-20 | 1985-06-20 | 選択エピタキシヤル法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282614A (ja) * | 1988-09-20 | 1990-03-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体層選択形成法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933553A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS51107767A (ja) * | 1975-03-19 | 1976-09-24 | Hitachi Ltd | Handotaiepitakisharusono seizohoho |
| JPS58168260A (ja) * | 1982-03-30 | 1983-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置およびその製造方法 |
-
1985
- 1985-06-20 JP JP60134738A patent/JPH0670972B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292315A (ja) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3385729A (en) | Composite dual dielectric for isolation in integrated circuits and method of making | |
| EP0478984A1 (en) | Plasma enhanced chemical vapor processing system using hollow cathode effect | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| US20050215066A1 (en) | High density plasma process for the formation of silicon dioxide on silicon carbide substrates | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| JP2003257868A (ja) | 混晶膜の成長方法、装置、及び半導体装置 | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| JP2005286339A (ja) | シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス | |
| JPH0670972B2 (ja) | 選択エピタキシヤル法 | |
| JP2560038B2 (ja) | 半導体素子の製造方法 | |
| JPH07183231A (ja) | 半導体基板およびその製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| US6500256B2 (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
| JP2609844B2 (ja) | エピタキシヤル成長方法 | |
| JPH058671Y2 (ja) | ||
| JPS6348817A (ja) | エピタキシヤル成長方法 | |
| JP2001168031A (ja) | 多結晶シリコン層およびその成長方法ならびに半導体装置 | |
| JPS5934639A (ja) | 窒化シリコン膜形成装置 | |
| JP2003528443A5 (ja) | ||
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JP2004193454A (ja) | 半導体装置およびその製造方法 | |
| JPH02208920A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 |