JPH0282614A - 半導体層選択形成法 - Google Patents
半導体層選択形成法Info
- Publication number
- JPH0282614A JPH0282614A JP23545488A JP23545488A JPH0282614A JP H0282614 A JPH0282614 A JP H0282614A JP 23545488 A JP23545488 A JP 23545488A JP 23545488 A JP23545488 A JP 23545488A JP H0282614 A JPH0282614 A JP H0282614A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- crystal
- insulator
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 285
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 42
- 239000013078 crystal Substances 0.000 claims abstract description 77
- 239000012212 insulator Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 23
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 70
- 239000002994 raw material Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 13
- 230000008901 benefit Effects 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 17
- 229910007264 Si2H6 Inorganic materials 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052986 germanium hydride Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 abstract 2
- 229910007258 Si2H4 Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 54
- 230000000694 effects Effects 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 101100014539 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) get-1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体集積回路装置を製造する場合に適用さ
れる半導体層選択形成法に関し、とくに、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体の表
面部と、ＳｉＯ２でなる絶縁物の表面部とを有する表面
を有する基板体上に、ＳｉまたはＧｅの結晶もしくはＳ
とＧｅとの混晶でなる半導体層を、絶縁物の表面部を除
き、半導体の表面部においてのみ、選択的に形成する、
という半導体層選択形成法に係る。 （従来の技術］ 従来、次に述べる半導体層選択形成法が提案されている
。 すなわち、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅと
の混晶でなる半導体の表面部と、Ｓｉ０２でなる絶縁物
の表面部とを有する基板体の表面上に、ＳｉまたはＧｅ
でなるもしくはＳｉとＧｅとでなる半導体層を、半導体
の表面部上及び絶縁物の表面部上を含めて、基板体を加
熱した気相堆積法（ＣＶＤ法）によって形成する。 この場合、半導体層は、半導体の表面部上の部がＳｉま
たはＧｅの結晶でなる部もしくはＳｉとＧｅの混晶でな
る部として形成され、また、絶縁物の表面部上の部がＳ
ｉまたはＧｅの非晶質でなる部もしくはＳｉとＧｅとの
非晶質でなる部として形成されている。 次に、半導体層の絶縁物の表面部上の非晶質でなる部の
みを、エツチング処理によって除去し、よって、基板体
の半導体の表面部上においてのみ、ＳｉまたはＧｅの結
晶でなる部もしくはＳｉとＧｅとの混晶でなる部による
半導体層を形成する。 以上が従来提案されている半導体層選択形成法である。 このような従来の半導体層選択形成法によれば、Ｓｉま
たはＧｅの結晶もしくはＳｉとＧｅとの混晶でなる半導
体の表面部と、Ｓｉ０２でなる絶縁物の表面部とを有す
る表面を有する基板体上に、ＳｉまたはＧｅの結晶もし
くはＳｉとＧｅとの混晶でなる半導体層を、絶縁物の表
面部を除き、半導体の表面部においてのみ、選択的に形
成することができる。
れる半導体層選択形成法に関し、とくに、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体の表
面部と、ＳｉＯ２でなる絶縁物の表面部とを有する表面
を有する基板体上に、ＳｉまたはＧｅの結晶もしくはＳ
とＧｅとの混晶でなる半導体層を、絶縁物の表面部を除
き、半導体の表面部においてのみ、選択的に形成する、
という半導体層選択形成法に係る。 （従来の技術］ 従来、次に述べる半導体層選択形成法が提案されている
。 すなわち、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅと
の混晶でなる半導体の表面部と、Ｓｉ０２でなる絶縁物
の表面部とを有する基板体の表面上に、ＳｉまたはＧｅ
でなるもしくはＳｉとＧｅとでなる半導体層を、半導体
の表面部上及び絶縁物の表面部上を含めて、基板体を加
熱した気相堆積法（ＣＶＤ法）によって形成する。 この場合、半導体層は、半導体の表面部上の部がＳｉま
たはＧｅの結晶でなる部もしくはＳｉとＧｅの混晶でな
る部として形成され、また、絶縁物の表面部上の部がＳ
ｉまたはＧｅの非晶質でなる部もしくはＳｉとＧｅとの
非晶質でなる部として形成されている。 次に、半導体層の絶縁物の表面部上の非晶質でなる部の
みを、エツチング処理によって除去し、よって、基板体
の半導体の表面部上においてのみ、ＳｉまたはＧｅの結
晶でなる部もしくはＳｉとＧｅとの混晶でなる部による
半導体層を形成する。 以上が従来提案されている半導体層選択形成法である。 このような従来の半導体層選択形成法によれば、Ｓｉま
たはＧｅの結晶もしくはＳｉとＧｅとの混晶でなる半導
体の表面部と、Ｓｉ０２でなる絶縁物の表面部とを有す
る表面を有する基板体上に、ＳｉまたはＧｅの結晶もし
くはＳｉとＧｅとの混晶でなる半導体層を、絶縁物の表
面部を除き、半導体の表面部においてのみ、選択的に形
成することができる。
【発明が解決しようとする課題１
しかしながら、上述した従来の半導体層選択形成法の場
合、基板体の表面上に半導体層を形成して後、その半導
体層の絶縁物の表面部上の非晶質部をエツチング処理に
よって除去する工程を必要とし、またその工程に比較的
長い時間を必要とする、という欠点を有していた。 また、基板体の表面上に半導体層を形成する工程におい
て、基板体を加熱する温度を、基板体の表面上でみて、
８５０℃以上の高い温度にすれば、基板体が、半導体の
表面部下において、硼素などの不純物が導入されている
不純物導入領域を予め形成している場合、その不純物導
入領域から、不純物が、他の領域内に不必要に拡散し、
また、８５０℃以下の低い温度にすれば、半導体層を予
定の厚さに形成するのに長い時間を必要とする、という
欠点を有していた。 よって、本発明は、上述した欠点のない、新規な半導体
層選択形成法を提案せんとするものである。 【ＷＲ題を解決するための手段】 本発明による半導体層選択形成法は、上述した従来の半
導体層選択形成法の場合と同様に、Ｓｉまたは（３ｅの
結晶もしくはＳｉとＧｅとの混晶でなる半導体の表面部
と、５ｉｎ２でなる絶縁物の表面部とを有する表面を有
する基板体上に、ＳｉまたはＧｅの結晶もしくはＳｉと
Ｇｅとの混晶でなる半導体層を、絶縁物の表面部を除き
、半導体の表面部においてのみ、選択的に形成する。 しかしながら、本願第１番目の発明による半導体層選択
形成法においては、基板体の表面上に、その表面に８５
０℃以下の低い温度を与えた状態で、Ｓｉ２Ｈ６ガスを
含む原料ガスもしくはＳｉ ＨガスとＧｅｔ−１４ガス
とを含む原料ガスを、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体が絶縁物の表面部上に形成され
るのが上記結晶または混晶が上記半導体の表面部上に形
成されるよりも遅れた時点から開始することを利用して
、その時点よりも前の時点まで供給することによって、
上記半導体層またはその一部としての半導体層部を、上
記絶縁物の表面部を除き、上記半導体の表面部において
のみ、選択的に形成する工程を有する。 また、本願第２番目の発明による半導体層選択形成法に
おいては、上記基板体の表面上に、その表面に８５０℃
以下の低い温度を与えた状態で、Ｓｉ２Ｈ６ガスを含む
原料ガスもしくはＳｔ ＨガスとＧｅＨ４ガスとを含
む原料がスを、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなる半導体が上記絶縁物の表面部上に形成される
のが上記結晶または混晶が上記半導体の表面部上に形成
されるよりも遅れた時点から開始することを利用して、
その時点よりも僅かに遅れた時点よりも前の時点まで供
給し、次で、ＳｉまたはＧｅでなるもしくはＳｉとＧｅ
とでなる半導体をエツチングさせ得るエッチャントを用
いたエツチング処理を軽く施すことによって、上記半導
体層またはその一部としての半導体層部を、上記絶縁物
の表面部を除き、上記半導体の表面部においてのみ、選
択的に形成する工程を有する。 さらに、本願第３番目の発明による半導体層選択形成法
においては、■上記基板体の表面上に、その表面に８５
０℃以下の低い湿度を与えた状態で、Ｓｉ２Ｈ６ガスを
含む原料ガスもしくは５ｉｔ−１ガスとＧｅＨ４ガスと
を含む原料ガスを、ＳｉまたはＧｅでなるもしくはＳと
Ｇｅとでなる半導体が上記絶縁物の表面部上に形成され
るのが上記結晶または混晶が上記半導体の表面部上に形
成されるよりも遅れた時点から開始することを利用して
、その時点よりも僅かに遅れた時点よりも前の時点まで
供給し、次で、ＳｉまたはＧｅでなるもしくはＳｔとＧ
ｅとでなる半導体をエツチングさせ得るエッチャントを
用いたエツチング処理を軽く施すことによって、上記半
導体層の一部としての半導体層部を、上記絶縁物の表面
部を除き、上記半導体の表面部においてのみ、選択的に
形成する工程と、■その工程後、上記基板体上に、再度
、上記原料ガスを、ＳｉまたはＧｅでなるもしくはＳｉ
とＧｅとでなる半導体が上記絶縁物の表面部上に形成さ
れるのが上記結晶または混晶が上記半導体の表面部上に
形成されるよりも遅れた時点から開始することを利用し
て、その時点よりも前の時点まで供給することによって
、上記半導体層部上に上記半導体層の他の一部としての
伯の半導体層部を形成する工程とを有する。 また、本願第４番目の発明による半導体層選択形成法に
おいては、■上記基板体の表面上に、その表面に８５０
℃以下の低い温度を与えた状態で、Ｓ ｉ ２ Ｈ６ガ
スを含む原料ガスもしくはＳｉ ＨガスとＧｅｔ−１
４ガスとを含む原料がスを、ＳｉまたはＧｅでなるもし
くはＳｔとＧｅとでなる半導体が絶縁物の表面部上に形
成されるのが上記結晶または混晶が上記半導体の表面部
上に形成されるよりも遅れた時点から開始することを利
用して、その時点よりも僅かに遅れた時点よりも前の時
点まで供給し、次で、ＳまたはＧｅでなるもしくはＳｉ
とＧｅとでなる半導体をエツチングさせ得るエッチセン
トを用いたエツチング処理を軽く施すことによって、上
記半導体層の一部としての半導体層部を、上記絶縁物の
表面部を除き、上記半導体の表面部においてのみ、選択
的に形成する工程と、■その工程後、上記基板体上に、
再度上記原料ガスを、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体が上記絶縁物の表面部上に形成
されるのが上記半導体層部上に形成されるよりも遅れた
時点から開始することを利用して、その時点よりも僅か
に遅れた時点よりも前の時点まで供給し、次で、再度、
上記エツチング処理を軽く施すことによって、上記半導
体層部上に上記半導体層の他の一部としての他の半導体
層部を形成する工程とを有する。
合、基板体の表面上に半導体層を形成して後、その半導
体層の絶縁物の表面部上の非晶質部をエツチング処理に
よって除去する工程を必要とし、またその工程に比較的
長い時間を必要とする、という欠点を有していた。 また、基板体の表面上に半導体層を形成する工程におい
て、基板体を加熱する温度を、基板体の表面上でみて、
８５０℃以上の高い温度にすれば、基板体が、半導体の
表面部下において、硼素などの不純物が導入されている
不純物導入領域を予め形成している場合、その不純物導
入領域から、不純物が、他の領域内に不必要に拡散し、
また、８５０℃以下の低い温度にすれば、半導体層を予
定の厚さに形成するのに長い時間を必要とする、という
欠点を有していた。 よって、本発明は、上述した欠点のない、新規な半導体
層選択形成法を提案せんとするものである。 【ＷＲ題を解決するための手段】 本発明による半導体層選択形成法は、上述した従来の半
導体層選択形成法の場合と同様に、Ｓｉまたは（３ｅの
結晶もしくはＳｉとＧｅとの混晶でなる半導体の表面部
と、５ｉｎ２でなる絶縁物の表面部とを有する表面を有
する基板体上に、ＳｉまたはＧｅの結晶もしくはＳｉと
Ｇｅとの混晶でなる半導体層を、絶縁物の表面部を除き
、半導体の表面部においてのみ、選択的に形成する。 しかしながら、本願第１番目の発明による半導体層選択
形成法においては、基板体の表面上に、その表面に８５
０℃以下の低い温度を与えた状態で、Ｓｉ２Ｈ６ガスを
含む原料ガスもしくはＳｉ ＨガスとＧｅｔ−１４ガス
とを含む原料ガスを、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体が絶縁物の表面部上に形成され
るのが上記結晶または混晶が上記半導体の表面部上に形
成されるよりも遅れた時点から開始することを利用して
、その時点よりも前の時点まで供給することによって、
上記半導体層またはその一部としての半導体層部を、上
記絶縁物の表面部を除き、上記半導体の表面部において
のみ、選択的に形成する工程を有する。 また、本願第２番目の発明による半導体層選択形成法に
おいては、上記基板体の表面上に、その表面に８５０℃
以下の低い温度を与えた状態で、Ｓｉ２Ｈ６ガスを含む
原料ガスもしくはＳｔ ＨガスとＧｅＨ４ガスとを含
む原料がスを、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなる半導体が上記絶縁物の表面部上に形成される
のが上記結晶または混晶が上記半導体の表面部上に形成
されるよりも遅れた時点から開始することを利用して、
その時点よりも僅かに遅れた時点よりも前の時点まで供
給し、次で、ＳｉまたはＧｅでなるもしくはＳｉとＧｅ
とでなる半導体をエツチングさせ得るエッチャントを用
いたエツチング処理を軽く施すことによって、上記半導
体層またはその一部としての半導体層部を、上記絶縁物
の表面部を除き、上記半導体の表面部においてのみ、選
択的に形成する工程を有する。 さらに、本願第３番目の発明による半導体層選択形成法
においては、■上記基板体の表面上に、その表面に８５
０℃以下の低い湿度を与えた状態で、Ｓｉ２Ｈ６ガスを
含む原料ガスもしくは５ｉｔ−１ガスとＧｅＨ４ガスと
を含む原料ガスを、ＳｉまたはＧｅでなるもしくはＳと
Ｇｅとでなる半導体が上記絶縁物の表面部上に形成され
るのが上記結晶または混晶が上記半導体の表面部上に形
成されるよりも遅れた時点から開始することを利用して
、その時点よりも僅かに遅れた時点よりも前の時点まで
供給し、次で、ＳｉまたはＧｅでなるもしくはＳｔとＧ
ｅとでなる半導体をエツチングさせ得るエッチャントを
用いたエツチング処理を軽く施すことによって、上記半
導体層の一部としての半導体層部を、上記絶縁物の表面
部を除き、上記半導体の表面部においてのみ、選択的に
形成する工程と、■その工程後、上記基板体上に、再度
、上記原料ガスを、ＳｉまたはＧｅでなるもしくはＳｉ
とＧｅとでなる半導体が上記絶縁物の表面部上に形成さ
れるのが上記結晶または混晶が上記半導体の表面部上に
形成されるよりも遅れた時点から開始することを利用し
て、その時点よりも前の時点まで供給することによって
、上記半導体層部上に上記半導体層の他の一部としての
伯の半導体層部を形成する工程とを有する。 また、本願第４番目の発明による半導体層選択形成法に
おいては、■上記基板体の表面上に、その表面に８５０
℃以下の低い温度を与えた状態で、Ｓ ｉ ２ Ｈ６ガ
スを含む原料ガスもしくはＳｉ ＨガスとＧｅｔ−１
４ガスとを含む原料がスを、ＳｉまたはＧｅでなるもし
くはＳｔとＧｅとでなる半導体が絶縁物の表面部上に形
成されるのが上記結晶または混晶が上記半導体の表面部
上に形成されるよりも遅れた時点から開始することを利
用して、その時点よりも僅かに遅れた時点よりも前の時
点まで供給し、次で、ＳまたはＧｅでなるもしくはＳｉ
とＧｅとでなる半導体をエツチングさせ得るエッチセン
トを用いたエツチング処理を軽く施すことによって、上
記半導体層の一部としての半導体層部を、上記絶縁物の
表面部を除き、上記半導体の表面部においてのみ、選択
的に形成する工程と、■その工程後、上記基板体上に、
再度上記原料ガスを、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体が上記絶縁物の表面部上に形成
されるのが上記半導体層部上に形成されるよりも遅れた
時点から開始することを利用して、その時点よりも僅か
に遅れた時点よりも前の時点まで供給し、次で、再度、
上記エツチング処理を軽く施すことによって、上記半導
体層部上に上記半導体層の他の一部としての他の半導体
層部を形成する工程とを有する。
本発明による半導体層選択形成法によれば、上述した従
来の半導体層選択形成法の場合と同様に、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体の表
面部と、ＳｉＯ２でなる絶縁物の表面部とを有する表面
を有する基板体上に、Ｓｉまたは（３ｅの結晶もしくは
ＳとＧｅとの混晶でなる半導体層を、絶縁物の表面部を
除き、半導体の表面部においてのみ、選択的に形成する
ことができる。 しかしながら、本願第１番目の発明による半導体層選択
形成法の場合、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなる半導体層が、基板体の表面の半導体の表面部
上において、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅ
との混晶でなる半導体層として形成されるが、絶縁物の
表面部上には、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなるどのような半導体層も実質的に形成されない
ので、基板体の表面上に半導体層を形成して後、上述し
た従来の半導体層選択形成法において必要とされたエツ
チング処理を、必要としない。 また、半導体層を形成するのに、基板体の表面には８５
０℃以下の温度しか与えないので、基板体が、半導体の
表面部下において、硼素などの不純物が導入されている
不純物導入領域を予め形成していても、その不純物導入
領域から、不純物が、他の領域内に不必要に拡散しない
。 ざらに、半導体層を形成するのに、半導体基板の表面上
に、原料ガスを、絶縁物の表面部上に８１またはＧｅで
なるもしくはＳｉとＧｅとでなる半導体が形成されると
きのその開始時点（絶縁物の表面部上への半導体形成開
始時点）よりも前の時点（原料ガス供給終了時点）まで
しか供給しないので、半導体層の厚さが原料ガス供給終
了時点までの時間によって制限されるが、上述した絶縁
物の表面部上への半導体形成開始時点までの時間が、原
料ガスの圧力に応じて、それが低くなるのに応じて上述
した半導体形成開始時点までの時間が長くなる態様で、
変化するので、原料ガスの圧力を調整することによって
、半導体層を所望の厚さに形成することができ、従って
、基板体の半導体の表面部上に、ＳｉまたはＧｅの結晶
もしくはＳｉとＧｅとの混晶でなる半導体層を、所望の
厚さに形成することができる。 また、本願第２番目の発明による半導体層選択形成法の
場合、絶縁物の表面部上にＳｉまたはＧｅもしくはＳｉ
とＧｅとでなる半導体が形成される場合があることから
、エツチング処理を必要とするが、上述した原料ガス供
給終了時点が、上述した絶縁物の表面部上への半導体基
板形成開始時点よりも僅かにしか遅れていない時点であ
るので、絶縁物の表面部上に８１またはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が形成される場合でも、
その半導体はごく僅かにしか形成されず、よって、エツ
チング処理に長い時間と困難とを伴うことがない。 また、本願第１番目の発明による半導体層選択形成法の
場合と同様に、半導体層を形成するのに、基板体の表面
に８５０℃以下の温度しか与えないので、基板体が、半
導体の表面部下において、硼素などの不純物が導入され
ている不純物導入領域を予め形成していても、その不純
物導入領域から、不純物が、他の領域内に不必要に拡散
しない。 さらに、本願第１番目の発明による半導体層選択形成法
の場合と同様に、半導体層を形成するのに、半導体基板
の表面上に、原料ガスを、上述した絶縁物の表面部上へ
の半導体形成開始時点よりも前の時点（原料ガス供給終
了時点）までしか供給しないので、半導体層の厚さが原
料ガス供給終了時点までの時間によって制限されるが、
上述した絶縁物の表面部上への半導体形成開始時点まで
の時間が、変化するので、原料ガスの圧力を調整するこ
とによって、半導体居を所望の厚さに形成することがで
き、従って、基板体の半導体の表面部上に、上述した結
晶または混晶でなる半導体層を、所望の厚さに形成する
ことができる。 また、本願第３番目の発明による半導体層選択形成法の
場合、基板体の半導体の表面部上に、ＳｉまたはＧｅの
結晶またはＳｉとＧｅの混晶でなる半導体層の一部とし
ての半導体層部とし、次でその半導体層部上に半導体層
の他部としての他の半導体層部とを形成するので、基板
体の半導体の表面部に、ＳｉまたはＧｅの結晶またはＳ
ｉとＧｅの混晶でなる半導体層を、厚い厚さに形成する
ことができる。 また、基板体の半導体の表面部上に、ＳｉまたはＧｅの
結晶またはＳｉとＧｅの混晶でなる半導体層の一部とし
ての半導体層部を形成する工程において、基板体が、半
導体の表面部下において、不純物導入領域が形成されて
いても、詳細説明は省略するが、本願第２番目の発明に
よる半導体層選択形成法の場合と同様に、不純物導入領
域から、不純物が、他の領域内に不必要に拡散せず、ま
た、原料ガスの圧力を調整することによって、詳ｍ：ａ
明は省略するが、本願第１番目の発明及び本願第２番目
の発明による半導体層選択形成法の場合と同様に、半導
体層の一部としての半導体層部を所望の厚さに形成する
ことができる。 さらに、半導体層の一部としての半導体層部上に、半導
体層の他部としての他の半導体層部を形成する工程にお
いて、詳細説明は省略するが、本願第１番目の発明によ
る半導体層選択形成法の場合と同様に、エツチング処理
を必要とせず、また、基板体に不純物導入領域が形成さ
れていても、それからの不純物が、他の領域に不必要に
拡散せず、さらに、原料ガスの圧力の調整によって、半
導体層の他部としての半導体層部を所望の厚さに形成す
ることができ、よって、半導体層を所望の厚さに形成す
ることができる。 さらに、本願第４番目の発明による半導体層選択形成法
の場合、本願第３番目の発明による半導体層選択形成法
の場合と同様に、基板体の半導体の表面部上に、Ｓｉま
たはＧｅの結晶またはＳｉとＧｅの混晶でなる半導体層
の一部としての半導体層部とし、次でその半導体層部上
に半導体層の他部としての他の半導体層部とを形成する
ので、基板体の半導体の表面部に、ＳｉまたはＧｅの結
晶またはＳｉとＧｅの混晶でなる半導体層を、厚い厚さ
に形成することができる。 また、基板体の半導体の表面部上に、半導体層の一部と
しての半導体層部を形成する工程において、詳細説明は
省略するが、本願第２番目の発明及び本願第３番目の発
明について上述したと同様の作用効果が得られ、また、
半導体層の一部としての半導体層部上に、半導体層の他
部としての半導体層部を形成する工程において、詳細説
明は省略するが、本願第２番目の発明について上述した
と同様の作用効果が得られる。
来の半導体層選択形成法の場合と同様に、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体の表
面部と、ＳｉＯ２でなる絶縁物の表面部とを有する表面
を有する基板体上に、Ｓｉまたは（３ｅの結晶もしくは
ＳとＧｅとの混晶でなる半導体層を、絶縁物の表面部を
除き、半導体の表面部においてのみ、選択的に形成する
ことができる。 しかしながら、本願第１番目の発明による半導体層選択
形成法の場合、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなる半導体層が、基板体の表面の半導体の表面部
上において、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅ
との混晶でなる半導体層として形成されるが、絶縁物の
表面部上には、ＳｉまたはＧｅでなるもしくはＳｉとＧ
ｅとでなるどのような半導体層も実質的に形成されない
ので、基板体の表面上に半導体層を形成して後、上述し
た従来の半導体層選択形成法において必要とされたエツ
チング処理を、必要としない。 また、半導体層を形成するのに、基板体の表面には８５
０℃以下の温度しか与えないので、基板体が、半導体の
表面部下において、硼素などの不純物が導入されている
不純物導入領域を予め形成していても、その不純物導入
領域から、不純物が、他の領域内に不必要に拡散しない
。 ざらに、半導体層を形成するのに、半導体基板の表面上
に、原料ガスを、絶縁物の表面部上に８１またはＧｅで
なるもしくはＳｉとＧｅとでなる半導体が形成されると
きのその開始時点（絶縁物の表面部上への半導体形成開
始時点）よりも前の時点（原料ガス供給終了時点）まで
しか供給しないので、半導体層の厚さが原料ガス供給終
了時点までの時間によって制限されるが、上述した絶縁
物の表面部上への半導体形成開始時点までの時間が、原
料ガスの圧力に応じて、それが低くなるのに応じて上述
した半導体形成開始時点までの時間が長くなる態様で、
変化するので、原料ガスの圧力を調整することによって
、半導体層を所望の厚さに形成することができ、従って
、基板体の半導体の表面部上に、ＳｉまたはＧｅの結晶
もしくはＳｉとＧｅとの混晶でなる半導体層を、所望の
厚さに形成することができる。 また、本願第２番目の発明による半導体層選択形成法の
場合、絶縁物の表面部上にＳｉまたはＧｅもしくはＳｉ
とＧｅとでなる半導体が形成される場合があることから
、エツチング処理を必要とするが、上述した原料ガス供
給終了時点が、上述した絶縁物の表面部上への半導体基
板形成開始時点よりも僅かにしか遅れていない時点であ
るので、絶縁物の表面部上に８１またはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が形成される場合でも、
その半導体はごく僅かにしか形成されず、よって、エツ
チング処理に長い時間と困難とを伴うことがない。 また、本願第１番目の発明による半導体層選択形成法の
場合と同様に、半導体層を形成するのに、基板体の表面
に８５０℃以下の温度しか与えないので、基板体が、半
導体の表面部下において、硼素などの不純物が導入され
ている不純物導入領域を予め形成していても、その不純
物導入領域から、不純物が、他の領域内に不必要に拡散
しない。 さらに、本願第１番目の発明による半導体層選択形成法
の場合と同様に、半導体層を形成するのに、半導体基板
の表面上に、原料ガスを、上述した絶縁物の表面部上へ
の半導体形成開始時点よりも前の時点（原料ガス供給終
了時点）までしか供給しないので、半導体層の厚さが原
料ガス供給終了時点までの時間によって制限されるが、
上述した絶縁物の表面部上への半導体形成開始時点まで
の時間が、変化するので、原料ガスの圧力を調整するこ
とによって、半導体居を所望の厚さに形成することがで
き、従って、基板体の半導体の表面部上に、上述した結
晶または混晶でなる半導体層を、所望の厚さに形成する
ことができる。 また、本願第３番目の発明による半導体層選択形成法の
場合、基板体の半導体の表面部上に、ＳｉまたはＧｅの
結晶またはＳｉとＧｅの混晶でなる半導体層の一部とし
ての半導体層部とし、次でその半導体層部上に半導体層
の他部としての他の半導体層部とを形成するので、基板
体の半導体の表面部に、ＳｉまたはＧｅの結晶またはＳ
ｉとＧｅの混晶でなる半導体層を、厚い厚さに形成する
ことができる。 また、基板体の半導体の表面部上に、ＳｉまたはＧｅの
結晶またはＳｉとＧｅの混晶でなる半導体層の一部とし
ての半導体層部を形成する工程において、基板体が、半
導体の表面部下において、不純物導入領域が形成されて
いても、詳細説明は省略するが、本願第２番目の発明に
よる半導体層選択形成法の場合と同様に、不純物導入領
域から、不純物が、他の領域内に不必要に拡散せず、ま
た、原料ガスの圧力を調整することによって、詳ｍ：ａ
明は省略するが、本願第１番目の発明及び本願第２番目
の発明による半導体層選択形成法の場合と同様に、半導
体層の一部としての半導体層部を所望の厚さに形成する
ことができる。 さらに、半導体層の一部としての半導体層部上に、半導
体層の他部としての他の半導体層部を形成する工程にお
いて、詳細説明は省略するが、本願第１番目の発明によ
る半導体層選択形成法の場合と同様に、エツチング処理
を必要とせず、また、基板体に不純物導入領域が形成さ
れていても、それからの不純物が、他の領域に不必要に
拡散せず、さらに、原料ガスの圧力の調整によって、半
導体層の他部としての半導体層部を所望の厚さに形成す
ることができ、よって、半導体層を所望の厚さに形成す
ることができる。 さらに、本願第４番目の発明による半導体層選択形成法
の場合、本願第３番目の発明による半導体層選択形成法
の場合と同様に、基板体の半導体の表面部上に、Ｓｉま
たはＧｅの結晶またはＳｉとＧｅの混晶でなる半導体層
の一部としての半導体層部とし、次でその半導体層部上
に半導体層の他部としての他の半導体層部とを形成する
ので、基板体の半導体の表面部に、ＳｉまたはＧｅの結
晶またはＳｉとＧｅの混晶でなる半導体層を、厚い厚さ
に形成することができる。 また、基板体の半導体の表面部上に、半導体層の一部と
しての半導体層部を形成する工程において、詳細説明は
省略するが、本願第２番目の発明及び本願第３番目の発
明について上述したと同様の作用効果が得られ、また、
半導体層の一部としての半導体層部上に、半導体層の他
部としての半導体層部を形成する工程において、詳細説
明は省略するが、本願第２番目の発明について上述した
と同様の作用効果が得られる。
【実施例１１
次に、第１図を伴って本願第１番目の発明による半導体
層選択形成法の実施例を述べよう。 ＳｉまたはＧｅの結晶もしくはＳｉとＧｅとの混晶でな
る半導体基板本体１と、その半導体基板本体１上に局部
的に形成され且つＳｉ０２でなる絶縁層３とを有する基
板体１０が予め用意されているとする。 この場合、基板体１０は、半導体基板本体１の表面の絶
縁層３によって覆われていない領域を基板体１０の表面
１１の半導体の表面部２とし、また、絶縁層の表面を基
板体１０の表面１１の絶縁層の表面部４としている。 本願第１番目の発明による半導体層選択形成法の実施例
においては、上述した基板体１０の表面１１上に、その
表面１１上に８５０℃以下の温度を与えた状態で、８１
２Ｈ６ガスを含む原料ガスもしくはＳｉ２Ｈ６ガスとＧ
ｅＨ４ガスとを含む原料ガスを供給させることによって
、基板体１０の表面１１上に、ＳｉまたはＧｅでなるも
しくはＳｉとＧｅとでなる半導体を成長させる。 この場合、基板体１０の表面１１の半導体の表面部２上
に、上述した半導体が８１またはＧｅの結晶もしくはＳ
ｉ ｌ！ｌ：Ｇｅとの混晶でなるもとして形成され、
また、絶縁物の表面部４上に、上述した半導体が、Ｓｉ
またはＧｅでなるもしくはＳｉとＧｅとでなる非晶質半
導体として形成されんとするが、第２図に示すように、
上述した非晶質半導体でなる半導体が絶縁物の表面部４
−Ｆに形成されるが、上述した結晶または混晶でなる半
導体が半導体の表面部２上に形成されるよりも遅れた時
点（絶縁物の表面部４上への半導体形成時点）ｔｌから
開始するので、そのことを利用して、上述した原料ガス
を、絶縁物の表面部４上への半導体の形成時点ｔ１より
も前の時点まで供給することによって、上述した結晶ま
たは混晶でなる半導体層５を、絶縁物の表面部４を除き
、半導体の表面部２においてのみ、選択的に形成する。 なお、第２図は、半導体の表面部２がＧｅの表面部でな
り、また基板体１０の表面１１の温度が７１０℃であり
、原料ガスがＳｉ２Ｈ６ガスを含むガスでなり、さらに
、その圧力が３゜ＯＸ １０−４（ｔｏｒｒ）である場
合の測定結果を示している。 以上が、本願第１番目の発明による半導体層選択形成法
の実施例んである。 このような本願第１番目の発明による半導体層選択形成
法の実施例によれば、【作用・効果】の項で述べたとこ
ろから明らかとなるので、詳細説明は省略するが、上述
したように、上述した基板体１０の表面１１上に、上述
した結晶または混晶でなる半導体層５を、絶縁物の表面
部４を除いて、半導体の表面部２においてのみ、選択的
に形成することができる。 また、絶縁物の表面部４上には、どのような半導体層も
実質的に形成されないので、基板体１０上に半導体層５
を形成して後、前述した従来の半導体層選択形成法にお
いて必要とされたエツチング処理を、必要としない。 さらに、半導体層５を形成するのに、基板体１０の表面
１１には８５０℃以下の温度しか与えないので、基板体
１０の半導体層の表面部２下において、不純物導入領域
を予め形成していても、その不純物導入領域から、不純
物が、他の領域に不必要に拡散しない。 また、半導体基板１０の表面１１上に、原料ガスを、上
述した絶縁物の表面部上への半導体形成開始時点ｔ１よ
りも前の時点（原料ガス供給終了時点）までしか供給し
ないので、半導体層５の厚さが、第２図に示すように、
原料ガス供給終了時点までの時間によって制限されるが
、上述した絶縁物の表面部上への半導体形成開始時点ｔ
１まで時間Ｔが、原料ガスの圧力に応じて、それが低く
なるのに応じて上述した時間Ｔが長くなる態様で、変化
し、従って、半導体層５の厚さＤが、第３図に示すよう
に、原料ガスの圧力に応じて、それが低くなるのに応じ
て厚さＤが厚くなる態様で変化するので、また第４図に
示すように、基板体１０の表面１１の湿度が、８５０℃
以下の温度において、高くなるのに応じて、半導体層５
の厚さＤが厚くなるので、半導体層５を所望の厚さに形
成することができる。 なお、第３図は、半導体の表面部が第２図の場合と同様
にＧｅの表面部でなり、また、原料ガスがＳｉ２Ｈ６を
含むガスでなり、さらに、基板体１０の表面１１の温度
が７１０℃である・場合の測定結果を示す。 また、第４図は、半導体の表面部が第２図の場合と同様
にＧｅの表面部でなり、また、原料カスが３ ｘ １０
（ｔｏｒｒ）の圧力を有するＳｉ２Ｈ６を含むガス
でなる場合の測定結果を示す。
層選択形成法の実施例を述べよう。 ＳｉまたはＧｅの結晶もしくはＳｉとＧｅとの混晶でな
る半導体基板本体１と、その半導体基板本体１上に局部
的に形成され且つＳｉ０２でなる絶縁層３とを有する基
板体１０が予め用意されているとする。 この場合、基板体１０は、半導体基板本体１の表面の絶
縁層３によって覆われていない領域を基板体１０の表面
１１の半導体の表面部２とし、また、絶縁層の表面を基
板体１０の表面１１の絶縁層の表面部４としている。 本願第１番目の発明による半導体層選択形成法の実施例
においては、上述した基板体１０の表面１１上に、その
表面１１上に８５０℃以下の温度を与えた状態で、８１
２Ｈ６ガスを含む原料ガスもしくはＳｉ２Ｈ６ガスとＧ
ｅＨ４ガスとを含む原料ガスを供給させることによって
、基板体１０の表面１１上に、ＳｉまたはＧｅでなるも
しくはＳｉとＧｅとでなる半導体を成長させる。 この場合、基板体１０の表面１１の半導体の表面部２上
に、上述した半導体が８１またはＧｅの結晶もしくはＳ
ｉ ｌ！ｌ：Ｇｅとの混晶でなるもとして形成され、
また、絶縁物の表面部４上に、上述した半導体が、Ｓｉ
またはＧｅでなるもしくはＳｉとＧｅとでなる非晶質半
導体として形成されんとするが、第２図に示すように、
上述した非晶質半導体でなる半導体が絶縁物の表面部４
−Ｆに形成されるが、上述した結晶または混晶でなる半
導体が半導体の表面部２上に形成されるよりも遅れた時
点（絶縁物の表面部４上への半導体形成時点）ｔｌから
開始するので、そのことを利用して、上述した原料ガス
を、絶縁物の表面部４上への半導体の形成時点ｔ１より
も前の時点まで供給することによって、上述した結晶ま
たは混晶でなる半導体層５を、絶縁物の表面部４を除き
、半導体の表面部２においてのみ、選択的に形成する。 なお、第２図は、半導体の表面部２がＧｅの表面部でな
り、また基板体１０の表面１１の温度が７１０℃であり
、原料ガスがＳｉ２Ｈ６ガスを含むガスでなり、さらに
、その圧力が３゜ＯＸ １０−４（ｔｏｒｒ）である場
合の測定結果を示している。 以上が、本願第１番目の発明による半導体層選択形成法
の実施例んである。 このような本願第１番目の発明による半導体層選択形成
法の実施例によれば、【作用・効果】の項で述べたとこ
ろから明らかとなるので、詳細説明は省略するが、上述
したように、上述した基板体１０の表面１１上に、上述
した結晶または混晶でなる半導体層５を、絶縁物の表面
部４を除いて、半導体の表面部２においてのみ、選択的
に形成することができる。 また、絶縁物の表面部４上には、どのような半導体層も
実質的に形成されないので、基板体１０上に半導体層５
を形成して後、前述した従来の半導体層選択形成法にお
いて必要とされたエツチング処理を、必要としない。 さらに、半導体層５を形成するのに、基板体１０の表面
１１には８５０℃以下の温度しか与えないので、基板体
１０の半導体層の表面部２下において、不純物導入領域
を予め形成していても、その不純物導入領域から、不純
物が、他の領域に不必要に拡散しない。 また、半導体基板１０の表面１１上に、原料ガスを、上
述した絶縁物の表面部上への半導体形成開始時点ｔ１よ
りも前の時点（原料ガス供給終了時点）までしか供給し
ないので、半導体層５の厚さが、第２図に示すように、
原料ガス供給終了時点までの時間によって制限されるが
、上述した絶縁物の表面部上への半導体形成開始時点ｔ
１まで時間Ｔが、原料ガスの圧力に応じて、それが低く
なるのに応じて上述した時間Ｔが長くなる態様で、変化
し、従って、半導体層５の厚さＤが、第３図に示すよう
に、原料ガスの圧力に応じて、それが低くなるのに応じ
て厚さＤが厚くなる態様で変化するので、また第４図に
示すように、基板体１０の表面１１の湿度が、８５０℃
以下の温度において、高くなるのに応じて、半導体層５
の厚さＤが厚くなるので、半導体層５を所望の厚さに形
成することができる。 なお、第３図は、半導体の表面部が第２図の場合と同様
にＧｅの表面部でなり、また、原料ガスがＳｉ２Ｈ６を
含むガスでなり、さらに、基板体１０の表面１１の温度
が７１０℃である・場合の測定結果を示す。 また、第４図は、半導体の表面部が第２図の場合と同様
にＧｅの表面部でなり、また、原料カスが３ ｘ １０
（ｔｏｒｒ）の圧力を有するＳｉ２Ｈ６を含むガス
でなる場合の測定結果を示す。
【実施例２】
次に、第５図を伴って、本願第２番目の発明による半導
体層選択形成法の実施例を述べよう。 第５図において、第１図との対応部分には、同一符号を
付して詳細説明は省略するが、第１図で上述したと同様
の基板体１０の表面１１上に、第１図で上述したと同様
の原料ガスを、第１図で上述したと同様に、半導体が絶
縁物の表面部４上に形成されるのが半導体の表面部２上
に形成されるよりも遅れた時点から開始することを利用
して、絶縁物の表面部４上への半導体形成開始時点ｔ１
よりも僅かに遅れたｔ２よりも前の時点（原料ガス供給
終了時点）まで供給する。 この場合、半導体の表面部２上には第１図の場合と同様
に同様の半導体層５が形成されるが、絶縁物の表面部４
上には、原料ガス供給終了時点が絶縁物の表面部４上へ
の形成開始時点ｔ１よりも前である場合、第１図の場合
と同様にどのような半導体も形成されない（第５図Ｂ）
が、上述した時点ｔ１よりも後である場合、半導体が符
号７で示すようにごく僅かに形成される（第５図Ｃ）。 次に、上述したように、絶縁物の表面部４上に半導体７
がごく僅かに形成されることから、半導体７をエツチン
グさせ得るエッチャントを用いたエツチング処理を軽く
施し、絶縁物の表面部４上から半導体７を除去する（第
５図Ｄ）。 なお、このとき、半導体層５の表面６が新たな表面にな
る。 以上が、本願第２番目の発明による半導体層選択形成法
の実施例である。 このような本願第２番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、
体層選択形成法の実施例を述べよう。 第５図において、第１図との対応部分には、同一符号を
付して詳細説明は省略するが、第１図で上述したと同様
の基板体１０の表面１１上に、第１図で上述したと同様
の原料ガスを、第１図で上述したと同様に、半導体が絶
縁物の表面部４上に形成されるのが半導体の表面部２上
に形成されるよりも遅れた時点から開始することを利用
して、絶縁物の表面部４上への半導体形成開始時点ｔ１
よりも僅かに遅れたｔ２よりも前の時点（原料ガス供給
終了時点）まで供給する。 この場合、半導体の表面部２上には第１図の場合と同様
に同様の半導体層５が形成されるが、絶縁物の表面部４
上には、原料ガス供給終了時点が絶縁物の表面部４上へ
の形成開始時点ｔ１よりも前である場合、第１図の場合
と同様にどのような半導体も形成されない（第５図Ｂ）
が、上述した時点ｔ１よりも後である場合、半導体が符
号７で示すようにごく僅かに形成される（第５図Ｃ）。 次に、上述したように、絶縁物の表面部４上に半導体７
がごく僅かに形成されることから、半導体７をエツチン
グさせ得るエッチャントを用いたエツチング処理を軽く
施し、絶縁物の表面部４上から半導体７を除去する（第
５図Ｄ）。 なお、このとき、半導体層５の表面６が新たな表面にな
る。 以上が、本願第２番目の発明による半導体層選択形成法
の実施例である。 このような本願第２番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、
【作用・
効果】の項で述べた特徴を有する。
効果】の項で述べた特徴を有する。
【実施例３】
次に、第６図を伴って、本願第３番目の発明による半導
体層選択形成法の実施例を述べよう。 第６図において、第５図との対応部分には同一符号を付
して詳細説明は省略するが、第５図Ａ−Ｄで上述したと
同様の工程をとって、半導体の表面部２上の半導体層を
半導体層部５として形成し、次に、その半導体ｆｆ５ａ
上に、第１図で上述したと同様の工程をとって、半導体
層を半導体層部５ｂとして形成し、よって、半導体の表
面部２上に、半導体層部５８及び５ｂが積層されている
半導体層５を形成する。 以上が、本願第３番目の発明による半導体層選択形成法
の実施例である。 このような本願第３番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、
体層選択形成法の実施例を述べよう。 第６図において、第５図との対応部分には同一符号を付
して詳細説明は省略するが、第５図Ａ−Ｄで上述したと
同様の工程をとって、半導体の表面部２上の半導体層を
半導体層部５として形成し、次に、その半導体ｆｆ５ａ
上に、第１図で上述したと同様の工程をとって、半導体
層を半導体層部５ｂとして形成し、よって、半導体の表
面部２上に、半導体層部５８及び５ｂが積層されている
半導体層５を形成する。 以上が、本願第３番目の発明による半導体層選択形成法
の実施例である。 このような本願第３番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、
【作用・
効果】の項で本願第３番目の発明による半導体層選択形
成法について述べた特徴を有する。 【実施例４］ 次に、第７図を伴って本願第４番目の発明による半導体
層選択形成法の実施例を述べよう。 第７図において、第６図との対応部分には同一符号を付
して詳細説明は省略するが、第６図Ａ−Ｄで上述したと
同様の工程をとって後、第５図で上述したと同様の工程
をとって、半導体の表面部２上に、第６図の場合と同様
に、半導体層部５ａ及び５ｂが積層されてなる半導体層
５を形成する。 以上が、本願第４番目の発明による半導体層選択形成法
の実施例である。 このような本願第４番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、（作用・
効果］の項で本願第４番目の発明の半導体層選択形成法
について述べた特徴を有する。 なお、上述においては、本願第４番目の発明による半導
体層選択形成法のわずかな例を示したに留まり、本発明
の精神を脱することなしに、種々の変型、変更をなし得
るであろう。
効果】の項で本願第３番目の発明による半導体層選択形
成法について述べた特徴を有する。 【実施例４］ 次に、第７図を伴って本願第４番目の発明による半導体
層選択形成法の実施例を述べよう。 第７図において、第６図との対応部分には同一符号を付
して詳細説明は省略するが、第６図Ａ−Ｄで上述したと
同様の工程をとって後、第５図で上述したと同様の工程
をとって、半導体の表面部２上に、第６図の場合と同様
に、半導体層部５ａ及び５ｂが積層されてなる半導体層
５を形成する。 以上が、本願第４番目の発明による半導体層選択形成法
の実施例である。 このような本願第４番目の発明による半導体層選択形成
法の実施例によれば、詳細説明は省略するが、（作用・
効果］の項で本願第４番目の発明の半導体層選択形成法
について述べた特徴を有する。 なお、上述においては、本願第４番目の発明による半導
体層選択形成法のわずかな例を示したに留まり、本発明
の精神を脱することなしに、種々の変型、変更をなし得
るであろう。
【図面の簡単な説明】
第１図は、本願第１番目の発明による半導体層選択形成
法の実施例を示す順次の工程における路線的断面図であ
る。 第２図は、本発明の説明に供する、基板体の表面上への
原料ガスの供給時間に対する基板体の表面上に形成され
る半導体層の厚さＤの関係を示す図である。 第３図は、原料ガスの圧力に対する半導体の表面部上に
形成される半導体層の厚さＤの関係を示す接続図である
。 第４図は、基板体の表面の温度に対する半導体の表面部
上に形成される半導体層の厚さＤの関係を示す図である
。 第５図は、本願第２番目の発明による半導体層選択形成
法の実施例を示す、順次の工程における路線的断面図で
ある。 第６図は、本願第３番目の発明による半導体層選択形成
法の実施例を示す、順次の工程における路線的断面図で
ある。 第７図は、本願箱４．番目の発明による半導体層選択形
成法の実施例を示ず、順次の工程における路線的断面図
である。 １０・・・・・・・・・基板体 １１・・・・・・・・・表面
法の実施例を示す順次の工程における路線的断面図であ
る。 第２図は、本発明の説明に供する、基板体の表面上への
原料ガスの供給時間に対する基板体の表面上に形成され
る半導体層の厚さＤの関係を示す図である。 第３図は、原料ガスの圧力に対する半導体の表面部上に
形成される半導体層の厚さＤの関係を示す接続図である
。 第４図は、基板体の表面の温度に対する半導体の表面部
上に形成される半導体層の厚さＤの関係を示す図である
。 第５図は、本願第２番目の発明による半導体層選択形成
法の実施例を示す、順次の工程における路線的断面図で
ある。 第６図は、本願第３番目の発明による半導体層選択形成
法の実施例を示す、順次の工程における路線的断面図で
ある。 第７図は、本願箱４．番目の発明による半導体層選択形
成法の実施例を示ず、順次の工程における路線的断面図
である。 １０・・・・・・・・・基板体 １１・・・・・・・・・表面
Claims (1)
- 【特許請求の範囲】 １、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅとの混晶
でなる半導体の表面部と、ＳｉＯ＿２でなる絶縁物の表
面部とを有する表面を有する基板体上に、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体層を
、上記絶縁物の表面部を除き、上記半導体の表面部にお
いてのみ、選択的に形成する半導体層選択形成法におい
て、 上記基板体の表面上に、その表面に８５０ ℃以下の低い温度を与えた状態で、Ｓｉ＿２Ｈ＿６ガス
を含む原料ガスもしくはＳｉ＿２Ｈ＿６ガスとＧｅＨ＿
４ガスとを含む原料ガスを、ＳｉまたはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が上記絶縁物の表面部上
に形成されるのが上記結晶または混晶が上記半導体の表
面部上に形成されるよりも遅れた時点から開始すること
を利用して、その時点よりも前の時点まで供給すること
によつて、上記半導体層またはその一部としての半導体
層部を、上記絶縁物の表面部を除き、上記半導体の表面
部においてのみ、選択的に形成する工程を有することを
特徴とする半導体層選択形成法。 ２、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅとの混晶
でなる半導体の表面部と、ＳｉＯ＿２でなる絶縁物の表
面部とを有する表面を有する基板体上に、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体層を
、上記絶縁物の表面部を除き、上記半導体の表面部にお
いてのみ、選択的に形成する半導体層選択形成法におい
て、 上記基板体の表面上に、その表面に８５０ ℃以下の低い温度を与えた状態で、Ｓｉ＿２Ｈ＿６ガス
を含む原料ガスもしくはＳｉ＿２Ｈ＿６ガスとＧｅＨ＿
４ガスとを含む原料ガスを、ＳｉまたはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が上記絶縁物の表面部上
に形成されるのが上記結晶または混晶が上記半導体の表
面部上に形成されるよりも遅れた時点から開始すること
を利用して、その時点よりも僅かに遅れた時点よりも前
の時点まで供給し、次で、ＳｉまたはＧｅでなるもしく
はＳｉとＧｅとでなる半導体をエッチングさせ得るエッ
チャントを用いたエッチング処理を軽く施すことによっ
て、上記半導体層またはその一部としての半導体層部を
、上記絶縁物の表面部を除き、上記半導体の表面部にお
いてのみ、選択的に形成する工程を有することを特徴と
する半導体層選択形成法。 ３、ＳｉまたはＧｅの結晶もしくＳｉとＧｅとの混晶で
なる半導体の表面部と、ＳｉＯ＿２でなる絶縁物の表面
部とを有する表面を有する基板体上に、ＳｉまたはＧｅ
の結晶もしくはＳｉとＧｅとの混晶でなる半導体層を、
上記絶縁物の表面部を除き、上記半導体の表面部におい
てのみ、選択的に形成する半導体層選択形成法において
、 上記基板体の表面上に、その表面に８５０ ℃以下の低い温度を与えた状態で、Ｓｉ＿２Ｈ＿６ガス
を含む原料ガスもしくはＳｉ＿２Ｈ＿６ガスとＧｅＨ＿
４ガスとを含む原料ガスを、ＳｉまたはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が上記絶縁物の表面部上
に形成されるのが上記結晶または混昌が上記半導体層部
上に形成されるよりも遅れた時点から開始することを利
用して、その時点よりも僅かに遅れた時点よりも前の時
点まで供給し、次で、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体をエッチングさせ得るエッチャ
ントを用いたエッチング処理を軽く施すことによつて、
上記半導体層の一部としての半導体層部を、上記絶縁物
の表面部を除き、上記半導体の表面部においてのみ、選
択的に形成する工程と、 その工程後、上記基板体上に、再度、上記 原料ガスを、ＳｉまたはＧｅでなるもしくはＳｉとＧｅ
とでなる半導体が上記絶縁物の表面部上に形成されるの
が上記結晶または混晶が上記半導体の表面部上に形成さ
れるよりも遅れた時点から開始することを利用して、そ
の時点よりも前の時点まで供給することによつて、上記
半導体層部上に上記半導体層の他の一部としての他の半
導体層部を形成する工程とを有することを特徴とする半
導体層選択形成法。 ４、ＳｉまたはＧｅの結晶もしくはＳｉとＧｅとの混晶
でなる半導体の表面部と、ＳｉＯ＿２でなる絶縁物の表
面部とを有する表面を有する基板体上に、ＳｉまたはＧ
ｅの結晶もしくはＳｉとＧｅとの混晶でなる半導体層を
、上記絶縁物の表面部を除き、上記半導体の表面部にお
いてのみ、選択的に形成する半導体層選択形成法におい
て、 上記基板体の表面上に、その表面に８５０ ℃以下の低い温度を与えた状態で、Ｓｉ＿２Ｈ＿６ガス
を含む原料ガスもしくはＳｉ＿２Ｈ＿６ガスとＧｅＨ＿
４ガスとを含む原料ガスを、ＳｉまたはＧｅでなるもし
くはＳｉとＧｅとでなる半導体が絶縁物の表面部上に形
成されるのが上記結晶または混晶が上記半導体の表面部
上に形成されるよりも遅れた時点から開始することを利
用して、その時点よりも僅かに遅れた時点よりも前の時
点まで供給し、次で、ＳｉまたはＧｅでなるもしくはＳ
ｉとＧｅとでなる半導体をエッチングさせ得るエッチャ
ントを用いたエッチング処理を軽く施すことによって、
上記半導体層の一部としての半導体層部を、上記絶縁物
の表面部を除き、上記半導体の表面部においてのみ、選
択的に形成する工程と、 その工程後、上記基板体上に、再度、上記 原料ガスを、ＳｉまたはＧｅでなるもしくはＳｉとＧｅ
とでなる半導体が上記絶縁物の表面部上に形成されるの
が上記結晶または混晶が上記半導体層部上に形成される
よりも遅れた時点から開始することを利用して、その時
点よりも僅かに遅れた時点よりも前の時点まで供給し、
次で、再度、上記エッチング処理を軽く施すことによつ
て、上記半導体層部上に上記半導体層の他の一部として
の他の半導体層部を形成する工程とを有することを特徴
とする半導体層選択形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23545488A JPH0282614A (ja) | 1988-09-20 | 1988-09-20 | 半導体層選択形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23545488A JPH0282614A (ja) | 1988-09-20 | 1988-09-20 | 半導体層選択形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282614A true JPH0282614A (ja) | 1990-03-23 |
Family
ID=16986343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23545488A Pending JPH0282614A (ja) | 1988-09-20 | 1988-09-20 | 半導体層選択形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2012089861A (ja) * | 2004-06-10 | 2012-05-10 | Applied Materials Inc | Ｕｖ線を用いたシリコン含有膜の低温エピタキシャル成長 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292315A (ja) * | 1985-06-20 | 1986-12-23 | Sanyo Electric Co Ltd | 選択エピタキシヤル法 |
| JPS6476718A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Formation of thin film |
-
1988
- 1988-09-20 JP JP23545488A patent/JPH0282614A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292315A (ja) * | 1985-06-20 | 1986-12-23 | Sanyo Electric Co Ltd | 選択エピタキシヤル法 |
| JPS6476718A (en) * | 1987-09-17 | 1989-03-22 | Nec Corp | Formation of thin film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2012089861A (ja) * | 2004-06-10 | 2012-05-10 | Applied Materials Inc | Ｕｖ線を用いたシリコン含有膜の低温エピタキシャル成長 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI303861B (en) | Method of creating high-quality relaxed sige-on-insulator for strained si cmos applications | |
| US7442993B2 (en) | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer | |
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| US7022593B2 (en) | SiGe rectification process | |
| US20070278494A1 (en) | Single-crystal layer on a dielectric layer | |
| US6541355B2 (en) | Method of selective epitaxial growth for semiconductor devices | |
| JP5288707B2 (ja) | シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法 | |
| TW334580B (en) | Method of manufacture semiconductor device | |
| US7141115B2 (en) | Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers | |
| KR970013315A (ko) | 반도체집적회로장치의 제조방법 | |
| KR100588081B1 (ko) | 이산화실리콘 막의 생성방법 | |
| JPH0282614A (ja) | 半導体層選択形成法 | |
| JP2008510320A (ja) | 勾配半導体層 | |
| TW346666B (en) | Process for producing dielectric layer in an integrated circuit | |
| JP2704403B2 (ja) | 半導体薄膜の製造方法 | |
| KR20020049807A (ko) | 반도체 디바이스의 소자 분리 방법 | |
| JPS62210618A (ja) | 半導体素子の製造方法 | |
| JPH0324268A (ja) | 絶縁膜の形成方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JP2625372B2 (ja) | 区域性シリコン酸化法の酸化層を成長させる改良方法 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH0376577B2 (ja) | ||
| JPH06188266A (ja) | 半導体装置の製造方法 | |
| GB1440627A (en) | Method for manufacturing integrated circuits | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 |