JPH0668660A - デジタルデータ記録方式 - Google Patents

Abstract

(57)【要約】 【目的】 複数チャンネルの音声信号をデジタル記録再
生する回転ヘッド型の磁気記録再生装置に、機器制御信
号を記録再生することを可能とするデジタルデータ記録
方式を提供することを目的とする。 【構成】 変換回路１１２が機器制御信号を１チャンネ
ルのデジタル符号化音声信号と同等な信号に変換し、ア
ウターＥＣＣ発生回路１０４では各チャンネルに識別コ
ードを記録する。アウターエラー訂正回路１１９で読み
だした各チャンネルの識別コードにより、逆変換回路１
２５に機器制御信号が記録されたチャンネルの信号を入
力し機器制御信号を再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数チャンネルの音声
信号をデジタル記録再生する回転ヘッド型デジタルビデ
オテーブレコーダ（以下ＶＴＲ）、或いは回転ヘッド型
デジタルオーディオテープレコーダ（以下ＤＡＴ）に機
器制御情報を記録するデジタルデータ記録方式に関する
ものである。

【０００２】

【従来の技術】近年、放送業界ではアナログＶＴＲに変
わるものとしてデジタルＶＴＲが普及し始めている。現
在実用化されているデジタルＶＴＲのデジタルデータ記
録方式の例として、Ｄ１、Ｄ２フォーマットとよばれる
ＳＭＰＴＥで規格化された方式と、Ｄ３ファーマットと
よばれる新たに提案された方式がある。

【０００３】従来のＤ３フォーマットのデジタルデータ
記録方式は、例えば特願平２−１７７１号公報に示され
ており、映像信号記録チャンネルと４チャンネルの音声
信号記録チャンネルを有している。

【０００４】

【発明が解決しようとする課題】現在各種の映像音響機
器がＭＩＤＩやＲＳ４２２等のシリアルデータで制御さ
れている。近年では照明等もＭＩＤＩで制御されてい
る。そこで、現行のデジタルＶＴＲ或いはＤＡＴ等にＭ
ＩＤＩやＲＳ４２２等の機器制御信号が記録できれば、
映像及び音声信号に同期して照明や他の複数の映像音響
機器を制御することができ、特に映像シアターで用いた
場合にその表現力が非常に高まることが期待できる。

【０００５】本発明は、デジタルＶＴＲ等の複数チャン
ネルの音声信号記録チャンネルを有する磁気記録装置や
ＤＡＴ等のサブコード領域を有した磁気記録装置に上述
した機器制御信号を記録するデジタルデータ記録方式を
提供することを目的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に第１発明は、複数チャンネルの音声信号をデジタル記
録再生する磁気記録再生装置において、任意のチャンネ
ルに機器を制御する機器制御データと前記機器制御デー
タの識別情報を記録するよう構成したデジタルデータ記
録方式であり、第２発明は、複数チャンネルの音声信号
をデジタル記録再生する磁気記録再生装置において、機
器を制御する機器制御データと前記機器制御データの発
生タイミングを示す時間データとを一対にして記録する
よう構成したデジタルデータ記録方式である。

【０００７】

【作用】第１発明は上記の構成により、任意の音声チャ
ンネルに機器を制御する機器制御データと機器制御デー
タを識別する識別情報とを記録する。また、第２発明は
上記の構成により、機器制御データと時間データとを一
対にして、任意の音声チャンネル或いはサブコード領域
に記録する。

【０００８】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【０００９】図１は本発明の第１の実施例におけるデジ
タルデータ記録方式を用いたデジタルＶＴＲの構成図で
あり、本発明に直接関係のない映像信号ブロックは省略
されている。図１において、１００は４チャンネルアナ
ログ音声信号入力端子、１０１は４チャンネルＡＤコン
バータ、１１１はＭＩＤＩ信号入力端子、１１２はＭＩ
ＤＩ信号を１チェンネルのデジタル符号化音声信号と同
等な信号に変換する変換回路、１０２はＡＤコンバータ
１０１の出力である４チャンネルのデジタル符号化音声
信号と変換回路１１２の出力である１チャンネルのデジ
タル符号化信号のうち４チェンネルを選択し時分割多重
するマルチプレクサ、１０３は各音声チャンネルのＡＵ
Ｘデータを入力する入力端子、１０４は映像信号の１フ
ィールド期間に相当する音声信号を記録するフィールド
メモリを有し、端子１０３から入力するＡＵＸデータを
各チャンネルに記録し、かつ誤り訂正符号であるアウタ
ーコードを付加するアウターＥＣＣ発生回路、１０５は
映像信号入力端子、１０６は映像信号と音声信号を多重
化し２系統出力するマルチプレクサ、１０７は映像及び
音声信号に対し共通の誤り訂正符号であるインナーコー
ドを付加するインナーＥＣＣ発生回路、１０８は変調器
及び記録アンプ等から構成される記録回路、１０９、１
１０はペア記録ヘッド、１１３、１１４はペア再生ヘッ
ド、１１５は再生アンプ、波形整形回路、クロック発生
回路及び復調回路等で構成される再生回路、１１６はイ
ンナーコードによる誤り訂正を行うインナーエラー訂正
回路、１１７は映像信号出力端子、１１８は２系統の再
生信号を一本化するマルチプレクサ、１１９はフィール
ドメモリを有し、アウターコードによる誤り訂正を行う
と共に、各チャンネルのＡＵＸデータを再生するアウタ
ーエラー訂正回路、１２０はＡＵＸデータの出力端子、
１２１は訂正不能の状態になった場合、時間軸上の前後
のサンプルによる平均値補間を行い、補正サンプルを内
挿する補正回路、１２２は記録側のマルチプレクサ１０
２と対をなし、４チャンネルのデジタル符号化信号に戻
すデマルチプレクサ、１２３は４チャンネルＤＡコンバ
ータ、１２４は４チャンネルアナログ音声信号出力端
子、１２５は１チャンネルのデジタル符号化信号をＭＩ
ＤＩ信号に変換する変換回路、１２６はＭＩＤＩ信号出
力端子である。なお、図１には示さないが、システム制
御用のマイクロプロッセッサにより、端子１０３、及び
端子１２０の入出力データ、及び各構成要素の動作が制
御されている。

【００１０】以上のように構成された本実施例のデジタ
ルデータ記録方式を用いたデジタルＶＴＲについて、３
チャンネルのアナログ音声信号とＭＩＤＩ信号を記録再
生する場合を例に以下で説明する。

【００１１】端子１００から入力された３チャンネルの
アナログ音声信号はＡＤコンバータ１０１によりデジタ
ル符号化され、マルチプレクサ１０２に入力される。一
方、端子１１１から入力されたＭＩＤＩ信号は変換回路
１１２で１チャンネルのデジタル符号化音声信号と同等
な信号に変換されマルチプレクサ１０２に入力される。
マルチプレクサ１０２はＡＤコンバータ１０１の出力で
ある３チャンネルのデジタル符号化音声信号と変換回路
１１２の出力である１チャンネルのデジタル符号化信号
を時分割多重してアウターＥＣＣ発生回路１０４に供給
する。アウターＥＣＣ発生回路１０４では、端子１０３
より入力されるＡＵＸデータを各チャンネルに記録する
と共に、誤り訂正用のアウターコードを信号に付加して
出力する。従来オーディオの各チャンネルには、ＡＵＸ
データとしてデジタル符号化音声信号の量子化ビット数
や、エンファシスの有無等の情報が記録されている。本
発明では従来の情報に加えて、ユーザーが利用可能なＡ
ＵＸデータ領域に、各チャンネルに記録されているデジ
タル符号化信号がオーディオかＭＩＤＩ等の機器制御情
報かを識別するコード（以下でチャンネル識別コードと
呼ぶ）を新たに記録する。なお、オーディオ以外の情報
が記録されている場合は、そのデータに固有の情報を必
要に応じて記録してもよい。例えば、シリアルデータが
記録されている場合はデータの転送レート等の情報が記
録できる。次に、マルチプレクサ１０６は端子１０５よ
り入力した映像信号と音声信号を多重化し２系統出力す
る。インナーＥＣＣ発生回路１０７でインナーコードが
付加されたデータは、記録回路１０８で変調され、ペア
記録ヘッド１０９、１１０でテープに記録される。

【００１２】次に再生動作を説明する。ペア再生ヘッド
１１３、１１４で検出された信号は再生アンプ、波形整
形回路、クロック発生回路、復調回路等の機能を有する
再生回路１１５を経て、インナーエラー訂正回路１１６
に入力されインナーコードによるエラー訂正が行われ
る。エラー訂正が終了すると、再び映像信号と音声信号
は別系統の処理を受けるため、端子１１７から映像信号
が出力され音声信号はマルチプレクサ１１８で２系統信
号の一本化処理を受けた後アウターエラー訂正回路１１
９に入力される。アウターエラー訂正回路１１９では、
アウターコードによる誤り訂正を行うと共に、ＡＵＸデ
ータを再生し端子１２０に出力する。訂正不能の誤りが
発生した場合のみ、補正回路１２１が作動し、時間軸上
の前後のサンプルから平均値演算による補間操作が行わ
れる。その後はデマルチプレクサ１２２により４チャン
ネルのデジタル符号化信号に戻す。ここで、端子１２０
より得られたＡＵＸデータのチャンネル識別コードによ
り各チャンネルの信号をＤＡコンバータ１２３及び逆変
換回路１２５に振り分けられ、端子１２４からは３チャ
ンネルのアナログ音声信号が出力され、端子１２６から
はＭＩＤＩ信号が出力される。なお、ＭＩＤＩ信号を記
録再生しない場合は、４チャンネルのアナログ音声信号
の録再が可能である。

【００１３】次に変換回路１１２の動作を説明する。図
２（ａ）に変換回路１１２の構成を示す。同図におい
て、端子１１１から入力されたＭＩＤＩ信号はシリアル
パラレル変換回路２００で８ビット単位のパラレルデー
タに変換されデータ送信回路２０１に送られる。データ
送信回路２０１では、８ビットのＭＩＤＩデータを図４
に示す２０ビットのデータに変換し、さらにデジタル符
号化音声信号のデータレートで端子２０２より出力す
る。ここで、データの誤り率を改善するために４ワード
（１ワードを２０ビットとする）連続して同じデータを
出力する。図４においてＩＤは２ビットのデータ識別コ
ードであり、以下に示す意味を持つものとする。

【００１４】００： 無効データ ０１： ＭＩＤＩデータ １０： ＲＳ４２２データ １１： その他のデータなお、図４は一例でありＩＤの
ビット数及びその意味つけは任意に決められる。

【００１５】図３に変換回路１１２の動作の一例を示
す。端子１１１から入力したＭＩＤＩ信号Ａ、Ｂ、Ｃ、
Ｄ（図３（ａ））はシリアルパラレル変換回路２００で
各々Ａｐ、Ｂｐ、Ｃｐ、Ｄｐの８ビット信号に変換され
る（同図（ｂ））。データ送信回路２０１は８ビット信
号を上述したフォーマットにより２０ビットのデータＡ
ｘ、Ｂｘ、Ｃｘ、Ｄｘに変換し、デジタル符号化音声信
号のデータレートで各々４ワード連続して出力する（同
図（ｃ））。なお、ＭＩＤＩ信号を出力しない期間はＩ
Ｄが００の無効データを出力する。

【００１６】次に逆変換回路１２５の動作を説明する。
図２（ｂ）に逆変換回路１２５の構成を示す。同図にお
いて、端子２０３より入力するデジタル符号化信号はデ
ータ受信回路２０４で８ビットのＭＩＤＩデータに変換
されてパラレルシリアル変換回路２０５に送られる。こ
こで、シリアル変換されたＭＩＤＩ信号は端子１２６よ
り出力される。データ受信回路２０４はデジタル符号化
信号のＩＤを検出しＩＤが０１のＭＩＤＩデータ以外を
無視する。ＭＩＤＩデータのＩＤを持つ信号を受信した
場合は、パリティによるエラー検出をおこない、正常な
データをパラレルシリアル変換回路２０５に出力する。
ＭＩＤＩデータは４重に記録されているので、エラーが
発生していた場合は次のデータを取り込み同様な処理を
行う。

【００１７】以上のように本実施例によれば、機器制御
信号を、データ識別コードと制御データで構成されたデ
ジタル符号化信号に変換して１チャンネルの音声チャン
ネルに記録し、さらに各チャンネルのＡＵＸデータにチ
ャンネル識別コードを記録することにより任意のチャン
ネルに機器制御情報を記録する事ができる。また、機器
制御情報を記録しない場合は従来の音声チャンネルとし
て利用できるため、ユーザーの目的に応じた使い方が可
能となる。

【００１８】図５は本発明の第２の実施例を示すデジタ
ルデータ記録方式を用いたＶＴＲの構成図である。図５
において、図１で示す第１の実施例と同様の構成に付い
ては同符号を伏してその詳細な説明は省略する。図１と
異なるのは、変換回路１１２、逆変換回路１２５の代わ
りに、変換回路５０１、逆変換回路５０３を設けたこと
である。同図において、１１１はＭＩＤＩ信号入力端
子、５００はＲＳ４２２信号の入力端子、５０１は入力
したＭＩＤＩ信号とＲＳ４２２信号を１チャンネルのデ
ジタル符号化音声信号と同等な信号に変換する変換回
路、５０３はデジタル符号化信号をＭＩＤＩ信号とＲＳ
４２２信号に分離する逆変換回路、１２６はＭＩＤＩ信
号出力端子、５０２はＲＳ４２２信号出力端子である。

【００１９】以上のように構成された本実施例について
動作の説明を行う。最初に変換回路５０１の動作を説明
する。図６に変換回路５０１の構成を示す。同図におい
て、端子１１１より入力したＭＩＤＩ信号はシリアルパ
ラレル変換回路６００で８ビットのデジタル信号に変換
されＭＩＸ回路６０２に供給される。ＭＩＸ回路６０２
は８ビットのＭＩＤＩデータに、そのデータがＭＩＸ回
路に供給された時点のタイマ回路６０４の出力データを
付加しバッファ回路６０５に記録する。ここで、タイマ
回路６０４はフィールド周波数の２５６倍のクロックで
カウントされる８ビットのカウンタで、映像信号のフィ
ールドの切り変わりに同期してクリアされる。従って、
タイマ回路６０４の出力は０から２５５まで変化する。
同様に、端子５００より入力したＲＳ４２２信号はシリ
アルパラレル変換回路６０１で８ビットのデジタル信号
に変換されＭＩＸ回路６０３に供給される。ＭＩＸ回路
６０３では８ビットのＲＳ４２２データに、タイマ回路
６０４の出力データを付加してバッファ回路６０５に記
録する。バッファ回路６０５は、ＭＩＸ回路６０２及び
６０３の出力信号を１フィールド期間記録する。記録さ
れたデータはデータ送信回路６０６で図９で示す２０ビ
ットのデータに変換され、端子６０７からデジタル符号
化音声信号のデータレートで出力される。ここで、デー
タの誤り率を改善するために、４ワード連続して同じデ
ータを出力する。図９において、ＩＤは２ビットのデー
タ識別コードであり第１発明の実施例と同様である。時
間データはＭＩＸ回路６０２或いは６０３で付加された
タイマ回路６０４の出力データであり、制御データはＭ
ＩＤＩ或いはＲＳ４２２のデータである。最後にパリテ
ィを付加する。以上のように変換回路５０１で変換され
たデータは１チャンネルのデジタル符号化信号としてマ
ルチプレクサ１０２に入力され、第１実施例で説明した
経路でテープに記録される。

【００２０】図８に変換回路５０１の動作の一例を示
す。端子１１１から入力されたＭＩＤＩ信号Ｅ、Ｆ、Ｇ
（図８（ａ））はシリアルパラレル変換回路６００で各
々Ｅｐ、Ｆｐ、Ｇｐの８ビット信号に変換される（同図
（ｂ））。ＭＩＸ回路６０２は時間Ｔ１、Ｔ２、Ｔ３に
相当するタイマ回路６０４の出力データＴＥ、ＴＦ、Ｔ
Ｇを取り込み（同図（ｃ））、前記８ビットデータに付
加してバッファ回路６０５に記録する。同様に端子５０
０から入力されたＲＳ４２２信号Ｈ、Ｉ、Ｊ（同図
（ｄ））はシリアルパラレル変換回路６０１で各々Ｈ
ｐ、Ｉｐ、Ｊｐの８ビット信号に変換され（同図
（ｅ））、さらにＭＩＸ回路６０３で時間Ｔ１０、Ｔ２
０、Ｔ３０に相当するタイマ回路６０４の出力データＴ
Ｈ、ＴＩ、ＴＪ（同図（ｆ））が付加されてバッファ回
路６０５に蓄えられる。データ送信回路６０６は、ＭＩ
ＤＩ信号Ｅ、Ｆ、Ｇを各々２０ビットにデータ変換した
信号Ｅｙ、Ｆｙ、Ｇｙを４ワード連続して出力し、その
後ＲＳ４２２信号Ｈ、Ｉ、Ｊを各々２０ビットに変換し
た信号Ｈｙ、Ｉｙ、Ｊｙを４ワード連続して出力する
（同図（ｇ））。なお、ＭＩＤＩ或はＲＳ４２２信号を
送信しない場合はＩＤが００の無効データを送信する。

【００２１】次に再生動作を説明する。テープに記録さ
れたＭＩＤＩ、ＲＳ４２２信号は、デマルチプレクサ１
２２から逆変換回路５０３に入力される。図７に逆変換
回路５０３の構成を示す。同図において、端子７００よ
り入力するデジタル符号化信号はデータ受信回路７０１
で受信されて時間データと制御データを対に状態で１フ
ィールド期間バッファ回路７０２に記録される。バッフ
ァ回路７０２はＭＩＤＩデータの記録領域とＲＳ４２２
データの記録領域を持ち、データ受信回路７０１は受信
したデータのＩＤにより、この２種類のデータを振り分
けて記録する。なお、データ受信回路７０１において受
信したデータにパリティエラーが発生する場合は、４重
に記録されている同じデータを取り込み同様な処理を行
う。

【００２２】バッファ回路７０２に記録されたデータの
うちＭＩＤＩデータはセパレート回路７０３に入力さ
れ、ＲＳ４２２データはセパレート回路７０４に入力さ
れる。セパレート回路７０３は、入力データの時間デー
タを比較回路７０６に、制御データをパラレルシリアル
変換回路７０８に送る。ここで、前記時間データとタイ
マ回路７０５の出力データとを比較回路７０６で比較し
て一致した場合はパラレルシリアル変換回路７０８を制
御してＭＩＤＩデータを端子１２６から出力する。な
お、タイマ回路７０５は図６のタイマ回路６０４と同じ
機能を持つ。セパレート回路７０４のＲＳ４２２データ
も同様に、時間データが比較回路７０７でタイマ回路７
０５のデータと比較され、一致した場合は制御データが
パラレルシリアル変換回路７０９でシリアル変換され端
子５０２より出力される。

【００２３】以上のように本実施例によれば、機器制御
データと時間データと対にして記録することにより、１
チャンネル内の任意の位置に機器制御データを記録する
ことができる。一般に、機器制御データのデータ量は音
声信号のデータ量にくらべて非常に低いため、本実施例
のように複数のデータを１つのチェンネルで記録できる
ようになり、チャンネルの利用効率が非常によくなる。

【００２４】図１０は本発明の第３の実施例のデジタル
データ記録方式を用いたＤＡＴの構成を示すブロック図
である。なお、本発明に直接関係のない音声信号処理ブ
ロック等は省略してある。同図において、１０００はＭ
ＩＤＩ信号入力端子、１００１はシリアルパラレル変換
回路、１００３は１フィールド周波数の２５６倍のクロ
ックでカウントされ、かつフィールドの切り変わりに同
期してクリアされる８ビットのカウンタ、１００２は１
００１の出力データに、タイマ回路１００３の出力デー
タを付加するＭＩＸ回路、１００４はＭＩＸ回路の出力
を１フィールド期間記録するバッファ回路、１００５は
バッファ回路に記録されている制御データと時間データ
とを対にしたデータをサブコード領域に記録する記録回
路、１００６は記録アンプ、記録ヘッド等を構成する次
段回路への接続端子、１００７は再生ヘッド、再生アン
プ等を経た再生信号の入力端子、１００８はサフコード
再生回路、１００９は制御データと時間データが対とな
ったサブコード情報を１フィールド期間記録するバッフ
ァ回路、１０１０は対になった制御データと時間データ
を分離するセパレート回路、１０１１はタイマ回路１０
０３と同じ機能を持つタイマ回路、１０１２はセパレー
ト回路１０１０から入力する時間データとタイマ回路１
０１１の出力データとを比較する比較回路、１０１３は
パラレルシリアル変換回路、１０１４はＭＩＤＩ信号出
力端子である。

【００２５】以上のように構成された本実施例のデータ
記録方式を用いたＤＡＴについて、以下その動作につい
て説明する。

【００２６】端子１０００から入力したＭＩＤＩ信号は
シリアルパラレル変換回路１００１で８ビットのデジタ
ル信号に変換されＭＩＸ回路１００２に供給される。Ｍ
ＩＸ回路１００２は８ビットのＭＩＤＩデータに、その
データがＭＩＸ回路１００２に供給された時点のタイマ
回路１００３の出力データを付加しバッファ回路１００
４に１フィールド期間記録する。サブコード記録回路１
００５は、バッファ回路１００４から図９に示す制御デ
ータと時間データが対になったデータを取り込みサブコ
ード領域に記録する。

【００２７】次に再生動作を説明する。サブコード再生
回路１００８で再生された制御データと時間データが対
になったサブコード情報は、バッファ回路１００９に１
フィールド期間記録される。バッファ回路１００９のデ
ータは次のフレームでセパレート回路１０１０に取り込
まれ、このうち時間データは比較回路１０１２へ、制御
データはパラレルシリアル変換回路１０１３へ送られ
る。ここで、タイマ回路１０１２の出力データと時間デ
ータが等しい場合は、比較回路１０１２はパラレルシリ
アル変換回路１０１３を制御してＭＩＤＩ信号を端子１
０１４に出力する。

【００２８】以上のように本実施例によれば、機器制御
信号をサブコード領域に記録するため、音声チャンネル
をそのまま使うことができる。従って、ＤＡＴのように
音声チャンネルが少ない機器には有効である。

【００２９】なお、第１実施例において、図４に示すフ
ォーマットは一例でありこれに限らない。また、第２実
施例において、図９で示すフォーマットも一例でありこ
れに限らない。例えば、時間データと制御データを別々
のワードに割り当ててもよい。

【００３０】上記の実施例において、機器制御信号とし
てＭＩＤＩ等のシリアルデータを用いて説明したが、パ
ラレルデータを用いても同様に実現できる。

【００３１】

【発明の効果】以上のように本発明によれば、複数チャ
ンネルの音声信号を記録再生する磁気記録装置におい
て、任意のチャンネルに機器を制御する機器制御データ
と前記機器制御データの識別情報を記録することによ
り、音声信号や映像信号に同期した機器制御が可能とな
りその実用上の効果は非常に大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデジタルデータ
記録方式を用いたデジタルＶＴＲのブロック図である。

【図２】変換回路１１２、及び逆変換回路１２５の構成
図である。

【図３】変換回路１１２の説明図である。

【図４】本発明の第１の実施例におけるデータフォーマ
ットである。

【図５】本発明の第１の実施例におけるデジタルデータ
記録方式を用いたデジタルＶＴＲのブロック図である。

【図６】変換回路５０１の構成図である。

【図７】逆変換回路５０３の構成図である。

【図８】変換回路５０１の説明図である。

【図９】本発明の第２の実施例におけるデータフォーマ
ットである。

【図１０】本発明の第３の実施例におけるデジタルデー
タ記録方式を用いたＤＡＴのブロック図である。

【符号の説明】

１０２ マルチプレクサ １０３ ＡＵＸデータ入力端子 １０４ アウターＥＣＣ発生回路 １１１ ＭＩＤＩ信号入力端子 １１２ 変換回路 １１９ アウターエラー訂正回路 １２０ ＡＵＸデータ出力端子 １２２ デマルチプレクサ １２５ 逆変換回路 １２６ ＭＩＤＩ信号出力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数チャンネルの音声信号をデジタル記録
   再生する磁気記録再生装置において、任意のチャンネル
   に機器を制御する機器制御データと前記機器制御データ
   の識別情報を記録することを特徴とするデジタルデータ
   記録方式。
2. 【請求項２】複数チャンネルの音声信号をデジタル記録
   再生する磁気記録再生装置において、機器を制御する機
   器制御データと前記機器制御データの発生タイミングを
   示す時間データとを一対にして記録することを特徴とす
   るデジタルデータ記録方式。
3. 【請求項３】機器制御データと時間データとを一対にし
   て任意のチャンネルに記録することを特徴とする特許請
   求の範囲第２項記載のデジタルデータ記録方式。
4. 【請求項４】機器制御データと時間データを一対にして
   サブコード領域に記録することを特徴とする特許請求の
   範囲第２項記載のデジタルデータ記録方式。