JPH066451A - メモリ試験方式 - Google Patents

メモリ試験方式

Info

Publication number
JPH066451A
JPH066451A JP15987692A JP15987692A JPH066451A JP H066451 A JPH066451 A JP H066451A JP 15987692 A JP15987692 A JP 15987692A JP 15987692 A JP15987692 A JP 15987692A JP H066451 A JPH066451 A JP H066451A
Authority
JP
Japan
Prior art keywords
data
memory
downlink
control data
upstream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15987692A
Other languages
English (en)
Inventor
Hisato Kawano
久人 川野
Nobuyuki Masuda
伸之 増田
Rie Omi
利恵 近江
Shigeru Sekine
茂 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15987692A priority Critical patent/JPH066451A/ja
Publication of JPH066451A publication Critical patent/JPH066451A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】 【目的】 下りデータを送出する下りデータメモリと、
上りデータを受信する上りデータメモリとのメモリ試験
方式に関し、上り下りのデータ長が異なる場合にも確実
に検証可能とすることを目的とする。 【構成】 下りデータ（ＤD ）が上りデータ（ＤU ）
より大きい場合に、下りデータメモリ１００から抽出し
た下りデータを分割し、上りデータメモリ２００に折返
し蓄積するデータ分割手段３００を設け、また下りデー
タが上りデータより小さい場合に、下りデータメモリか
ら抽出した下りデータを上りデータメモリの蓄積領域に
間隙無く繰返し蓄積するデータ配列手段４００を設け、
下りデータメモリおよび上りデータメモリの蓄積内容を
照合することにより、下りデータメモリおよび上りデー
タメモリの正常性を検証する様に構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、下りデータメモリに蓄
積された下りデータを下りデータハイウェイに送信し、
上りデータハイウェイから到着する上りデータを上りデ
ータメモリに蓄積する交換機におけるメモリ試験方式に
関する。
【０００２】
【従来の技術】図８は従来あるメモリ試験方式の一例を
示す図であり、図９は図８におけるハイウェイデータの
一例を示す図であり、図10は図８における試験データの
一例を示す図であり、図11は従来あるメモリ試験方式の
他の一例を示す図であり、図12は図11におけるハイウェ
イデータの一例を示す図であり、図13は図11における試
験データの一例を示す図である。
【０００３】図８および図９において、下り音声メモリ
（ＤＶＭ）１には、８ビットから成る下り音声データ
（ＤVD）が各アドレス（ＡVD）に蓄積されており、外部
からアドレス（ＡVD）および読出信号（ＲVD）が入力さ
れることにより、アドレス（Ａ VD）に蓄積されている下
り音声データ（ＤVD）が抽出され、８ビット用のシフト
レジスタ（ＳＦＲ）２に蓄積される。
【０００４】また下り制御データメモリ（ＤＣＭ）３に
は、２０ビットから成る下り制御データ（ＤCD）が各ア
ドレス（ＡCD）に蓄積されており、外部からアドレス
（ＡCD）および読出信号（ＲCD）が入力されることによ
り、アドレス（ＡCD）に蓄積されている下り制御データ
（ＤCD）が抽出され、２０ビット用のシフトレジスタ
（ＳＦＲ）４に蓄積される。
【０００５】以後、２０ビットの下り制御データ
（ＤCD）を蓄積する下り制御データメモリ（ＤＣＭ）お
よびシフトレジスタ（ＳＦＲ）をそれぞれ３(20)および
４(20)と称し、また１０ビットの上り制御データ
（ＤCU）を蓄積する上り制御データメモリ（ＵＣＭ）お
よびシフトレジスタ（ＳＦＲ）をそれぞれ１３(10)およ
び１２(10)と称する。する。〕セレクタ（ＳＥＬ）５
は、時点ｔ11においてシフトレジスタ（ＳＦＲ）２を選
択して下りハイウェイ６に接続しており、シフトレジス
タ（ＳＦＲ）２が蓄積されている下り音声データ
（ＤVD）を所定のクロック信号（ＣＬＫ）に同期して１
ビット宛出力すると、下り音声データ（ＤVD）が直列形
式で下りハイウェイ６に送出される。
【０００６】シフトレジスタ（ＳＦＲ）２が時点ｔ12に
下り音声データ（ＤVD）を送出し終わると、セレクタ
（ＳＥＬ）５はシフトレジスタ（ＳＦＲ）２の代わりに
シフトレジスタ（ＳＦＲ）４(20)を選択して下りハイウ
ェイ６に接続し、シフトレジスタ（ＳＦＲ）４(20)が蓄
積されている下り制御データ（ＤCD）をクロック信号
（ＣＬＫ）に同期して１ビット宛出力すると、下り音声
データ（ＤVD）に続いて下り制御データ（ＤCD）が、直
列形式で下りハイウェイ６に送出される。
【０００７】一方上りハイウェイ７からは、時点ｔ21乃
至ｔ22に、８ビットから成る上り音声データ（ＤVU）が
直列形式で、所定のクロック信号（ＣＬＫ）に同期して
到着し、続いて時点ｔ22乃至ｔ23に、１０ビットから成
る上り制御データ（ＤCU）が直列形式で、クロック信号
（ＣＬＫ）に同期して到着し、更に時点ｔ23乃至ｔ24に
は、１０ビットに相当する無意データ（Ｎ）が直列形式
で、クロック信号（ＣＬＫ）に同期して到着し、セレク
タ（ＳＥＬ）８に入力される。
【０００８】セレクタ（ＳＥＬ）８は、通常上りハイウ
ェイ７を選択してセレクタ（ＳＥＬ）９に接続している
為、上りハイウェイ７から到着する上り音声データ（Ｄ
VU）、上り制御データ（ＤCU）および無意データ（Ｎ）
は、セレクタ（ＳＥＬ）９に入力される。
【０００９】セレクタ（ＳＥＬ）９は、時点ｔ21乃至ｔ
22においてシフトレジスタ（ＳＦＲ）１０を選択し、上
りハイウェイ７からセレクタ（ＳＥＬ）８を介して入力
される上り音声データ（ＤVU）を、順次シフトレジスタ
（ＳＦＲ）１０に入力する。
【００１０】シフトレジスタ（ＳＦＲ）１０は、セレク
タ（ＳＥＬ）９から入力される上り音声データ（ＤVU）
を、所定のクロック信号（ＣＬＫ）に同期して１ビット
宛蓄積し、時点ｔ22には、上り音声データ（ＤVU）を構
成する８ビットが総てシフトレジスタ（ＳＦＲ）１０に
蓄積される。
【００１１】上り音声メモリ（ＵＶＭ）１１は、時点ｔ
22に書込信号（ＷVU）を入力されると、丁度シフトレジ
スタ（ＳＦＲ）１０に蓄積され終わった上り音声データ
（Ｄ VU）を、指定されたアドレス（ＡVU）に蓄積する。
【００１２】セレクタ（ＳＥＬ）９は、時点ｔ22におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(10)を選択し、上りハイウェイ７か
らセレクタ（ＳＥＬ）８を介して入力される上り制御デ
ータ（ＤCU）を、順次シフトレジスタ（ＳＦＲ）１２
(10)に入力する。
【００１３】シフトレジスタ（ＳＦＲ）１２(10)は、セ
レクタ（ＳＥＬ）９から入力される上り制御データ（Ｄ
CU）を、所定のクロック信号（ＣＬＫ）に同期して１ビ
ット宛蓄積し、時点ｔ23には、上り制御データ（ＤCU）
を構成する１０ビットが総てシフトレジスタ（ＳＦＲ）
１２(10)に蓄積される。
【００１４】上り制御データメモリ（ＵＣＭ）１３(10)
は、時点ｔ23に書込信号（ＷCU）を入力されると、丁度
シフトレジスタ（ＳＦＲ）１２に蓄積され終わった上り
制御データ（ＤCU）を、指定されたアドレス（ＡCU）に
蓄積する。
【００１５】続いてシフトレジスタ（ＳＦＲ）１２(10)
には、上りハイウェイ７からセレクタ（ＳＥＬ）８を介
して入力される直列形式の無意データ（Ｎ）が順次入力
され、時点ｔ24には、１０ビット分の無意データ（Ｎ）
がシフトレジスタ（ＳＦＲ）１２(10)に蓄積されるが、
時点ｔ24には書込信号（ＷCU）が上り制御データメモリ
（ＵＣＭ）１３(10)に入力されぬ為、無意データ（Ｎ）
は上り制御データメモリ（ＵＣＭ）１３(10)に蓄積され
ること無く廃棄される。
【００１６】次に、図８乃至図10において、下りハイウ
ェイ６に対する下り音声データ（Ｄ VD）および下り制御
データ（ＤCD）の送出機能、並びに上りハイウェイ７か
ら到着する上り音声データ（ＤVU）および下り制御デー
タ（ＤCD）の受信機能を試験する場合には、セレクタ
（ＳＥＬ）８に上りハイウェイ７の代わりに折返し経路
１４を選択させる。
【００１７】かかる状態で、前述と同様の過程で、下り
音声メモリ（ＤＶＭ）１から下り音声データ（ＤVD）を
抽出し、シフトレジスタ（ＳＦＲ）２およびセレクタ
（ＳＥＬ）５を介して時点ｔ31乃至ｔ32に下りハイウェ
イ６に送出し、続いて下り制御データメモリ（ＤＣＭ）
３(20)から下り制御データ（ＤCD）を抽出し、シフトレ
ジスタ（ＳＦＲ）４(20)およびセレクタ（ＳＥＬ）５を
介して時点ｔ32乃至ｔ34に下りハイウェイ６に送出する
と、下り音声データ（ＤVD）および下り制御データ（Ｄ
CD）は、折返し経路１４を経由してセレクタ（ＳＥＬ）
８にも入力される。
【００１８】今回は、セレクタ（ＳＥＬ）８が折返し経
路１４を選択している為、下り音声データ（ＤVD）およ
び下り制御データ（ＤCD）はセレクタ（ＳＥＬ）９に入
力される。
【００１９】セレクタ（ＳＥＬ）９は、時点ｔ31乃至ｔ
32においてシフトレジスタ（ＳＦＲ）１０を選択してお
り、折返し経路１４からセレクタ（ＳＥＬ）８を介して
入力される下り音声データ（ＤVD）は、時点ｔ32迄にシ
フトレジスタ（ＳＦＲ）１０に蓄積され、時点ｔ32に書
込信号（ＷVU）が上り音声メモリ（ＵＶＭ）１１に入力
されると、上り音声メモリ（ＵＶＭ）１１には丁度シフ
トレジスタ（ＳＦＲ）１０に蓄積され終わった下り音声
データ（ＤVD）が、指定されたアドレス（ＡVU）に蓄積
される。
【００２０】セレクタ（ＳＥＬ）９は、時点ｔ32におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(10)を選択する為、折返し経路１４
からセレクタ（ＳＥＬ）８を介して入力される下り制御
データ（ＤCD）は、順次シフトレジスタ（ＳＦＲ）１２
(10)に入力される。
【００２１】シフトレジスタ（ＳＦＲ）１２(10)は、前
述と同様に、セレクタ（ＳＥＬ）９から入力される下り
制御データ（ＤCD）を１ビット宛蓄積し、下り制御デー
タ（ＤCD）の丁度前半の１０ビット分〔以後前半データ
（ＤCDF ）と称する〕がシフトレジスタ（ＳＦＲ）１２
(10)に蓄積され終わった時点ｔ33に上り制御データメモ
リ（ＵＣＭ）１３(10)に書込信号（ＷCU）が入力される
と、丁度シフトレジスタ（ＳＦＲ）１２(10)に蓄積され
終わった前半データ（ＤCDF ）が、指定されたアドレス
（ＡCU）に蓄積される。
【００２２】続いてシフトレジスタ（ＳＦＲ）１２(10)
には、折返し経路１４からセレクタ（ＳＥＬ）８を介し
て入力される下り制御データ（ＤCD）の後半１０ビット
分〔以後後半データ（ＤCDR ）と称する〕が順次入力さ
れ、時点ｔ34に後半データ（ＤCDR ）が総てシフトレジ
スタ（ＳＦＲ）１２(10)に蓄積されるが、上り制御デー
タメモリ（ＵＣＭ）１３(10)には、前述の如く、時点ｔ
34には書込信号（ＷCU）が入力されぬ為、後半データ
（ＤCDR ）は上り制御データメモリ（ＵＣＭ）１３(10)
に蓄積されること無く廃棄される。
【００２３】上り音声メモリ（ＵＶＭ）１１に蓄積され
た下り音声データ（ＤVD）を、下り音声メモリ（ＤＶ
Ｍ）１に蓄積されている下り音声データ（ＤVD）と照合
し、両者が一致した場合には、下り音声メモリ（ＤＶ
Ｍ）１から下りハイウェイ６に対する下り音声データ
（ＤVD）の送出機能、並びに上りハイウェイ７から上り
音声メモリ（ＵＶＭ）１１に対する上り音声データ（Ｄ
VU）の受信機能が正常であると判定されるが、両者が不
一致の場合には、前記送出機能および受信機能の何れか
が異常であると判定される。
【００２４】また上り制御データメモリ（ＵＣＭ）１３
(10)に蓄積された前半データ（ＤCD F ）を、下り制御デ
ータメモリ（ＤＣＭ）３(20)に蓄積されている下り制御
データ（ＤCD）の前半１０ビットと照合することによ
り、上りハイウェイ７から上り制御データメモリ（ＵＣ
Ｍ）１３(10)に対する上り制御データ（ＤCU）の受信機
能の正常性を検証可能であるが、上り制御データメモリ
（ＵＣＭ）１３(10)には後半データ（ＤCDR ）が蓄積さ
れていない為、下り制御データメモリ（ＤＣＭ）３(20)
に蓄積されている下り制御データ（ＤCD）の後半１０ビ
ット分の送出機能の正常性を検証することは不可能であ
り、下り制御メモリ（ＤＣＭ）３から下りハイウェイ６
に対する下り制御データ（ＤCD）の送出機能が完全に検
証されたことにはならない。
【００２５】次に、図11および図12において、下り音声
メモリ（ＤＶＭ）１には、８ビットから成る下り音声デ
ータ（ＤVD）が各アドレス（ＡVD）に蓄積されており、
外部からアドレス（ＡVD）および読出信号（ＲVD）が入
力されることにより、アドレス（ＡVD）に蓄積されてい
る下り音声データ（ＤVD）が抽出され、８ビット用のシ
フトレジスタ（ＳＦＲ）２に蓄積される。
【００２６】また下り制御データメモリ（ＤＣＭ）３に
は、１０ビットから成る下り制御データ（ＤCD）が各ア
ドレス（ＡCD）に蓄積されており、外部からアドレス
（ＡCD）および読出信号（ＲCD）が入力されることによ
り、アドレス（ＡCD）に蓄積されていた下り制御データ
（ＤCD）が抽出され、１０ビット用のシフトレジスタ
（ＳＦＲ）４に蓄積される。
【００２７】以後、１０ビットの下り制御データ
（ＤCD）を蓄積する下り制御データメモリ（ＤＣＭ）お
よびシフトレジスタ（ＳＦＲ）をそれぞれ３(10)および
４(10)と称し、また２０ビットの上り制御データ
（ＤCU）を蓄積する上り制御データメモリ（ＵＣＭ）お
よびシフトレジスタ（ＳＦＲ）をそれぞれ１３(20)およ
び１２(20)と称する。
【００２８】セレクタ（ＳＥＬ）５は、時点ｔ11におい
てシフトレジスタ（ＳＦＲ）２を選択して下りハイウェ
イ６に接続しており、シフトレジスタ（ＳＦＲ）２が蓄
積された下り音声データ（ＤVD）を所定のクロック信号
（ＣＬＫ）に同期して１ビット宛出力すると、下り音声
データ（ＤVD）が直列形式で下りハイウェイ６に送出さ
れる。
【００２９】シフトレジスタ（ＳＦＲ）２が時点ｔ12に
下り音声データ（ＤVD）を送出し終わると、セレクタ
（ＳＥＬ）５はシフトレジスタ（ＳＦＲ）２の代わりに
シフトレジスタ（ＳＦＲ）４(10)を選択して下りハイウ
ェイ６に接続し、シフトレジスタ（ＳＦＲ）４(10)が蓄
積されている下り制御データ（ＤCD）をクロック信号
（ＣＬＫ）に同期して１ビット宛出力すると、下り音声
データ（ＤVD）に続いて下り制御データ（ＤCD）が、直
列形式で下りハイウェイ６に送出され、時点ｔ13迄に、
シフトレジスタ（ＳＦＲ）４(10)に蓄積された総ての下
り制御データ（ＤCD）が、セレクタ（ＳＥＬ）５を介し
て下りハイウェイ６に送出される。
【００３０】時点ｔ13に下り制御データ（ＤCD）を下り
ハイウェイ６に送出し終わると、続いてシフトレジスタ
（ＳＦＲ）４(10)からは、無意データ（Ｎ）が１ビット
宛送出され、時点ｔ14迄に、１０ビット分の無意データ
（Ｎ）が、シフトレジスタ（ＳＦＲ）５を介して下りハ
イウェイ６に送出される。
【００３１】一方上りハイウェイ７からは、時点ｔ21乃
至ｔ22に、８ビットから成る上り音声データ（ＤVU）が
直列形式で、所定のクロック信号（ＣＬＫ）に同期して
到着し、続いて時点ｔ22乃至ｔ23に、２０ビットから成
る上り制御データ（ＤCU）が直列形式で、クロック信号
（ＣＬＫ）に同期して到着し、セレクタ（ＳＥＬ）８に
入力される。
【００３２】セレクタ（ＳＥＬ）８は、通常上りハイウ
ェイ７を選択してセレクタ（ＳＥＬ）９に接続している
為、上りハイウェイ７から到着する上り音声データ（Ｄ
VU）および上り制御データ（ＤCU）は、セレクタ（ＳＥ
Ｌ）９に入力される。
【００３３】セレクタ（ＳＥＬ）９は、時点ｔ21乃至ｔ
22においてシフトレジスタ（ＳＦＲ）１０を選択し、上
りハイウェイ７からセレクタ（ＳＥＬ）８を介して入力
される上り音声データ（ＤVU）を、順次シフトレジスタ
（ＳＦＲ）１０に入力する。
【００３４】シフトレジスタ（ＳＦＲ）１０は、セレク
タ（ＳＥＬ）９から入力される上り音声データ（ＤVU）
を、所定のクロック信号（ＣＬＫ）に同期して１ビット
宛蓄積し、時点ｔ22には、上り音声データ（ＤVU）を構
成する８ビットが総てシフトレジスタ（ＳＦＲ）１０に
蓄積される。
【００３５】上り音声メモリ（ＵＶＭ）１１は、時点ｔ
22に書込信号（ＷVU）を入力されると、丁度シフトレジ
スタ（ＳＦＲ）１０に蓄積され終わった上り音声データ
（Ｄ VU）を、指定されたアドレス（ＡVU）に蓄積する。
【００３６】セレクタ（ＳＥＬ）９は、時点ｔ22におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(20)を選択し、上りハイウェイ７か
らセレクタ（ＳＥＬ）８を介して入力される上り制御デ
ータ（ＤCU）を、順次シフトレジスタ（ＳＦＲ）１２
(20)に入力する。
【００３７】シフトレジスタ（ＳＦＲ）１２(20)は、セ
レクタ（ＳＥＬ）９から入力される上り制御データ（Ｄ
CU）を、所定のクロック信号（ＣＬＫ）に同期して１ビ
ット宛蓄積し、時点ｔ23には、上り音声データ（ＤVU）
を構成する２０ビットが総てシフトレジスタ（ＳＦＲ）
１２(20)に蓄積される。
【００３８】上り制御データメモリ（ＵＣＭ）１３(20)
は、時点ｔ23に書込信号（ＷCU）を入力されると、丁度
シフトレジスタ（ＳＦＲ）１２(20)に蓄積され終わった
上り制御データ（ＤCU）を、指定されたアドレス
（ＡCU）に蓄積する。
【００３９】次に、図11乃至図13において、下りハイウ
ェイ６に対する下り音声データ（Ｄ VD）および下り制御
データ（ＤCD）の送出機能、並びに上りハイウェイ７か
ら到着する上り音声データ（ＤVU）および下り制御デー
タ（ＤCD）の受信機能を試験する場合には、セレクタ
（ＳＥＬ）８に上りハイウェイ７の代わりに折返し経路
１４を選択させる。
【００４０】かかる状態で、前述と同様の過程で、下り
音声メモリ（ＤＶＭ）１から下り音声データ（ＤVD）を
抽出し、シフトレジスタ（ＳＦＲ）２およびセレクタ
（ＳＥＬ）５を介して時点ｔ31乃至ｔ32に下りハイウェ
イ６に送出し、続いて下り制御データメモリ（ＤＣＭ）
３(10)から下り制御データ（ＤCD）を抽出し、シフトレ
ジスタ（ＳＦＲ）４(10)およびセレクタ（ＳＥＬ）５を
介して時点ｔ32乃至ｔ33に下りハイウェイ６に送出し、
更に時点ｔ33乃至ｔ34に、シフトレジスタ（ＳＦＲ）４
(10)から送出された１０ビット分の無意データ（Ｎ）が
セレクタ（ＳＥＬ）５を介して下りハイウェイ６に送出
されると、下り音声データ（ＤVD）、下り制御データ
（ＤCD）および無意データ（Ｎ）は、折返し経路１４を
経由してセレクタ（ＳＥＬ）８にも入力される。
【００４１】今回は、セレクタ（ＳＥＬ）８が折返し経
路１４を選択している為、下り音声データ（ＤVD）、下
り制御データ（ＤCD）および無意データ（Ｎ）はセレク
タ（ＳＥＬ）９に入力される。
【００４２】セレクタ（ＳＥＬ）９は、時点ｔ31乃至ｔ
32においてシフトレジスタ（ＳＦＲ）１０を選択してお
り、折返し経路１４からセレクタ（ＳＥＬ）８を介して
入力される下り音声データ（ＤVD）は、時点ｔ32迄にシ
フトレジスタ（ＳＦＲ）１０に蓄積され、時点ｔ32に書
込信号（ＷVU）が上り音声メモリ（ＵＶＭ）１１に入力
されると、上り音声メモリ（ＵＶＭ）１１には丁度シフ
トレジスタ（ＳＦＲ）１０に蓄積され終わった下り音声
データ（ＤVD）が、指定されたアドレス（ＡVU）に蓄積
される。
【００４３】セレクタ（ＳＥＬ）９は、時点ｔ32におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(20)を選択する為、折返し経路１４
からセレクタ（ＳＥＬ）８を介して入力される下り制御
データ（ＤCD）および無意データ（Ｎ）は、順次シフト
レジスタ（ＳＦＲ）１２(20)に入力される。
【００４４】シフトレジスタ（ＳＦＲ）１２(20)は、前
述と同様に、セレクタ（ＳＥＬ）９から入力される下り
制御データ（ＤCD）を１ビット宛蓄積し、下り制御デー
タ（ＤCD）および無意データ（Ｎ）がシフトレジスタ
（ＳＦＲ）１２(20)に蓄積され終わった時点ｔ34に、上
り制御データメモリ（ＵＣＭ）１３(20)に書込信号（Ｗ
CU）が入力されると、丁度シフトレジスタ（ＳＦＲ）１
２(20)に蓄積され終わった下り制御データ（ＤCD）およ
び無意データ（Ｎ）が、指定されたアドレス（Ａ CU）に
蓄積される。
【００４５】上り音声メモリ（ＵＶＭ）１１に蓄積され
た下り音声データ（ＤVD）を、下り音声メモリ（ＤＶ
Ｍ）１に蓄積されている下り音声データ（ＤVD）と照合
し、両者が一致した場合には、下り音声メモリ（ＤＶ
Ｍ）１から下りハイウェイ６に対する下り音声データ
（ＤVD）の送出機能、並びに上りハイウェイ７から上り
音声メモリ（ＵＶＭ）１１に対する上り音声データ（Ｄ
VU）の受信機能が正常であると判定されるが、両者が不
一致の場合には、前記送出機能および受信機能の何れか
が異常であると判定される。
【００４６】また上り制御データメモリ（ＵＣＭ）１３
(20)に蓄積された下り制御データ（ＤCD）および無意デ
ータ（Ｎ）の内の、前半１０ビットに相当する下り制御
データ（ＤCD）を、下り制御データメモリ（ＤＣＭ）３
(10)に蓄積されている下り制御データ（ＤCD）と照合す
ることにより、下り制御データメモリ（ＤＣＭ）３(1 0)
から下りハイウェイ６に対する下り制御データ（ＤCD）
の送信機能の正常性を検証可能であるが、下り制御デー
タメモリ（ＤＣＭ）３(10)には無意データ（Ｎ）が蓄積
されていない為、上り制御データメモリ（ＵＣＭ）１３
(20)に蓄積されている無意データ（Ｎ）の受信機能の正
常性を検証することは不可能であり、上りハイウェイ７
から上り制御データメモリ（ＵＣＭ）１３(20)に対する
上り制御データ（ＤCU）の受信機能が完全に検証された
ことにはならない。
【００４７】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるメモリ試験方式においては、下りハイ
ウェイ６と上りハイウェイ７との間に折返し経路１４を
設定し、下り音声メモリ（ＤＶＭ）１および下り制御デ
ータメモリ（ＤＣＭ）３から抽出し、下りハイウェイ６
に送出される下り音声データ（ＤVD）および下り制御デ
ータ（ＤCD）を、折返し経路１４を経由して受信し、上
り音声メモリ（ＵＶＭ）１１および上り制御データメモ
リ（ＵＣＭ）１３に蓄積し、下り音声メモリ（ＤＶＭ）
１と上り音声メモリ（ＵＶＭ）１１との蓄積内容と、下
り制御データメモリ（ＤＣＭ）３と上り制御データメモ
リ（ＵＣＭ）１３との蓄積内容とを照合し、照合結果に
基づき下り音声データ（ＤVD）および下り制御データ
（ＤCD）の送出機能、並びに上り音声データ（ＤVU）お
よび上り制御データ（ＤCU）の受信機能を検証していた
為、同一データ長（８ビット）を有する下り音声データ
（ＤVD）および上り音声データ（ＤVU）を処理する下り
音声メモリ（ＤＶＭ）１から下りハイウェイ６への送出
機能および上りハイウェイ７から上り音声メモリ（ＵＶ
Ｍ）１１への受信機能は完全に検証可能であるが、デー
タ長の異なる下り制御データ（ＤCD）および上り制御デ
ータ（ＤCU）を処理する下り制御データメモリ（ＤＣ
Ｍ）３から下りハイウェイ６への送出機能、並びに上り
ハイウェイ７から上り制御データメモリ（ＵＣＭ）１３
への受信機能は完全には検証出来ぬ問題があった。
【００４８】本発明は、下りデータおよび上りデータの
データ長が異なる場合にも、確実に検証可能なメモリ試
験方式を実現することを目的とする。
【００４９】
【課題を解決するための手段】図１は本発明の原理を示
す図であり、同図(a) は本発明（請求項１）の原理を示
し、同図(b) は本発明（請求項２）の原理を示す。
【００５０】図１において、１００は下りデータメモ
リ、１０１は下りデータハイウェイ、２００は上りデー
タメモリ、２０１は上りデータハイウェイである。交換
機は、下りデータメモリ１００に蓄積された下りデータ
（ＤD ）を抽出して下りデータハイウェイ１０１に送信
し、且つ上りデータハイウェイ２０１から到着する上り
データ（ＤU ）を上りデータメモリ２００に蓄積する。
【００５１】３００は、本発明（請求項１）により設け
られたデータ分割手段である。４００は、本発明（請求
項２）により設けられたデータ配列手段である。
【００５２】
【作用】データ分割手段３００は、下りデータ（ＤD ）
のデータ長が上りデータ（ＤU）のデータ長より大きい
場合に、下りデータメモリ１００から抽出した下りデー
タ（ＤD ）を、上りデータ（ＤU ）と同じデータ長以下
の分割データ（ＳD ）に分割し、順次上りデータメモリ
２００に折返し蓄積する。
【００５３】その結果、下りデータメモリ１００から抽
出した下りデータ（ＤD ）と、上りデータメモリ２００
に蓄積した各分割データ（ＳD ）とを照合することによ
り、下りデータメモリ１００および上りデータメモリ２
００の正常性を検証することが可能となる。
【００５４】データ配列手段４００は、下りデータ（Ｄ
D ）のデータ長が上りデータ（ＤU）のデータ長より小
さい場合に、下りデータメモリ１００から抽出した下り
データ（ＤD ）を、上りデータメモリ２００の各上りデ
ータ（ＤU ）の蓄積領域に間隙無く繰返し蓄積する。
【００５５】その結果、下りデータメモリ１００から抽
出した下りデータ（ＤD ）と、上りデータメモリ２００
に蓄積した各下りデータ（ＤD ）とを照合することによ
り、下りデータメモリ１００および上りデータメモリ２
００の正常性を検証することが可能となる。
【００５６】従って、下りデータと上りデータとのデー
タ長が異なる場合にも、下りデータメモリおよび上りデ
ータメモリの正常性が完全に検証可能となり、当該交換
機の信頼性が大幅に向上する。
【００５７】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるメモリ試験方式を示
す図であり、図３は図２におけるハイウェイデータの一
例を示す図であり、図４は図２における試験データの一
例を示す図であり、図５は本発明の他の実施例によるメ
モリ試験方式を示す図であり、図６は図５におけるハイ
ウェイデータの一例を示す図であり、図７は図５におけ
る試験データの一例を示す図である。なお、全図を通じ
て同一符号は同一対象物を示す。
【００５８】最初に、本発明（請求項１）の一実施例
を、図２乃至図４により説明する。図２においては、図
１(a) における下りデータメモリ１００として、２０ビ
ットから成る下り制御データ（ＤCD）を蓄積する下り制
御データメモリ（ＤＣＭ）３(20)が示され、また図１
(a) における下りデータハイウェイ１０１として下りハ
イウェイ６が示され、また図１(a) における上りデータ
メモリ２００として、１０ビットから成る上り制御デー
タ（ＤCU）を蓄積する上り制御データメモリ（ＵＣＭ）
１３(10)が示され、また図１(a) における上りデータハ
イウェイ２０１として上りハイウェイ７が示され、更に
図１(a) におけるデータ分割手段３００として書込信号
生成部（ＷＧ）１６およびセレクタ（ＳＥＬ）１７が設
けられている。
【００５９】セレクタ（ＳＥＬ）１７は、下りハイウェ
イ６を経由して図３(a) に示される如きハイウェイデー
タを送信し、また上りハイウェイ７を経由して図３(b)
に示される如きハイウェイデータを受信する通常の通信
状態においては、書込信号生成部（ＷＧ）１５を選択
し、また下りハイウェイ６に送出する図４に示される如
き試験データを、折返し経路１４を経由して折返すメモ
リ試験状態においては、外部からの指示により、書込信
号生成部（ＷＧ）１５および１６の何れかを選択する。
【００６０】書込信号生成部（ＷＧ）１５は、図３(b)
に示される時点ｔ23、並びに図４における時点ｔ33にお
いて書込信号（ＷCU）を生成し、セレクタ（ＳＥＬ）１
７を介して上り制御データメモリ（ＵＣＭ）１３(10)に
入力するが、書込信号生成部（ＷＧ）１６は、図４に示
される時点ｔ34において書込信号（ＷVU）を生成し、セ
レクタ（ＳＥＬ）１７を介して上り制御データメモリ
（ＵＣＭ）１３(10)に入力する。
【００６１】図２乃至図４において、通常の通信状態に
おいては、セレクタ（ＳＥＬ）８が上りハイウェイ７を
選択し、またセレクタ（ＳＥＬ）１７が書込信号生成部
（ＷＧ）１５を選択している。
【００６２】かかる状態では、下り音声メモリ（ＤＶ
Ｍ）１に蓄積された下り音声データ（ＤVD）（８ビッ
ト）と、下り制御データメモリ（ＤＣＭ）３(20)に蓄積
された下り制御データ（ＤCD）（２０ビット）とは、図
８および図９におけると同様の過程で、それぞれ時点ｔ
11乃至ｔ12および時点ｔ12乃至ｔ13に下りハイウェイ６
に送出され、また上りハイウェイ７から時点ｔ21乃至ｔ
22に到着する上り音声データ（ＤVU）（８ビット）と、
時点ｔ22乃至ｔ23に到着する上り制御データ（ＤCU）
（１０ビット）とは、図８および図９におけると同様の
過程で、それぞれ上り音声メモリ（ＵＶＭ）１１および
上り制御データメモリ（ＵＣＭ）１３(10)に蓄積され、
上りハイウェイ７から時点ｔ23乃至ｔ24に到着する無意
データ（Ｎ）（１０ビット）は廃棄される。
【００６３】次に、下りハイウェイ６に対する下り音声
データ（ＤVD）および下り制御データ（ＤCD）の送出機
能、並びに上りハイウェイ７から到着する上り音声デー
タ（ＤVU）および上り制御データ（ＤCU）の受信機能を
試験する場合には、セレクタ（ＳＥＬ）８に上りハイウ
ェイ７の代わりに折返し経路１４を選択させると共に、
最初はセレクタ（ＳＥＬ）１７に書込信号生成部（Ｗ
Ｇ）１５を選択させて置く。
【００６４】かかる状態では、図８乃至図10におけると
同様の過程で、下り音声メモリ（ＤＶＭ）１から抽出さ
れた下り音声データ（ＤVD）（８ビット）は、総て折返
し経路１４を経由して上り音声メモリ（ＵＶＭ）１１に
蓄積され、また下り制御データメモリ（ＤＣＭ）３(20)
から抽出された下り制御データ（ＤCD）（２０ビット）
の内、時点ｔ32乃至ｔ33に送出された前半データ（Ｄ
CDF ）（１０ビット）のみは、上り制御データメモリ
（ＵＣＭ）１３(10)に蓄積され、時点ｔ33乃至ｔ34に送
出された後半データ（ＤCDR ）（１０ビット）は廃棄さ
れる。
【００６５】以上により、上り音声メモリ（ＵＶＭ）１
１に蓄積された下り音声データ（Ｄ VD）を、下り音声メ
モリ（ＤＶＭ）１に蓄積されている下り音声データ（Ｄ
VD）と照合することにより、下り音声メモリ（ＤＶＭ）
１から下りハイウェイ６に対する下り音声データ
（ＤVD）の送出機能、並びに上りハイウェイ７から上り
音声メモリ（ＵＶＭ）１１に対する上り音声データ（Ｄ
VU）の受信機能の正常性が検証され、また上り制御デー
タメモリ（ＵＣＭ）１３(10)に蓄積された前半データ
（ＤCDF ）を、下り制御データメモリ（ＤＣＭ）３(20)
に蓄積されている下り制御データ（ＤCD）の前半１０ビ
ットと照合することにより、下り制御データメモリ（Ｄ
ＣＭ）３(20)から下りハイウェイ６に対する下り制御デ
ータ（ＤCD）の内の前半データ（ＤCDF ）の送信機能、
並びに上りハイウェイ７から上り制御データメモリ（Ｕ
ＣＭ）１３(10)に対する上り制御データ（ＤCU）の受信
機能の正常性が検証される。
【００６６】次に、セレクタ（ＳＥＬ）８は折返し経路
１４を選択した状態で、更にセレクタ（ＳＥＬ）１７に
書込信号生成部（ＷＧ）１５の代わりに書込信号生成部
（ＷＧ）１６を選択させる。
【００６７】かかる状態で、下り音声メモリ（ＤＶＭ）
１から抽出した下り音声データ（Ｄ VD）を時点ｔ31乃至
ｔ32に下りハイウェイ６に送出し、続いて下り制御デー
タメモリ（ＤＣＭ）３(20)から抽出した下り制御データ
（ＤCD）を時点ｔ32乃至ｔ34に下りハイウェイ６に送出
すると、下り音声データ（ＤVD）および下り制御データ
（ＤCD）は、前述と同様に、折返し経路１４およびセレ
クタ（ＳＥＬ）８を経由してセレクタ（ＳＥＬ）９に入
力される。
【００６８】セレクタ（ＳＥＬ）９は、時点ｔ31乃至ｔ
32においてシフトレジスタ（ＳＦＲ）１０を選択してお
り、折返し経路１４からセレクタ（ＳＥＬ）８を介して
入力される下り音声データ（ＤVD）は、時点ｔ32迄にシ
フトレジスタ（ＳＦＲ）１０に蓄積され、時点ｔ32に書
込信号（ＷVU）が上り音声メモリ（ＵＶＭ）１１に入力
されると、上り音声メモリ（ＵＶＭ）１１には丁度シフ
トレジスタ（ＳＦＲ）１０に蓄積され終わった下り音声
データ（ＤVD）が、指定されたアドレス（ＡVU）に蓄積
される。
【００６９】セレクタ（ＳＥＬ）９は、時点ｔ32におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(10)を選択する為、折返し経路１４
からセレクタ（ＳＥＬ）８を介して入力される下り制御
データ（ＤCD）は、順次シフトレジスタ（ＳＦＲ）１２
(10)に入力される。
【００７０】シフトレジスタ（ＳＦＲ）１２(10)は、前
述と同様に、セレクタ（ＳＥＬ）９から入力される下り
制御データ（ＤCD）を１ビット宛蓄積するが、今回は書
込信号生成部（ＷＧ）１６がセレクタ（ＳＥＬ）１７を
介して上り制御データメモリ（ＵＣＭ）１３(10)に接続
されている為、下り制御データ（ＤCD）の前半データ
（ＤCDF ）（１０ビット）がシフトレジスタ（ＳＦＲ）
１２(10)に蓄積され終わった時点ｔ33には、書込信号
（ＷVU）が上り制御データメモリ（ＵＣＭ）１３(1 0)に
入力されず、従って前半データ（ＤCDF ）は上り制御デ
ータメモリ（ＵＣＭ）１３(10)に蓄積されない。
【００７１】なおシフトレジスタ（ＳＦＲ）１２
(10)は、引続きセレクタ（ＳＥＬ）９から入力される下
り制御データ（ＤCD）の後半データ（ＤCDR ）を１ビッ
ト宛蓄積し、時点ｔ34に総ての後半データ（ＤCDR ）
（１０ビット）を蓄積し終わる。
【００７２】時点ｔ34には、書込信号生成部（ＷＧ）１
６が書込信号（ＷCU）を上り制御データメモリ（ＵＣ
Ｍ）１３(10)に入力する為、丁度シフトレジスタ（ＳＦ
Ｒ）１２(10)に蓄積されている後半データ（ＤCDR ）
が、上り制御データメモリ（ＵＣＭ）１３(10)の指定さ
れたアドレス（ＡCU）に蓄積される。以上により、上り
制御データメモリ（ＵＣＭ）１３(10)に蓄積された後半
データ（ＤCDR ）を、下り制御データメモリ（ＤＣＭ）
３(20)に蓄積されている下り制御データ（ＤCD）の後半
１０ビットと照合することにより、下り制御データメモ
リ（ＤＣＭ）３(20)から下りハイウェイ６に対する下り
制御データ（ＤCD）の内の後半データ（ＤCDR ）の送信
機能の正常性が検証される。
【００７３】以上の説明から明らかな如く、本発明（請
求項１）の実施例によれば、セレクタ（ＳＥＬ）１７に
書込信号生成部（ＷＧ）１５を選択させて試験を実行す
ることにより、下り制御データメモリ（ＤＣＭ）３(20)
から下りハイウェイ６に対する下り制御データ（ＤCD）
の内の前半データ（ＤCDF ）の送信機能の正常性が検証
され、更にセレクタ（ＳＥＬ）１７に書込信号生成部
（ＷＧ）１６を選択させて試験を実行することにより、
下り制御データメモリ（ＤＣＭ）３(20)から下りハイウ
ェイ６に対する下り制御データ（ＤCD）の内の後半デー
タ（ＤCDR ）の送信機能の正常性が検証されることによ
り、下り制御データメモリ（ＤＣＭ）３(2 0)から下りハ
イウェイ６に対する下り制御データ（ＤCD）の送信機能
の正常性が完全に検証されることとなる。
【００７４】次に、本発明（請求項２）の一実施例を、
図５乃至図７により説明する。図５においては、図１
(b) における下りデータメモリ１００として、１０ビッ
トから成る下り制御データ（ＤCD）を蓄積する下り制御
データメモリ（ＤＣＭ）３(10)が示され、また図１(b)
における下りデータハイウェイ１０１として下りハイウ
ェイ６が示され、また図１(b) における上りデータメモ
リ２００として、２０ビットから成る上り制御データ
（ＤCU）を蓄積する上り制御データメモリ（ＵＣＭ）１
３(20)が示され、また図１(b) における上りデータハイ
ウェイ２０１として上りハイウェイ７が示され、更に図
１(b) におけるデータ分割手段３００として書込信号生
成部（ＷＧ）１９およびセレクタ（ＳＥＬ）１７が設け
られている。
【００７５】セレクタ（ＳＥＬ）１７は、図２における
と同様に、下りハイウェイ６を経由して図６(a) に示さ
れる如きハイウェイデータを送信し、また上りハイウェ
イ７を経由して図６(b) に示される如きハイウェイデー
タを受信する通常の通信状態においては書込信号生成部
（ＷＧ）１８を選択し、また下りハイウェイ６に送出す
る図７に示される如き試験データを、折返し経路１４を
経由して折返すメモリ試験状態においては、外部からの
指示により、書込信号生成部（ＷＧ）１８および１９の
何れかを選択する。
【００７６】書込信号生成部（ＷＧ）１８は、図６(b)
に示される時点ｔ23、並びに図７における時点ｔ34にお
いて書込信号（ＷCU）を生成し、セレクタ（ＳＥＬ）１
７を介して上り制御データメモリ（ＵＣＭ）１３(20)に
入力するが、書込信号生成部（ＷＧ）１９は、図７に示
される時点ｔ33において書込信号（ＷVU）を生成し、セ
レクタ（ＳＥＬ）１７を介して上り制御データメモリ
（ＵＣＭ）１３(20)に入力する。
【００７７】図５乃至図７において、通常の通信状態に
おいては、セレクタ（ＳＥＬ）８が上りハイウェイ７を
選択し、またセレクタ（ＳＥＬ）１７が書込信号生成部
（ＷＧ）１８を選択している。
【００７８】かかる状態では、下り音声メモリ（ＤＶ
Ｍ）１に蓄積された下り音声データ（ＤVD）（８ビッ
ト）と、下り制御データメモリ（ＤＣＭ）３(10)に蓄積
された下り制御データ（ＤCD）（１０ビット）と、１０
ビット分の無意データ（Ｎ）とは、図11および図12にお
けると同様の過程で、それぞれ時点ｔ11乃至ｔ12、時点
ｔ 12乃至ｔ13および時点ｔ13乃至ｔ14に下りハイウェイ
６に送出され、また上りハイウェイ７から時点ｔ21乃至
ｔ22に到着する上り音声データ（ＤVU）（８ビット）
と、時点ｔ22乃至ｔ23に到着する上り制御データ
（ＤCU）（２０ビット）とは、図11および図12における
と同様の過程で、それぞれ上り音声メモリ（ＵＶＭ）１
１および上り制御データメモリ（ＵＣＭ）１３(20)に蓄
積される。
【００７９】次に、下りハイウェイ６に対する下り音声
データ（ＤVD）および下り制御データ（ＤCD）の送出機
能、並びに上りハイウェイ７から到着する上り音声デー
タ（ＤVU）および上り制御データ（ＤCU）の受信機能を
試験する場合には、セレクタ（ＳＥＬ）８に上りハイウ
ェイ７の代わりに折返し経路１４を選択させると共に、
最初はセレクタ（ＳＥＬ）１７に書込信号生成部（Ｗ
Ｇ）１８を選択させて置く。
【００８０】かかる状態では、図11乃至図13におけると
同様の過程で、下り音声メモリ（ＤＶＭ）１から抽出さ
れ、時点ｔ31乃至ｔ32に下りハイウェイ６に送出された
下り音声データ（ＤVD）（８ビット）は、総て折返し経
路１４を経由して上り音声メモリ（ＵＶＭ）１１に蓄積
され、また下り制御データメモリ（ＤＣＭ）３(10)から
抽出され、時点ｔ32乃至ｔ33に下りハイウェイ６に送出
された下り制御データ（ＤCD）（１０ビット）と、続い
て時点ｔ33乃至ｔ34に下りハイウェイ６に送出された無
意データ（Ｎ）（１０ビット）とは、折返し経路１４を
経由して上り制御データメモリ（ＵＣＭ）１３(20)に蓄
積される。
【００８１】以上により、上り音声メモリ（ＵＶＭ）１
１に蓄積された下り音声データ（Ｄ VD）を、下り音声メ
モリ（ＤＶＭ）１に蓄積されている下り音声データ（Ｄ
VD）と照合することにより、下り音声メモリ（ＤＶＭ）
１から下りハイウェイ６に対する下り音声データ
（ＤVD）の送出機能、並びに上りハイウェイ７から上り
音声メモリ（ＵＶＭ）１１に対する上り音声データ（Ｄ
VU）の受信機能の正常性が検証され、また上り制御デー
タメモリ（ＵＣＭ）１３(20)に蓄積された下り制御デー
タ（ＤCD）（１０ビット）および無意データ（Ｎ）（１
０ビット）の内の下り制御データ（ＤCD）（１０ビッ
ト）のみを、下り制御データメモリ（ＤＣＭ）３ (10)に
蓄積されている下り制御データ（ＤCD）（１０ビット）
と照合することにより、下り制御データメモリ（ＤＣ
Ｍ）３(10)から下りハイウェイ６に対する下り制御デー
タ（ＤCD）の送信機能、並びに上りハイウェイ７から上
り制御データメモリ（ＵＣＭ）１３(20)に対する上り制
御データ（ＤCU）の内の前半データ（ＤCUF ）に相当す
る部分の受信機能の正常性が検証される。
【００８２】次に、セレクタ（ＳＥＬ）８は折返し経路
１４を選択した状態で、更にセレクタ（ＳＥＬ）１７に
書込信号生成部（ＷＧ）１８の代わりに書込信号生成部
（ＷＧ）１９を選択させる。
【００８３】かかる状態で、前述と同様に、下り音声メ
モリ（ＤＶＭ）１から抽出した下り音声データ（ＤVD）
を時点ｔ31乃至ｔ32に下りハイウェイ６に送出し、続い
て下り制御データメモリ（ＤＣＭ）３(10)から抽出した
下り制御データ（ＤCD）（１０ビット）を時点ｔ32乃至
ｔ33に下りハイウェイ６に送出し、更に無意データ
（Ｎ）（１０ビット）を時点ｔ33乃至ｔ34に下りハイウ
ェイ６に送出すると、下り音声データ（ＤVD）、下り制
御データ（ＤCD）および無意データ（Ｎ）（１０ビッ
ト）は、折返し経路１４およびセレクタ（ＳＥＬ）８を
経由してセレクタ（ＳＥＬ）９に入力される。
【００８４】セレクタ（ＳＥＬ）９は、時点ｔ31乃至ｔ
32においてシフトレジスタ（ＳＦＲ）１０を選択してお
り、折返し経路１４からセレクタ（ＳＥＬ）８を介して
入力される下り音声データ（ＤVD）は、時点ｔ32迄にシ
フトレジスタ（ＳＦＲ）１０に蓄積され、時点ｔ32に書
込信号（ＷVU）が上り音声メモリ（ＵＶＭ）１１に入力
されると、上り音声メモリ（ＵＶＭ）１１には丁度シフ
トレジスタ（ＳＦＲ）１０に蓄積され終わった下り音声
データ（ＤVD）が、指定されたアドレス（ＡVU）に蓄積
される。
【００８５】セレクタ（ＳＥＬ）９は、時点ｔ32におい
てシフトレジスタ（ＳＦＲ）１０の代わりにシフトレジ
スタ（ＳＦＲ）１２(20)を選択する為、折返し経路１４
からセレクタ（ＳＥＬ）８を介して入力される下り制御
データ（ＤCD）は、順次シフトレジスタ（ＳＦＲ）１２
(20)に入力される。
【００８６】シフトレジスタ（ＳＦＲ）１２(20)は、前
述と同様に、セレクタ（ＳＥＬ）９から入力される下り
制御データ（ＤCD）を１ビット宛蓄積するが、今回は書
込信号生成部（ＷＧ）１９がセレクタ（ＳＥＬ）１７を
介して上り制御データメモリ（ＵＣＭ）１３(20)に接続
されている為、下り制御データ（ＤCD）（１０ビット）
がシフトレジスタ（ＳＦＲ）１２(20)の後半に蓄積され
終わり、シフトレジスタ（ＳＦＲ）１２(20)の前半１０
ビット分には無意データ（Ｎ）が蓄積されている時点ｔ
33に、書込信号生成部（ＷＧ）１９が生成する書込信号
（ＷVU）が上り制御データメモリ（ＵＣＭ）１３(20)に
入力され、シフトレジスタ（ＳＦＲ）１２(20)の蓄積内
容、即ち無意データ（Ｎ）（１０ビット）および下り制
御データ（ＤCD）（１０ビット）が上り制御データメモ
リ（ＵＣＭ）１３(20)の指定されたアドレス（ＡCU）に
蓄積される。
【００８７】以上により、上り制御データメモリ（ＵＣ
Ｍ）１３(20)に蓄積された無意データ（Ｎ）（１０ビッ
ト）および下り制御データ（ＤCD）（１０ビット）の内
の下り制御データ（ＤCD）のみを、下り制御データメモ
リ（ＤＣＭ）３(10)に蓄積されている下り制御データ
（ＤCD）（１０ビット）と照合することにより、上りハ
イウェイ７から上り制御データメモリ（ＵＣＭ）１３
(20)に対する上り制御データ（ＤCU）の内の後半データ
（ＤCUR ）に相当する部分の受信機能の正常性が検証さ
れる。
【００８８】以上の説明から明らかな如く、本発明（請
求項２）の実施例によれば、セレクタ（ＳＥＬ）１７に
書込信号生成部（ＷＧ）１８を選択させて試験を実行す
ることにより、上りハイウェイ７から上り制御データメ
モリ（ＵＣＭ）１３(20)に対する上り制御データ
（ＤCU）の内の前半データ（ＤCUF ）の受信機能の正常
性が検証され、更にセレクタ（ＳＥＬ）１７に書込信号
生成部（ＷＧ）１９を選択させて試験を実行することに
より、上りハイウェイ７から上り制御データメモリ（Ｕ
ＣＭ）１３(20)に対する上り制御データ（ＤCU）の内の
後半データ（ＤCUR ）の受信機能の正常性が検証される
ことにより、上りハイウェイ７から上り制御データメモ
リ（ＵＣＭ）１３(20)に対する上り制御データ（ＤCU）
の受信機能の正常性が完全に検証されることとなる。
【００８９】なお、図２乃至図７はあく迄本発明の一実
施例に過ぎず、例えば下りデータ（ＤD ）および上りデ
ータ（ＤU ）のデータ長は１０ビットおよび２０ビット
の何れかに限定されることは無く、他に幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変わらな
い。またデータ分割手段３００およびデータ配列手段４
００の構成は、図示される書込信号生成部（ＷＧ）１６
および１８、並びにセレクタ（ＳＥＬ）１７に限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。
【００９０】
【発明の効果】以上、本発明によれば、下りデータと上
りデータとのデータ長が異なる場合にも、下りデータメ
モリおよび上りデータメモリの正常性が完全に検証可能
となり、当該交換機の信頼性が大幅に向上する。
【図面の簡単な説明】
【図１】 本発明の原理を示す図で、同図(a) は本発明
（請求項１）の原理を示し、同図(b) は本発明（請求項
２）の原理を示す
【図２】 本発明の一実施例によるメモリ試験方式を示
す図
【図３】 図２におけるハイウェイデータの一例を示す
図
【図４】 図２における試験データの一例を示す図
【図５】 本発明の他の実施例によるメモリ試験方式を
示す図
【図６】 図５におけるハイウェイデータの一例を示す
図
【図７】 図５における試験データの一例を示す図
【図８】 従来あるメモリ試験方式の一例を示す図
【図９】 図８におけるハイウェイデータの一例を示す
図
【図10】 図８における試験データの一例を示す図
【図11】 従来あるメモリ試験方式の他の一例を示す図
【図12】 図11におけるハイウェイデータの一例を示す
図
【図13】 図11における試験データの一例を示す図
【符号の説明】
１ 下り音声メモリ（ＤＶＭ） ２、４、１０、１２ シフトレジスタ（ＳＦＲ） ３ 下り制御データメモリ（ＤＣＭ） ５、８、９、１７ セレクタ（ＳＥＬ） ６ 下りハイウェイ ７ 上りハイウェイ １１ 上り音声メモリ（ＵＶＭ） １３ 上り制御データメモリ（ＵＣＭ） １４ 折返し経路 １５、１６、１８、１９ 書込信号生成部（ＷＧ） １００ 下りデータメモリ １０１ 下りデータハイウェイ ２００ 上りデータメモリ ２０１ 上りデータハイウェイ ３００ データ分割手段 ４００ データ配列手段
フロントページの続き (72)発明者 関根 茂 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 下りデータメモリ（１００）に蓄積され
    た下りデータ（ＤD）を抽出して下りデータハイウェイ
    （１０１）に送信し、且つ上りデータハイウェイ（２０
    １）から到着する上りデータ（ＤU ）を上りデータメモ
    リ（２００）に蓄積する交換機において、 前記下りデータ（ＤD ）のデータ長が前記上りデータ
    （ＤU ）のデータ長より大きい場合に、前記下りデータ
    メモリ（１００）から抽出した前記下りデータ（ＤD ）
    を、前記上りデータ（ＤU ）と同じデータ長以下の分割
    データ（ＳD ）に分割し、順次前記上りデータメモリ
    （２００）に折返し蓄積するデータ分割手段（３００）
    を設け、 前記下りデータメモリ（１００）から抽出した下りデー
    タ（ＤD ）と、前記上りデータメモリ（２００）に蓄積
    した前記各分割データ（ＳD ）とを照合することによ
    り、前記下りデータメモリ（１００）および上りデータ
    メモリ（２００）の正常性を検証することを特徴とする
    メモリ試験方式。
  2. 【請求項２】 下りデータメモリ（１００）に蓄積され
    た下りデータ（ＤD）を抽出して下りデータハイウェイ
    （１０１）に送信し、且つ上りデータハイウェイ（２０
    １）から到着する上りデータ（ＤU ）を上りデータメモ
    リ（２００）に蓄積する交換機において、 前記下りデータ（ＤD ）のデータ長が前記上りデータ
    （ＤU ）のデータ長より小さい場合に、前記下りデータ
    メモリ（１００）から抽出した前記下りデータ（ＤD ）
    を、前記上りデータメモリ（２００）の各上りデータ
    （ＤU ）の蓄積領域に間隙無く繰返し蓄積するデータ配
    列手段（４００）を設け、 下りデータメモリ（１００）から抽出した下りデータ
    （ＤD ）と、前記上りデータメモリ（２００）に蓄積し
    た各下りデータ（ＤD ）とを照合することにより、前記
    下りデータメモリ（１００）および上りデータメモリ
    （２００）の正常性を検証することを特徴とするメモリ
    試験方式。
JP15987692A 1992-06-19 1992-06-19 メモリ試験方式 Withdrawn JPH066451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15987692A JPH066451A (ja) 1992-06-19 1992-06-19 メモリ試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15987692A JPH066451A (ja) 1992-06-19 1992-06-19 メモリ試験方式

Publications (1)

Publication Number Publication Date
JPH066451A true JPH066451A (ja) 1994-01-14

Family

ID=15703138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15987692A Withdrawn JPH066451A (ja) 1992-06-19 1992-06-19 メモリ試験方式

Country Status (1)

Country Link
JP (1) JPH066451A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605331B2 (en) 2011-12-28 2017-03-28 Jfe Steel Corporation Batch annealing furnace for coils

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605331B2 (en) 2011-12-28 2017-03-28 Jfe Steel Corporation Batch annealing furnace for coils

Similar Documents

Publication Publication Date Title
US4916690A (en) Division multiplex packet switching circuit using a circular shift register
AU617928B2 (en) Queueing protocol
US6768734B2 (en) Device and method for equalizing data delays
US4594705A (en) Bus-configured local area network with data exchange capability
US5210773A (en) Process for the intermediate amplification of digital signals and intermediate amplifiers for digital signals
CN101682572A (zh) 通信系统、通信节点和分组调度方法
JPH066451A (ja) メモリ試験方式
JPS60240230A (ja) 受信デ−タ処理装置
US5907554A (en) Method for transmitting digital data
JPH03214942A (ja) ディジタル信号時間差補正回路
JPH0142177B2 (ja)
JP2806568B2 (ja) 共通バス制御方式
JPH0425743B2 (ja)
JP3110084B2 (ja) 受信タイミング制御装置
JP3268337B2 (ja) 回線切替方式
JPH01221958A (ja) 欠損パケットの補間回路
JP3430689B2 (ja) 双方向リピータ装置
JP3042084B2 (ja) インタフェース回路
JPH0756962B2 (ja) データ通信システム
JP2644558B2 (ja) 通信装置の試験装置および試験方法
JP3106962B2 (ja) データ伝送経路の識別情報生成システム
JPH0666800B2 (ja) 局アドレスによる選択受信装置
JPS6355264B2 (ja)
JPS58123260A (ja) フレ−ム同期方式
JPH06104891A (ja) フレーム位相合せ方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831