JPH066343A - フレーム信号発生回路 - Google Patents
フレーム信号発生回路Info
- Publication number
- JPH066343A JPH066343A JP4163227A JP16322792A JPH066343A JP H066343 A JPH066343 A JP H066343A JP 4163227 A JP4163227 A JP 4163227A JP 16322792 A JP16322792 A JP 16322792A JP H066343 A JPH066343 A JP H066343A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame
- signal
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】互いに異なるフレーム構成の入力信号から、自
動的に同期をとったフレーム信号を出力する。 【構成】フレーム回路２は、二つの入力信号１のいずれ
が入力されても、制御回路７からの制御信号４の制御モ
ードに従って入力信号１のフレーム同期をとり、フレー
ムパルス３を発生する。このフレーム回路２は同期はず
れのときモニター出力９を生じる。タイマー回路５は一
定間隔の信号を出力し、禁止回路６はタイマー回路出力
とモニター出力のＡＮＤゲートをとる。制御回路７は禁
止回路６からタイマー回路出力を供給されるときには制
御信号４の制御モードを切替制御し、タイマー回路出力
を供給されないときには制御モードを一定に保つ。
動的に同期をとったフレーム信号を出力する。 【構成】フレーム回路２は、二つの入力信号１のいずれ
が入力されても、制御回路７からの制御信号４の制御モ
ードに従って入力信号１のフレーム同期をとり、フレー
ムパルス３を発生する。このフレーム回路２は同期はず
れのときモニター出力９を生じる。タイマー回路５は一
定間隔の信号を出力し、禁止回路６はタイマー回路出力
とモニター出力のＡＮＤゲートをとる。制御回路７は禁
止回路６からタイマー回路出力を供給されるときには制
御信号４の制御モードを切替制御し、タイマー回路出力
を供給されないときには制御モードを一定に保つ。
Description
【０００１】
【産業上の利用分野】本発明はフレーム信号発生回路に
関し、特に、互いに異なるフレーム構成の二つのデジタ
ル入力信号のいずれからもフレーム信号を出力するフレ
ーム信号発生回路に関する。
関し、特に、互いに異なるフレーム構成の二つのデジタ
ル入力信号のいずれからもフレーム信号を出力するフレ
ーム信号発生回路に関する。
【０００２】
【従来の技術】従来のこの種のフレーム信号発生回路に
ついて、図３のブロック図を参照して説明する。
ついて、図３のブロック図を参照して説明する。
【０００３】フレーム回路２ａは、互いに異なるフレー
ム構成（Ｆ１およびＦ２）の二つの入力信号１のいずれ
にも応答してフレームパルス３を出力する。即ち、フレ
ーム回路２ａは、制御端子に入力される制御信号４の制
御モードによって、フレーム構成Ｆ１あるいはＦ２のど
ちらかのフレームパルス３を出力する。
ム構成（Ｆ１およびＦ２）の二つの入力信号１のいずれ
にも応答してフレームパルス３を出力する。即ち、フレ
ーム回路２ａは、制御端子に入力される制御信号４の制
御モードによって、フレーム構成Ｆ１あるいはＦ２のど
ちらかのフレームパルス３を出力する。
【０００４】このフレーム回路２ａでは、上記制御端子
に入力する制御信号４の制御モードを予めフレーム構成
Ｆ１あるいはＦ２のどちらかにセットするか、または上
記制御端子をストラップ等で切り替えて制御モードを変
えている。
に入力する制御信号４の制御モードを予めフレーム構成
Ｆ１あるいはＦ２のどちらかにセットするか、または上
記制御端子をストラップ等で切り替えて制御モードを変
えている。
【０００５】
【発明が解決しようとする課題】この従来のフレーム信
号発生回路では、入力信号のフレーム構成に応じて予め
フレーム回路を設定しておくか、またはストラップ等を
変更しなければならず、入力信号のフレーム構成が変化
する場合には、その都度フレーム回路の人手による設定
変更が必要になるという欠点があった。
号発生回路では、入力信号のフレーム構成に応じて予め
フレーム回路を設定しておくか、またはストラップ等を
変更しなければならず、入力信号のフレーム構成が変化
する場合には、その都度フレーム回路の人手による設定
変更が必要になるという欠点があった。
【０００６】
【課題を解決するための手段】本発明のフレーム回路
は、互いに異なるフレーム構成の二つのデジタル信号の
いずれからも前記デジタル信号対応のフレーム信号を出
力するフレーム信号発生回路であって、制御信号の制御
モードおよび前記デジタル信号に応答して前記デジタル
信号の一つに対応する前記フレーム信号を生じるととも
にフレーム同期はずれ時にはフレーム同期はずれ信号を
出力するフレーム回路と、一定間隔の信号を出力するタ
イマー回路と、前記タイマー回路出力と前記同期はずれ
信号とのＡＮＤゲートを取る禁止回路と、前記禁止回路
出力により前記制御信号の制御モードを決定する制御回
路とを備えている。
は、互いに異なるフレーム構成の二つのデジタル信号の
いずれからも前記デジタル信号対応のフレーム信号を出
力するフレーム信号発生回路であって、制御信号の制御
モードおよび前記デジタル信号に応答して前記デジタル
信号の一つに対応する前記フレーム信号を生じるととも
にフレーム同期はずれ時にはフレーム同期はずれ信号を
出力するフレーム回路と、一定間隔の信号を出力するタ
イマー回路と、前記タイマー回路出力と前記同期はずれ
信号とのＡＮＤゲートを取る禁止回路と、前記禁止回路
出力により前記制御信号の制御モードを決定する制御回
路とを備えている。
【０００７】また、前記制御回路が、前記禁止回路から
前記タイマー回路出力を供給されると前記タイマー回路
出力の信号間隔に従って前記制御信号の制御モードを切
替え、前記禁止回路から前記タイマー回路出力を供給さ
れないときには前記制御信号の制御モードを一定に保つ
ようにしてもよい。
前記タイマー回路出力を供給されると前記タイマー回路
出力の信号間隔に従って前記制御信号の制御モードを切
替え、前記禁止回路から前記タイマー回路出力を供給さ
れないときには前記制御信号の制御モードを一定に保つ
ようにしてもよい。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明の一実施例のブロック図で
ある。また、図２はこの実施例のタイミング図である。
ある。また、図２はこの実施例のタイミング図である。
【００１０】このフレーム信号発生回路において、この
フレーム回路２は、従来技術によるフレーム回路２ａと
同様に互いに異なるフレーム構成（Ｆ１およびＦ２）の
二つの入力信号１のいずれにも応答し、それぞれのフレ
ーム構成Ｆ１およびＦ２に対応したフレームパルス３を
出力する。即ち、このフレーム回路２は制御回路７が出
力する制御信号４の制御モードによって制御され、この
フレーム回路２が入力信号１に同期したとき、入力信号
１のフレーム位置を示すフレームパルス３を出力する。
また、このフレーム回路２は、従来技術によるフレーム
回路２ａの機能に加え、同期はずれ状態では、フレーム
同期はずれ状態にあることを表わすモニター出力９を出
力する機能を備えている。
フレーム回路２は、従来技術によるフレーム回路２ａと
同様に互いに異なるフレーム構成（Ｆ１およびＦ２）の
二つの入力信号１のいずれにも応答し、それぞれのフレ
ーム構成Ｆ１およびＦ２に対応したフレームパルス３を
出力する。即ち、このフレーム回路２は制御回路７が出
力する制御信号４の制御モードによって制御され、この
フレーム回路２が入力信号１に同期したとき、入力信号
１のフレーム位置を示すフレームパルス３を出力する。
また、このフレーム回路２は、従来技術によるフレーム
回路２ａの機能に加え、同期はずれ状態では、フレーム
同期はずれ状態にあることを表わすモニター出力９を出
力する機能を備えている。
【００１１】タイマー回路５は一定間隔のデジタル信号
を出力し、このタイマー回路出力とモニター出力９と
が、禁止回路６，具体的にはＡＮＤ回路８により、ＡＮ
Ｄゲートを取られる。すると、禁止回路６は、フレーム
回路２のフレーム（同期）はずれ時にのみ（例えば、時
刻Ｔ０からＴ１の間およびＴ２とＴ３の間）、タイマー
回路出力を制御回路７に供給する。制御回路７は、禁止
回路６からのタイマー回路出力に従った信号間隔の制御
信号４を出力し、フレーム回路２の制御モードを切替制
御する。逆に、フレーム回路２が同期しており（例え
ば、時刻Ｔ１からＴ２の間およびＴ３以降）、従ってフ
レーム回路２からのモニター出力９が禁止回路６に供給
されないときには、制御回路７にはタイマー回路出力が
供給されず、制御回路７はフレーム回路２の制御モード
をＦ１またはＦ２の一定状態に保つ一定レベルの制御信
号４を出力する。
を出力し、このタイマー回路出力とモニター出力９と
が、禁止回路６，具体的にはＡＮＤ回路８により、ＡＮ
Ｄゲートを取られる。すると、禁止回路６は、フレーム
回路２のフレーム（同期）はずれ時にのみ（例えば、時
刻Ｔ０からＴ１の間およびＴ２とＴ３の間）、タイマー
回路出力を制御回路７に供給する。制御回路７は、禁止
回路６からのタイマー回路出力に従った信号間隔の制御
信号４を出力し、フレーム回路２の制御モードを切替制
御する。逆に、フレーム回路２が同期しており（例え
ば、時刻Ｔ１からＴ２の間およびＴ３以降）、従ってフ
レーム回路２からのモニター出力９が禁止回路６に供給
されないときには、制御回路７にはタイマー回路出力が
供給されず、制御回路７はフレーム回路２の制御モード
をＦ１またはＦ２の一定状態に保つ一定レベルの制御信
号４を出力する。
【００１２】入力信号１が異なるフレーム構成に変化す
ると、フレーム回路２はフレーム同期はずれ状態になり
（例えば、時刻Ｔ２からＴ３の間でフレーム構成がＦ１
からＦ２に変化）、モニター回路出力９が出力され、タ
イマー回路５からの出力が制御回路７に供給される。そ
して、制御回路７からの制御信号４のレベルはタイマー
回路５の出力する信号周期に応じて変化している。この
レベル変化は、フレーム回路２が入力信号１に同期する
まで続く。
ると、フレーム回路２はフレーム同期はずれ状態になり
（例えば、時刻Ｔ２からＴ３の間でフレーム構成がＦ１
からＦ２に変化）、モニター回路出力９が出力され、タ
イマー回路５からの出力が制御回路７に供給される。そ
して、制御回路７からの制御信号４のレベルはタイマー
回路５の出力する信号周期に応じて変化している。この
レベル変化は、フレーム回路２が入力信号１に同期する
まで続く。
【００１３】つまり、実施例のフレーム信号発生回路
は、フレーム回路２の同期制御モードを自動的に切替え
ることにより、異なるフレームを有する入力信号１につ
いて自動的にフレーム同期をとり、フレームパルス３を
出力することができる。
は、フレーム回路２の同期制御モードを自動的に切替え
ることにより、異なるフレームを有する入力信号１につ
いて自動的にフレーム同期をとり、フレームパルス３を
出力することができる。
【００１４】
【発明の効果】以上説明したように本発明は、同期はず
れ時にはタイマー回路から供給される一定間隔の信号に
よりフレーム回路の制御モードを自動的に変化させ、ま
たフレーム同期がとられると制御モードを一定に保つの
で、入力信号のフレーム構成に応じたフレームパルスを
出力することができる。従って本発明では、入力信号に
応じたフレーム回路の制御モード設定を自動的に行うこ
とができるという効果がある。
れ時にはタイマー回路から供給される一定間隔の信号に
よりフレーム回路の制御モードを自動的に変化させ、ま
たフレーム同期がとられると制御モードを一定に保つの
で、入力信号のフレーム構成に応じたフレームパルスを
出力することができる。従って本発明では、入力信号に
応じたフレーム回路の制御モード設定を自動的に行うこ
とができるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】実施例のタイミング図である。
【図３】従来のフレーム回路のブロック図である。
１ 入力信号 ２，２ａ フレーム回路 ３ フレームパルス ４ 制御信号 ５ タイマー回路 ６ 禁止回路 ７ 制御回路 ８ ＡＮＤ回路 ９ モニター回路
Claims (2)
- 【請求項１】 互いに異なるフレーム構成の二つのデジ
タル信号のいずれからも前記デジタル信号対応のフレー
ム信号を出力するフレーム信号発生回路であって、制御
信号の制御モードおよび前記デジタル信号に応答して前
記デジタル信号の一つに対応する前記フレーム信号を生
じるとともにフレーム同期はずれ時にはフレーム同期は
ずれ信号を出力するフレーム回路と、一定間隔の信号を
出力するタイマー回路と、前記タイマー回路出力と前記
同期はずれ信号とのＡＮＤゲートを取る禁止回路と、前
記禁止回路出力により前記制御信号の制御モードを決定
する制御回路とを備えることを特徴とするフレーム信号
発生回路。 - 【請求項２】 前記制御回路が、前記禁止回路から前記
タイマー回路出力を供給されると前記タイマー回路出力
の信号間隔に従って前記制御信号の制御モードを切替
え、前記禁止回路から前記タイマー回路出力を供給され
ないときには前記制御信号の制御モードを一定に保つこ
とを特徴とする請求項１記載のフレーム信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163227A JP2737547B2 (ja) | 1992-06-23 | 1992-06-23 | フレーム信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163227A JP2737547B2 (ja) | 1992-06-23 | 1992-06-23 | フレーム信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066343A true JPH066343A (ja) | 1994-01-14 |
| JP2737547B2 JP2737547B2 (ja) | 1998-04-08 |
Family
ID=15769743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4163227A Expired - Lifetime JP2737547B2 (ja) | 1992-06-23 | 1992-06-23 | フレーム信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377414B1 (ko) * | 1999-08-31 | 2003-03-26 | 주식회사 하이닉스반도체 | 이동통신 시스템에서의 국간 전송로 동기화 장치 및 방법 |
-
1992
- 1992-06-23 JP JP4163227A patent/JP2737547B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377414B1 (ko) * | 1999-08-31 | 2003-03-26 | 주식회사 하이닉스반도체 | 이동통신 시스템에서의 국간 전송로 동기화 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737547B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870011522A (ko) | 클럭 제어 회로 | |
| JP2737547B2 (ja) | フレーム信号発生回路 | |
| US6104710A (en) | Radio selective paging receiver with time setting which avoids receiver noise | |
| JPH0522277A (ja) | 同期回路 | |
| JPH05167439A (ja) | 位相同期ループ回路 | |
| JPS6118235A (ja) | デイジタル通信システムにおける同期方式 | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| SU1596486A1 (ru) | Телевизионна камера | |
| JPS59176941A (ja) | フレ−ム同期回路 | |
| JPH0422569Y2 (ja) | ||
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JPH0365878A (ja) | 同期装置 | |
| JP3021525B2 (ja) | 同期信号の即時同期方式 | |
| JPS63164676A (ja) | 画像処理装置 | |
| KR940017911A (ko) | 신호 보간방법 및 장치 | |
| JPH01284077A (ja) | 同期信号発生器 | |
| JPH02292924A (ja) | 同期装置 | |
| JP2000078487A (ja) | 映像信号切替え装置 | |
| JPS60229590A (ja) | タイミングパルス発生回路 | |
| JPS60224385A (ja) | 文字多重インサ−タ装置 | |
| JPH01106135A (ja) | タイミング出力回路 | |
| JPH03280740A (ja) | クロック切替回路 | |
| JPS62216526A (ja) | デジタル位相同期回路 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |