JPH0661252A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH0661252A
JPH0661252A JP23146092A JP23146092A JPH0661252A JP H0661252 A JPH0661252 A JP H0661252A JP 23146092 A JP23146092 A JP 23146092A JP 23146092 A JP23146092 A JP 23146092A JP H0661252 A JPH0661252 A JP H0661252A
Authority
JP
Japan
Prior art keywords
oxide film
hydrogen
semiconductor device
halogen
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23146092A
Other languages
Japanese (ja)
Inventor
Tatsuya Kunikiyo
辰也 國清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23146092A priority Critical patent/JPH0661252A/en
Publication of JPH0661252A publication Critical patent/JPH0661252A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To restrain a trapping center of carrier from being newly generated through implantation of hot carriers to a gate oxide film in a semiconductor device such as an MOSFET and its manufacturing method. CONSTITUTION:Hydrogen, hydrogen compound, halogen or halogen compound are introduced to a main surface of a semiconductor substrate 1 by an ion implantation device before or after formation of a gate oxide film 4; thereby, density of interface level, fixed charge, trapping center, etc., is reduced and formation of new structural defect due to implantation of hot carrier to the gate oxide film 4 is restrained. A semiconductor device such as an MOSFET having less variation of a gate threshold voltage, that is, resistant to deterioration due to hot carriers is acquired by using the gate oxide film 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特にホットキャリアによる誤動作を防
止する技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a technique for preventing malfunction due to hot carriers.

【0002】[0002]

【従来の技術】MOS(Metal Oxide Semiconductor)ト
ランジスタは、図5(d) に示すように、ソース,ドレイ
ン(ともに10’),およびゲート酸化膜4とゲート電
極5から構成される。
2. Description of the Related Art A MOS (Metal Oxide Semiconductor) transistor is composed of a source and a drain (both 10 '), a gate oxide film 4 and a gate electrode 5, as shown in FIG.

【0003】次に製造工程を図5を参照しながら説明す
る。図中、1は半導体基板、2は該半導体基板1表面を
LOCOS酸化して形成したLOCOS酸化膜、3は該
LOCOS酸化膜2間の半導体表面に対して行うチャネ
ルイオン注入、4は該チャネルイオン注入の後、該半導
体基板表面を酸化して得られるゲート酸化膜、5は該ゲ
ート酸化膜4上に形成されるポリシリコンゲート電極、
6はN- ドレインイオン注入、7は該N- ドレインイオ
ン注入により形成される低濃度N- ソース/ドレイン領
域、8は該ゲート電極5に形成されるサイドウォール
膜、9はN+ ドレインイオン注入、10’はN+ ソース
/ドレイン領域である。図5(d) における上記N- ソー
ス/ドレイン領域7は、N+ ソース/ドレイン領域1
0’とともにLDD(Lightly Doped Drain )構造を形
成するものである。
Next, the manufacturing process will be described with reference to FIG. In the figure, 1 is a semiconductor substrate, 2 is a LOCOS oxide film formed by LOCOS-oxidizing the surface of the semiconductor substrate 1, 3 is channel ion implantation performed on the semiconductor surface between the LOCOS oxide films 2, and 4 is the channel ion. After implantation, a gate oxide film 5 obtained by oxidizing the surface of the semiconductor substrate is a polysilicon gate electrode formed on the gate oxide film 4,
6 is N- drain ion implantation, 7 is a low concentration N- source / drain region formed by the N- drain ion implantation, 8 is a sidewall film formed on the gate electrode 5, and 9 is N + drain ion implantation. 10 'is an N + source / drain region. The N− source / drain region 7 in FIG. 5 (d) is the N + source / drain region 1.
It forms an LDD (Lightly Doped Drain) structure together with 0 '.

【0004】図5(a) に示すように、まず半導体基板1
上にLOCOS酸化膜2を形成した後、チャネルイオン
注入3をする。そして、ゲート酸化膜4を形成した後
(図5(b))、ポリシリコンゲート電極5を堆積し、該ポ
リシリコンゲート電極5をゲート酸化膜4とともにパタ
ーニングした後に、N- ドレイン注入6を行い(図5
(c))、N- ソース/ドレイン領域7を形成する。
As shown in FIG. 5A, first, the semiconductor substrate 1
After forming the LOCOS oxide film 2 thereon, channel ion implantation 3 is performed. Then, after forming the gate oxide film 4 (FIG. 5B), a polysilicon gate electrode 5 is deposited, the polysilicon gate electrode 5 is patterned together with the gate oxide film 4, and then N- drain implantation 6 is performed. (Fig. 5
(c)), N-source / drain regions 7 are formed.

【0005】次に、サイドウォール膜8を、絶縁膜を全
面にデポジションした後、エッチングすることにより形
成し、その後N+ ドレインイオン注入9を行い、N+ ソ
ース/ドレイン領域10’を形成して、N- ドレイン領
域7とともにLDD構造を有するn型MOSFETの基
本構造を構成する。
Next, a sidewall film 8 is formed by depositing an insulating film on the entire surface and then etching it, and then N + drain ion implantation 9 is performed to form an N + source / drain region 10 '. Together with the N- drain region 7, the basic structure of the n-type MOSFET having the LDD structure is formed.

【0006】高密度の集積回路を実現するためには、素
子の微細化が行われているが、素子の動作電圧はTTL
(Transistor-Transistor Logic)レベルである5Vある
いは3.3Vに固定されているので、ゲート酸化膜ある
いは基板中の電界は素子の微細化に伴って実効的に大き
くなっている。そのため、ゲート酸化膜4下の基板中を
走行するキャリア(電子または正孔)は電界により加速
されて高い運動エネルギーを持ち、一部はチャネル走行
中に基板/酸化膜界面のエネルギー障壁を乗り越えてゲ
ート酸化膜4中で捕獲される。この種のキャリアはCH
E(Channel Hot Electron) と呼ばれている。この他に
もドレインに到達した高エネルギーを持つキャリアが不
純物原子と衝突して新たに電子−正孔対を生成させ、こ
の一部が基板/酸化膜界面のエネルギー障壁を乗り越え
てゲート酸化膜5中で捕獲される。この種のキャリアは
DAHC(Drain Avalanche Hot Carrier)と呼ばれる。
In order to realize a high-density integrated circuit, elements are being miniaturized, but the operating voltage of the elements is TTL.
Since it is fixed at 5V or 3.3V which is the (Transistor-Transistor Logic) level, the electric field in the gate oxide film or the substrate is effectively increased with the miniaturization of the element. Therefore, the carriers (electrons or holes) traveling in the substrate under the gate oxide film 4 are accelerated by the electric field and have high kinetic energy, and some of them cross over the energy barrier of the substrate / oxide film interface during channel traveling. It is captured in the gate oxide film 4. This kind of carrier is CH
It is called E (Channel Hot Electron). In addition to this, carriers with high energy that have reached the drain collide with impurity atoms to newly generate electron-hole pairs, and a part of them crosses over the energy barrier at the substrate / oxide film interface and the gate oxide film 5 is formed. Captured inside. This type of carrier is called DAHC (Drain Avalanche Hot Carrier).

【0007】酸化膜4中には上で述べた捕獲中心の他
に、界面準位,界面ソース/固定電荷や可動イオンが存
在する。この様子を図6に示す。4はゲート酸化膜、1
0はナトリウムイオンNa+ 、11はカリウムイオンK
+ 、16(Qm)はナトリウムイオンNa+ カリウムイ
オンK+ 等の可動イオンである。13(Qo)は固定電
荷である。14(Qi)は界面準位である。12(Q
t)は上記CHE(Channel Hot Electron) あるいはD
AHC(Drain Avalanche Hot Carrier)が基板/酸化膜
界面のエネルギー障壁を乗り越えてゲート酸化膜5中で
捕獲されて形成される捕獲中心である。上記界面準位1
4(Qi)はひずんだSi−O結合あるいはシリコンの
不飽和結合
In the oxide film 4, in addition to the trap centers described above, interface states, interface sources / fixed charges and mobile ions are present. This state is shown in FIG. 4 is a gate oxide film, 1
0 is sodium ion Na +, 11 is potassium ion K
+ And 16 (Qm) are mobile ions such as sodium ion Na + potassium ion K +. 13 (Qo) is a fixed charge. 14 (Qi) is an interface state. 12 (Q
t) is the above CHE (Channel Hot Electron) or D
AHC (Drain Avalanche Hot Carrier) is a trapping center formed by being trapped in the gate oxide film 5 over the energy barrier at the substrate / oxide film interface. Above interface level 1
4 (Qi) is distorted Si-O bond or unsaturated bond of silicon

【0008】[0008]

【化1】 [Chemical 1]

【0009】が原因である。可動イオン16はナトリウ
ムイオン(Na+ )やカリウムイオン(K+ )等のアル
カリ性イオンである。これらの電荷はMOSトランジス
タの電気特性に関係がある。MOSトランジスタの電気
特性は三極管領域では次式で与えられる。
The cause is. The mobile ions 16 are alkaline ions such as sodium ions (Na +) and potassium ions (K +). These charges are related to the electrical characteristics of the MOS transistor. The electrical characteristics of the MOS transistor are given by the following equation in the triode region.

【0010】 ID =W/L・μCox(VG −VT)VD …(1)ID = W / L.μCox (VG-VT) VD (1)

【0011】ここで、ID はドレイン電流、Wはゲート
幅、Lはゲート長、μは易動度、Coxはゲート容量、V
G はゲート電圧、VT はゲートしきい値電圧、VD はド
レイン電圧である。このMOSFETの基本的特性は図
7の特性(17)に示される。n型MOSトランジスタ
の場合、界面に固定電荷Qo が発生すると、固定電荷か
らでる電束の影響を受けてゲートしきい値電圧VT はQ
o /Cox分だけ低下し、ID −VG 特性は図7の特性
(18)のようにゲート電圧の負の方にシフトする。ま
た、界面準位Qi が生じると、界面準位が自由キャリア
の一部を捕獲して自由に動き得る電荷量が減少するた
め、図7の特性(19)のように、相互コンダクタンス
が低下する。酸化膜中では、電荷が分布ρ(x) を厚さ方
向に持っているので、ゲートしきい値電圧は次のように
なる。
Where ID is drain current, W is gate width, L is gate length, μ is mobility, Cox is gate capacitance, and V is
G is a gate voltage, VT is a gate threshold voltage, and VD is a drain voltage. The basic characteristic of this MOSFET is shown by the characteristic (17) in FIG. In the case of an n-type MOS transistor, when the fixed charge Qo is generated at the interface, the gate threshold voltage VT is Q due to the influence of the electric flux generated from the fixed charge.
It decreases by o / Cox, and the ID-VG characteristic shifts to the negative side of the gate voltage as shown by the characteristic (18) in FIG. Further, when the interface state Qi is generated, the interface state captures a part of the free carriers and the amount of charge that can move freely is reduced, so that the mutual conductance is reduced as shown by the characteristic (19) in FIG. . Since the charge has a distribution ρ (x) in the thickness direction in the oxide film, the gate threshold voltage is as follows.

【0012】[0012]

【数1】 [Equation 1]

【0013】ここで、φMSは半導体と金属との仕事関数
差、toxはゲート酸化膜厚、QD は反転層電荷、QB は
空乏層電荷、Coxはゲート酸化膜容量、φF はフェルミ
ポテンシャルである。捕獲中心Qt (12)が酸化膜中
にある場合は、シリコン基板/酸化膜界面のエネルギー
障壁を越えた電子が捕獲中心に捕獲されると、捕獲中心
が負の荷電状態になり、ゲートしきい値電圧は式(2) に
従って変動する。
Here, φMS is the work function difference between semiconductor and metal, tox is the gate oxide film thickness, QD is the inversion layer charge, QB is the depletion layer charge, Cox is the gate oxide film capacitance, and φF is the Fermi potential. When the trap center Qt (12) is in the oxide film, when the trap center captures an electron that has passed through the energy barrier of the silicon substrate / oxide interface, the trap center becomes a negative charge state and the gate threshold is reached. The value voltage fluctuates according to equation (2).

【0014】シリコン基板/酸化膜(SiO2)界面のエ
ネルギー障壁を乗り越えたキャリアの一部は、酸化膜中
に分布している捕獲中心に捕獲される。捕獲中心は、
(1) 水分に起因する捕獲中心、(2) 高温熱処理による捕
獲中心、(3) 酸化膜中へのキャリア注入により生成され
る捕獲中心等が知られている。酸化膜中の水分(H2
O)は高温で(Si−O−Si)と反応して、SiOH
(シラノール)やSiHなどの構造欠陥を生成する。こ
のうち、SiOHは電子に対する捕獲中心として作用す
るが、SiHはキャリアの捕獲中心にはならないと報告
されている。また、SiOHの捕獲中心は1000℃以
上の非酸化性雰囲気で熱処理すると顕著に減少すること
が報告されており、シリコンウエハ上のMOSトランジ
スタの通常の製造工程ではゲート酸化膜形成後、高温で
ポリシリコンを堆積するので、水分に起因する捕獲中心
はほとんど消滅すると考えられる。一方、高温熱処理に
より酸化膜中のOH基や酸素イオンが抜けた後にシリコ
ン原子の不飽和結合,化1や酸素空位
Part of the carriers that have overcome the energy barrier at the silicon substrate / oxide film (SiO2) interface are trapped by the trap centers distributed in the oxide film. The capture center is
Known are (1) trap centers due to moisture, (2) trap centers by high temperature heat treatment, and (3) trap centers generated by carrier injection into the oxide film. Moisture in oxide film (H2
O) reacts with (Si-O-Si) at high temperature to form SiOH
It produces structural defects such as (silanol) and SiH. Among them, it is reported that SiOH acts as a trap center for electrons, but SiH does not serve as a trap center for carriers. Further, it has been reported that the capture center of SiOH is remarkably reduced when heat-treated in a non-oxidizing atmosphere at 1000 ° C. or higher, and in a normal manufacturing process of a MOS transistor on a silicon wafer, after the gate oxide film is formed, a poly-silicon is trapped at a high temperature. Since silicon is deposited, it is considered that the trap centers caused by water will almost disappear. On the other hand, after the OH groups and oxygen ions in the oxide film are removed by the high temperature heat treatment, unsaturated bonds of the silicon atoms, chemical formula 1 and oxygen vacancies

【0015】[0015]

【化2】 [Chemical 2]

【0016】による構造欠陥が生成される。この構造欠
陥は電子に対する捕獲中心として作用する。この他、高
温熱処理による捕獲中心としては、シリコン基板/酸化
膜界面付近に存在するひずんだSi−O結合による捕獲
中心がある。この捕獲中心は正孔に対して作用する。高
温熱処理による捕獲中心は、非酸化性雰囲気中で高温熱
処理すると、その密度が増加する。この他に、キャリア
を酸化膜中に注入すると、不飽和シリコン原子が界面付
近に増加することがXPS(X-ray Photoemission Spec
troscopy) の測定で明らかになっている。
A structural defect due to is generated. This structural defect acts as a trap center for electrons. In addition to these, as the trapping centers by the high temperature heat treatment, there are trapping centers by the distorted Si—O bond existing near the silicon substrate / oxide film interface. This trapping center acts on holes. The trap centers formed by the high temperature heat treatment increase in density when the high temperature heat treatment is performed in a non-oxidizing atmosphere. In addition to this, when carriers are injected into the oxide film, unsaturated silicon atoms increase in the vicinity of the interface, and XPS (X-ray Photoemission Spec.
troscopy) measurement.

【0017】従来のMOSトランジスタ製造工程におい
て、ゲート酸化膜形成前に水素雰囲気で熱処理すること
により、界面準位と界面固定電荷を大幅に減少させるこ
とが知られている。この処理により、MOSトランジス
タの初期の動作は界面準位や界面固定電荷の影響から免
れてゲート電極により制御可能であり、ウエハ内でのゲ
ートしきい値電圧のばらつきは小さくなる。しかし、ホ
ットキャリアがゲート酸化膜に注入されるとシリコン基
板/酸化膜界面付近に不飽和シリコン原子が生成され
る。このため、時間がたつとゲートしきい値電圧が変動
し、誤動作の原因になるという問題点があった。
In the conventional MOS transistor manufacturing process, it is known that the interface state and the fixed charge on the interface are significantly reduced by heat treatment in a hydrogen atmosphere before forming the gate oxide film. By this processing, the initial operation of the MOS transistor can be controlled by the gate electrode without being affected by the interface state or the interface fixed charge, and the variation in the gate threshold voltage within the wafer is reduced. However, when hot carriers are injected into the gate oxide film, unsaturated silicon atoms are generated near the silicon substrate / oxide film interface. Therefore, the gate threshold voltage fluctuates over time, which causes a malfunction.

【0018】[0018]

【発明が解決しようとする課題】従来の半導体装置およ
びその製造方法は以上のように構成されており、素子が
微細化すると、半導体基板内の電界が高くなり、キャリ
アが該電界により加速されて高エネルギーを得ることと
なる。そして、該高エネルギーが半導体基板/酸化膜間
のエネルギー障壁をこえると、半導体基板/酸化膜界面
付近に不飽和シリコン原子によるキャリアの捕獲中心が
新たに形成され、これが半導体装置の動作の劣化につな
がるという問題点があった。
The conventional semiconductor device and the method of manufacturing the same are configured as described above. When the element is miniaturized, the electric field in the semiconductor substrate becomes high, and the carriers are accelerated by the electric field. You will get high energy. When the high energy exceeds the energy barrier between the semiconductor substrate and the oxide film, a carrier trap center by unsaturated silicon atoms is newly formed in the vicinity of the interface between the semiconductor substrate and the oxide film, which deteriorates the operation of the semiconductor device. There was a problem of being connected.

【0019】また、ゲートのしきい値を変動させる界面
準位や界面固定電荷は、ゲート酸化前に、非酸化雰囲気
の炉の中で水素を高温で流して導入することにより、大
幅に減少させることができる。しかるに、この方法では
シリコン基板中の水素の分布と導入する濃度を制御する
のが難しいという問題点と、また、この方法ではシリコ
ン基板/酸化膜界面付近に高濃度に水素を導入すること
が難しく、またホットキャリアの注入によって新たな捕
獲中心の生成を許してしまうという問題点があった。
Further, the interface level and the interface fixed charge that change the gate threshold value are greatly reduced by introducing hydrogen by flowing hydrogen at a high temperature in a furnace in a non-oxidizing atmosphere before the gate oxidation. be able to. However, this method has the problem that it is difficult to control the distribution of hydrogen in the silicon substrate and the concentration to be introduced, and this method also makes it difficult to introduce hydrogen at a high concentration near the silicon substrate / oxide film interface. In addition, there is a problem in that the injection of hot carriers allows the generation of new trapping centers.

【0020】この発明は上記のような問題点を解消する
ためになされたもので、長時間動作させた場合において
も、酸化膜へのキャリアの注入により、半導体基板/酸
化膜界面付近に不飽和シリコンが生成されることによる
動作の劣化に対する耐性のある半導体装置およびその製
造方法を提供することを目的とする。
The present invention has been made in order to solve the above problems, and even when it is operated for a long period of time, the carrier is injected into the oxide film, so that the semiconductor substrate / oxide film interface is unsaturated. An object of the present invention is to provide a semiconductor device having resistance to deterioration of operation due to generation of silicon and a method for manufacturing the same.

【0021】[0021]

【課題を解決するための手段】請求項1の半導体装置の
製造方法は、半導体ウエハの主面に酸化膜を形成する前
に、該主面に水素,水素化合物,ハロゲンあるいはハロ
ゲン化合物をイオン注入装置により導入することを特徴
とする。請求項2の半導体装置の製造方法は、半導体ウ
エハの主面に酸化膜を形成した後に、該主面に水素,水
素化合物,ハロゲンあるいはハロゲン化合物を導入する
ことを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device manufacturing method, wherein hydrogen, a hydrogen compound, halogen or a halogen compound is ion-implanted into a main surface of a semiconductor wafer before forming an oxide film on the main surface. It is characterized by being introduced by a device. The method of manufacturing a semiconductor device according to a second aspect is characterized in that after forming an oxide film on the main surface of the semiconductor wafer, hydrogen, hydrogen compound, halogen or halogen compound is introduced into the main surface.

【0022】請求項3の半導体装置の製造方法は、請求
項2の導入をイオン注入装置で行うことを特徴とする。
請求項4の半導体装置の製造方法は、請求項1または3
記載のイオン注入装置による導入を、イオンの加速エネ
ルギーを10KeV以下にして行うことを特徴とする。
請求項5の半導体装置の製造方法は、請求項3記載のイ
オン注入装置による導入を、イオンビームの入射角を3
0度〜60°として、ウエハを回転させながら行うこと
を特徴とする。
The method of manufacturing a semiconductor device according to a third aspect is characterized in that the introduction of the second aspect is performed by an ion implantation device.
A method for manufacturing a semiconductor device according to claim 4 is the method according to claim 1 or 3.
The ion implantation apparatus described above is characterized in that the ion acceleration energy is 10 KeV or less.
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the ion implantation apparatus according to the third aspect introduces an ion beam having an incident angle of 3 degrees.
It is characterized in that it is carried out while rotating the wafer at 0 ° to 60 °.

【0023】請求項6の半導体装置の製造方法は、請求
項3記載のイオン注入装置による導入を、酸化膜の上に
膜を堆積させ、該積層膜を介して酸化膜中に導入を行う
ことを特徴とする。請求項7の半導体装置の製造方法
は、請求項2記載の導入を、上記ゲート酸化膜を形成し
た後、非酸化雰囲気の炉の中で導入することを特徴とす
る。また、請求項8の半導体装置は、請求項1ないし7
のいずれかの方法により製造され、その酸化膜をゲート
酸化膜として有することを特徴とする。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the ion implantation is performed by depositing a film on an oxide film and introducing the ion implantation device into the oxide film through the laminated film. Is characterized by. A semiconductor device manufacturing method according to a seventh aspect is characterized in that the introduction according to the second aspect is introduced in a furnace in a non-oxidizing atmosphere after forming the gate oxide film. A semiconductor device according to claim 8 is the semiconductor device according to any one of claims 1 to 7.
Manufactured by any of the above methods, and has the oxide film as a gate oxide film.

【0024】[0024]

【作用】この発明においては、半導体基板/酸化膜界面
および酸化膜中に、水素,水素化合物,ハロゲン、ある
いはハロゲン化合物を導入するようにしたから、界面準
位,固定電荷,酸化膜中の捕獲中心の濃度を減少させ、
同時にホットキャリアの酸化膜への注入により新たに捕
獲中心が生成するのを抑制することができる。
In the present invention, since hydrogen, hydrogen compound, halogen, or halogen compound is introduced into the semiconductor substrate / oxide film interface and into the oxide film, the interface state, fixed charge, trapping in the oxide film are introduced. Decrease the concentration of the core,
At the same time, it is possible to suppress the generation of new trap centers by injecting hot carriers into the oxide film.

【0025】[0025]

【実施例】実施例1.以下、この発明の一実施例による
半導体装置の製造方法を図について説明する。図1にお
いて、図5と同一符号は同一または相当部分を示し、2
1は水素,水素化合物,ハロゲン、あるいはハロゲン化
合物である。次に製造方法について説明する。まず、図
1(a) に示すように、Si半導体基板1にLOCOS酸
化膜2を形成する。次に、図1(b) に示すように、例え
ばエネルギー5KeV、ドーズ量1.0×1015/cm2
入射角度を7°にしてウエハを回転させることなく、水
素をイオン注入する。次に、図1(c) に示すように、例
えば800℃,20分のドライ酸化により10nm程度
の膜厚のゲート酸化膜4を形成する。
EXAMPLES Example 1. A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, the same symbols as those in FIG. 5 indicate the same or corresponding portions.
1 is hydrogen, a hydrogen compound, a halogen, or a halogen compound. Next, the manufacturing method will be described. First, as shown in FIG. 1A, a LOCOS oxide film 2 is formed on a Si semiconductor substrate 1. Next, as shown in FIG. 1B, hydrogen is ion-implanted at an energy of 5 KeV and a dose of 1.0 × 10 15 / cm 2 with an incident angle of 7 ° without rotating the wafer. Next, as shown in FIG. 1C, a gate oxide film 4 having a film thickness of about 10 nm is formed by dry oxidation at 800 ° C. for 20 minutes, for example.

【0026】水素をゲート酸化前に注入することによ
り、ゲート酸化時に水素が酸化膜中に取り込まれる。シ
リコン基板/酸化膜界面の酸化膜側には、ホットキャリ
アの酸化膜への注入により形成される捕獲中心を含めて
構造欠陥の原因になる不飽和シリコン原子(化1)が多
数存在するが、これは水素イオンが多数界面に存在する
ために、SiHを形成する。この構造欠陥はキャリアの
捕獲中心にはならないため、ゲートのしきい値電圧の変
動が抑えられる。また、界面付近では、ひずんだSi−
O結合が切断されると不飽和シリコン原子と同時に(・
O−Si)も生成される。酸化膜中に電子が注入される
と中性の構造欠陥(・O−Si)が電子の捕獲中心とし
て作用するが、水素イオンが多数存在するため(H−O
−Si)を形成し、キャリアの捕獲が抑えられ、ゲート
のしきい値電圧の変動が少なくなる。なお、以上では、
水素をとりあげて説明したが、水素化合物,ハロゲン、
あるいはハロゲン化合物を導入しても同様な効果が得ら
れる。
By injecting hydrogen before gate oxidation, hydrogen is taken into the oxide film during gate oxidation. On the oxide film side of the silicon substrate / oxide film interface, there are a large number of unsaturated silicon atoms (Chemical formula 1) that cause structural defects, including trap centers formed by injection of hot carriers into the oxide film. This forms SiH because many hydrogen ions are present at the interface. Since this structural defect does not serve as a center for capturing carriers, fluctuations in the threshold voltage of the gate can be suppressed. Also, near the interface, distorted Si-
When the O bond is broken, at the same time as the unsaturated silicon atom (・
O-Si) is also generated. When electrons are injected into the oxide film, neutral structural defects (.O-Si) act as electron trap centers, but there are many hydrogen ions (HO).
-Si) is formed, carrier capture is suppressed, and fluctuations in the threshold voltage of the gate are reduced. In the above,
I have explained hydrogen as an example, but hydrogen compounds, halogens,
Alternatively, the same effect can be obtained by introducing a halogen compound.

【0027】ゲート酸化前に水素をシリコン基板に導入
する方法としては、非酸化雰囲気の炉の中で水素を高温
で流す方法があるが、この方法ではシリコン基板中の水
素の分布および導入する濃度を制御するのが難しいとい
う問題点があるが、本実施例のようにイオン注入による
導入方法では、イオン注入のエネルギーとドーズ量を正
確に制御できるという利点がある。
As a method of introducing hydrogen into the silicon substrate before the gate oxidation, there is a method of flowing hydrogen at a high temperature in a furnace in a non-oxidizing atmosphere. In this method, the distribution of hydrogen in the silicon substrate and the concentration to be introduced. However, the ion implantation method as in this embodiment has the advantage that the ion implantation energy and dose can be accurately controlled.

【0028】実施例2.次に、本発明の第2の実施例を
図2を参照しながら説明する。上記実施例では、ゲート
酸化前に水素を注入するため、注入する濃度によっては
水素がゲート酸化膜形成に影響を与えるという問題点が
ある。この実施例では、これを回避するために、ゲート
酸化膜形成後に、水素,水素化合物、あるいはハロゲ
ン,ハロゲン化合物をイオン注入機でゲート酸化膜中に
導入する。
Example 2. Next, a second embodiment of the present invention will be described with reference to FIG. In the above embodiment, since hydrogen is injected before the gate oxidation, there is a problem that the hydrogen affects the formation of the gate oxide film depending on the concentration of the injected hydrogen. In this embodiment, in order to avoid this, after forming the gate oxide film, hydrogen, a hydrogen compound, or halogen, a halogen compound is introduced into the gate oxide film by an ion implantation machine.

【0029】即ち、図2(a) に示すように、基板1にL
OCOS酸化膜2を形成した後、ゲート酸化膜4を形成
する。そして、イオン注入装置により、ゲート酸化膜4
中に、例えば水素を入射角度を7°にして注入(21)
する(図2(b))。図には示さないが、同様の理由によ
り、例えばゲート酸化膜4形成後に、炉の中で非酸化雰
囲気で水素を流すことにより導入するようにしてもよ
い。
That is, as shown in FIG.
After forming the OCOS oxide film 2, the gate oxide film 4 is formed. Then, the gate oxide film 4 is formed by the ion implantation device.
Inject hydrogen into the inside with an incident angle of 7 ° (21)
(Fig. 2 (b)). Although not shown in the figure, for the same reason, hydrogen may be introduced by flowing hydrogen in a furnace in a non-oxidizing atmosphere after forming the gate oxide film 4, for example.

【0030】本実施例2では、水素を注入するのが、ゲ
ート酸化の前か後かで、上記実施例1と異なるが、効果
としては、上記実施例と同様の効果が得られる。即ち、
本実施例2では、ゲート酸化膜形成後に水素を注入する
ため、該水素が酸化膜中に取り込まれる。シリコン基板
/酸化膜界面の酸化膜側には、構造欠陥の原因になる不
飽和シリコン原子(化1)が多数存在するが、これは水
素イオンが多数界面に存在するために、SiHを形成す
る。この構造欠陥はキャリアの捕獲中心にはならないた
め、ゲートのしきい値電圧の変動が抑えられる。また、
界面付近では、ひずんだSi−O結合が切断されると不
飽和シリコン原子と同時に(・O−Si)も生成され
る。酸化膜中に電子が注入されると中性の構造欠陥(・
O−Si)が電子の捕獲中心として作用するが、水素イ
オンが多数存在するため(H−O−Si)を形成し、キ
ャリアの捕獲が抑えられ、ゲートのしきい値電圧の変動
が少なくなる。
In the second embodiment, hydrogen is injected before or after the gate oxidation, which is different from the first embodiment. However, the same effect as that of the first embodiment can be obtained. That is,
In the second embodiment, since hydrogen is injected after the gate oxide film is formed, the hydrogen is taken into the oxide film. On the oxide film side of the silicon substrate / oxide film interface, there are a large number of unsaturated silicon atoms (Chemical Formula 1) that cause structural defects, but since many hydrogen ions are present on the interface, SiH is formed. . Since this structural defect does not serve as a center for capturing carriers, fluctuations in the threshold voltage of the gate can be suppressed. Also,
Near the interface, when the distorted Si-O bond is broken, (.O-Si) is also formed at the same time as the unsaturated silicon atom. When electrons are injected into the oxide film, neutral structural defects (・
(O-Si) acts as an electron trap center, but (H-O-Si) is formed due to the large number of hydrogen ions present, carrier trapping is suppressed, and fluctuations in the threshold voltage of the gate are reduced. .

【0031】実施例3.次に、本発明の第3の実施例を
図3を用いて説明する。ゲート酸化膜4中に例えば水素
を導入する場合、ゲート酸化膜厚4が10nm程度であ
るので、酸化膜4中に分布させるにはエネルギーを5K
eV以下にする必要がある。実施例1,2では、イオン
注入機で水素を導入する際に入射角を大きくせずに導入
していたが、イオン注入機では、エネルギーは5KeV
程度が下限であるため、この5KeVでの注入時より浅
い分布に注入することは困難である。この実施例では、
これを回避するために、入射角度を、例えば30°〜6
0°程度にして、ウエハを回転しながらイオンを注入す
るものである。
Example 3. Next, a third embodiment of the present invention will be described with reference to FIG. When, for example, hydrogen is introduced into the gate oxide film 4, since the gate oxide film thickness 4 is about 10 nm, energy of 5 K is required for distribution in the oxide film 4.
It must be below eV. In Examples 1 and 2, hydrogen was introduced by the ion implanter without increasing the incident angle, but with the ion implanter, the energy was 5 KeV.
Since the degree is the lower limit, it is difficult to inject into a shallower distribution than that at the time of implantation at 5 KeV. In this example,
In order to avoid this, the incident angle is set to, for example, 30 ° to 6
Ions are implanted while rotating the wafer at about 0 °.

【0032】即ち、図3(a) では半導体基板1にLOC
OS酸化膜2を形成した後、例えば水素をエネルギー5
KeV,ドーズ量1.0×1014/cm2,入射角60°で
ウエハを回転させながら(矢印21に示す)注入してい
る。図3(b) ではゲート酸化膜4を形成した後、同様な
イオン注入(矢印21に示す)をしている。この例では
入射角60°で注入しているため、入射角度を7°で注
入した場合より浅い分布を得ることができ、ゲート酸化
膜4中に設計通りに上記導入物を分布させることができ
る。
That is, in FIG. 3A, the semiconductor substrate 1 has a LOC.
After forming the OS oxide film 2, for example, hydrogen is used as energy 5
Implantation is carried out while rotating the wafer (indicated by arrow 21) at KeV, dose amount of 1.0 × 10 14 / cm 2 , and incident angle of 60 °. In FIG. 3B, after forming the gate oxide film 4, similar ion implantation (shown by the arrow 21) is performed. In this example, since the implantation is performed at an incident angle of 60 °, it is possible to obtain a shallower distribution than when the implantation is performed at an incident angle of 7 °, and it is possible to distribute the above-described introduced substances in the gate oxide film 4 as designed. .

【0033】実施例4.次に、本発明の第4の実施例を
図4を用いて説明する。この実施例では、ゲート酸化膜
4を形成し、ポリシリコン電極5を堆積させた後、例え
ば水素を10KeV程度、入射角度7°で注入してい
る。この場合、ポリシリコンゲート電極5を介して注入
するため、5KeV以上のエネルギーでウエハを斜めに
回転させることなく、ゲート酸化膜4中に水素を注入す
ることができる。
Example 4. Next, a fourth embodiment of the present invention will be described with reference to FIG. In this embodiment, after forming the gate oxide film 4 and depositing the polysilicon electrode 5, for example, hydrogen is injected at about 10 KeV and an incident angle of 7 °. In this case, since the implantation is performed through the polysilicon gate electrode 5, hydrogen can be implanted into the gate oxide film 4 with the energy of 5 KeV or more without rotating the wafer obliquely.

【0034】[0034]

【発明の効果】以上のように、この発明にかかる半導体
装置およびその製造方法によれば、半導体ウエハの主面
に水素,水素化合物,ハロゲン、あるいはハロゲン化合
物をイオン注入装置で導入し、その後半導体ウエハの主
面上に酸化膜を形成することにより、ゲート酸化膜4中
に水素,水素化合物,ハロゲン、あるいはハロゲン化合
物を導入するようにしたため、半導体基板/酸化膜界面
付近に上記導入物を設計通りに分布させることができ
る。
As described above, according to the semiconductor device and the method of manufacturing the same according to the present invention, hydrogen, a hydrogen compound, a halogen, or a halogen compound is introduced into the main surface of the semiconductor wafer by an ion implantation device, and then the semiconductor is manufactured. By designing an oxide film on the main surface of the wafer to introduce hydrogen, a hydrogen compound, a halogen, or a halogen compound into the gate oxide film 4, the introduction product is designed near the semiconductor substrate / oxide film interface. Can be distributed on the street.

【0035】また、ゲート酸化膜4形成後に、水素,水
素化合物,ハロゲン、あるいはハロゲン化合物をイオン
注入により、あるいは非酸化雰囲気の炉によりゲート酸
化膜4に導入するようにしたため、これらのゲート酸化
膜4の形成時に該水素等の導入がイオン注入に影響する
ことがなく、同時にゲート酸化膜4中の捕獲中心を減少
させることができる。
After the gate oxide film 4 is formed, hydrogen, a hydrogen compound, halogen, or a halogen compound is introduced into the gate oxide film 4 by ion implantation or by a furnace in a non-oxidizing atmosphere. The introduction of hydrogen or the like at the time of forming 4 does not affect the ion implantation, and at the same time, the trap centers in the gate oxide film 4 can be reduced.

【0036】さらに、入射角度7°程度の注入では、イ
オン注入機では5KeV程度が注入エネルギーの下限で
あるので、5KeV注入時より浅い分布はゲート酸化膜
4中では得ることができなかったが、入射角度を30°
〜60°程度にしてウエハを回転させながら注入する方
法、あるいはゲート酸化膜4上にポリシリコン電極5等
の膜を堆積し、この膜ごしに注入することにより、上記
入射角度7°,5KeV注入時の分布より浅い分布を得
ることができ、膜厚10nm程度のゲート酸化膜4中に
設計通りに上記導入物を分布させることができる。
Further, in the implantation at an incident angle of about 7 °, the ion implantation machine has a lower limit of the implantation energy of about 5 KeV, so that a shallower distribution than that at the time of 5 KeV implantation cannot be obtained in the gate oxide film 4. Incident angle 30 °
The incident angle is 7 °, 5 KeV by injecting while rotating the wafer at about 60 ° or by depositing a film such as the polysilicon electrode 5 on the gate oxide film 4 and injecting through this film. It is possible to obtain a distribution shallower than the distribution at the time of implantation, and it is possible to distribute the above-described introduced substances in the gate oxide film 4 having a film thickness of about 10 nm as designed.

【0037】また、上記したような方法でゲート酸化膜
4中に水素,水素化合物,ハロゲン,ハロゲン化合物を
導入することにより、シリコン基板/酸化膜界面の酸化
膜側には、構造欠陥の原因になる不飽和シリコン原子
(化1)が多数存在するが、水素イオンが多数界面に存
在するために、これはSiHを形成し、この構造欠陥は
キャリアの捕獲中心にはならないため、ゲートのしきい
値電圧の変動を抑えることができる。また、シリコン基
板/酸化界面付近では、ひずんだSi−O結合が切断さ
れると不飽和シリコン原子と同時に(・O−Si)も生
成され、酸化膜中に電子が注入されると、中性の構造欠
陥(・O−Si)が電子の捕獲中心として作用するが、
水素イオンが多数存在するため、(H−O−Si)を形
成し、キャリアの捕獲が抑えられ、ゲートのしきい値電
圧の変動が少なくなるという効果が得られる。
By introducing hydrogen, a hydrogen compound, a halogen, and a halogen compound into the gate oxide film 4 by the above-described method, a structural defect is caused on the oxide film side of the silicon substrate / oxide film interface. There are a large number of unsaturated silicon atoms (Chemical Formula 1), but due to the large number of hydrogen ions existing at the interface, they form SiH, and this structural defect does not serve as a trap center for carriers, so the gate threshold It is possible to suppress variation in the value voltage. Further, in the vicinity of the silicon substrate / oxidation interface, when the distorted Si-O bond is broken, (.O-Si) is also generated at the same time as the unsaturated silicon atom, and when electrons are injected into the oxide film, neutrality occurs. Although the structural defect (.O-Si) of 2 acts as the electron trap center,
Since a large number of hydrogen ions are present, (H—O—Si) is formed, carrier capture is suppressed, and fluctuations in the threshold voltage of the gate are reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による半導体装置の製造工
程を示す断面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】この発明の第2の実施例による半導体装置の製
造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図3】この発明の第3の実施例による半導体装置の製
造工程を示す断面図である。
FIG. 3 is a sectional view showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention.

【図4】この発明の第4の実施例による半導体装置の製
造工程を示す断面図である。
FIG. 4 is a sectional view showing a manufacturing process of a semiconductor device according to a fourth embodiment of the present invention.

【図5】従来の半導体装置の製造工程を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a manufacturing process of a conventional semiconductor device.

【図6】酸化膜中の界面準位,界面固定電荷,捕獲中
心,可動イオンを説明するための断面図である。
FIG. 6 is a cross-sectional view for explaining an interface level, an interface fixed charge, a trap center, and mobile ions in an oxide film.

【図7】界面準位,界面固定電荷,捕獲中心,可動イオ
ンが半導体装置の電気特性に与える影響を説明する図で
ある。
FIG. 7 is a diagram for explaining influences of an interface state, an interface fixed charge, a trap center, and movable ions on electric characteristics of a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 LOCOS酸化膜 3 チャネルイオン注入 4 ゲート酸化膜 5 ポリシリコンゲート電極 6 N- ドレインイオン注入 7 N- ソース/ドレイン領域 8 サイドウォール膜 9 N+ ドレインイオン注入 10’N+ ソース/ドレイン領域 10 ナトリウムイオン 11 カリウムイオン 12 捕獲中心 13 固定電荷 14 界面準位 16 可動イオン Qt 捕獲中心 Qo 固定電荷 Qi 界面準位 17 MOSFETの基本特性 18 固定電荷Qo ,捕獲中心Qt がある場合の電気特
性 19 界面準位Qi がある場合の電気特性 20 ゲートしきい値電圧 21 水素,水素化合物,ハロゲン、あるいはハロゲン
化合物
1 semiconductor substrate 2 LOCOS oxide film 3 channel ion implantation 4 gate oxide film 5 polysilicon gate electrode 6 N- drain ion implantation 7 N- source / drain region 8 sidewall film 9 N + drain ion implantation 10'N + source / drain Region 10 Sodium ion 11 Potassium ion 12 Capture center 13 Fixed charge 14 Interface level 16 Mobile ion Qt Capture center Qo Fixed charge Qi Interface level 17 Basic characteristics of MOSFET 18 Electrical characteristics with fixed charge Qo and capture center Qt 19 Electrical characteristics with interface state Qi 20 Gate threshold voltage 21 Hydrogen, hydrogen compound, halogen, or halogen compound

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハの主面に水素,水素化合
物,ハロゲンあるいはハロゲン化合物をイオン注入装置
により導入する工程と、 その後、上記半導体ウエハの主面に酸化膜を形成する工
程とを含むことを特徴とする半導体装置の製造方法。
1. A method comprising the steps of introducing hydrogen, a hydrogen compound, halogen or a halogen compound into the main surface of the semiconductor wafer by an ion implantation apparatus, and then forming an oxide film on the main surface of the semiconductor wafer. A method for manufacturing a characteristic semiconductor device.
【請求項2】 半導体ウエハの主面に酸化膜を形成する
工程と、 その後、上記半導体ウエハの主面に水素,水素化合物,
ハロゲンあるいはハロゲン化合物を導入する工程とを含
むことを特徴とする半導体装置の製造方法。
2. A step of forming an oxide film on the main surface of a semiconductor wafer, and thereafter, hydrogen, a hydrogen compound, and
And a step of introducing a halogen or a halogen compound, the method for manufacturing a semiconductor device.
【請求項3】 請求項2記載のイオン注入装置による水
素,水素化合物,ハロゲンあるいはハロゲン化合物の導
入は、イオン注入装置により行うことを特徴とする半導
体装置の製造方法。
3. A method for manufacturing a semiconductor device, wherein the introduction of hydrogen, a hydrogen compound, halogen or a halogen compound by the ion implantation apparatus according to claim 2 is performed by an ion implantation apparatus.
【請求項4】 請求項1または3記載のイオン注入装置
による水素,水素化合物,ハロゲンあるいはハロゲン化
合物の導入は、イオンの加速エネルギーを10KeV以
下にして行うことを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device, wherein the ion implantation apparatus according to claim 1 or 3 introduces hydrogen, a hydrogen compound, a halogen or a halogen compound at an ion acceleration energy of 10 KeV or less.
【請求項5】 請求項1または3記載のイオン注入装置
による導入は、イオンビームの基板への入射角を約30
°〜60°にとり、ウエハを回転させながら導入を行う
ことを特徴とする半導体装置の製造方法。
5. The ion implantation apparatus according to claim 1 or 3, wherein the ion beam is incident on the substrate at an incident angle of about 30.
A method of manufacturing a semiconductor device, characterized in that the wafer is introduced while being rotated at an angle of 60 ° to 60 °.
【請求項6】 請求項3記載のイオン注入装置による水
素,水素化合物,ハロゲンあるいはハロゲン化合物の導
入は、酸化膜の上に膜を堆積させ、該積層膜を介して上
記酸化膜中に上記導入を行うことを特徴とする半導体装
置の製造方法。
6. The introduction of hydrogen, a hydrogen compound, a halogen or a halogen compound by the ion implantation apparatus according to claim 3, depositing a film on an oxide film, and introducing the film into the oxide film through the laminated film. A method of manufacturing a semiconductor device, comprising:
【請求項7】 請求項2記載の水素,水素化合物,ハロ
ゲンあるいはハロゲン化合物の導入は、上記酸化膜を形
成した後、非酸化雰囲気の炉の中で導入することを特徴
とする半導体装置の製造方法。
7. The manufacturing of a semiconductor device according to claim 2, wherein the introduction of hydrogen, a hydrogen compound, a halogen or a halogen compound is performed in a furnace in a non-oxidizing atmosphere after forming the oxide film. Method.
【請求項8】 請求項1ないし7のいずれかに記載の半
導体装置の製造方法により製造され、上記酸化膜をゲー
ト酸化膜として有することを特徴とする半導体装置。
8. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1 and having the oxide film as a gate oxide film.
JP23146092A 1992-08-05 1992-08-05 Semiconductor device and its manufacture Pending JPH0661252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23146092A JPH0661252A (en) 1992-08-05 1992-08-05 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23146092A JPH0661252A (en) 1992-08-05 1992-08-05 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0661252A true JPH0661252A (en) 1994-03-04

Family

ID=16923861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23146092A Pending JPH0661252A (en) 1992-08-05 1992-08-05 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0661252A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (en) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 Silicon oxide film formation method of semiconductor device
KR100660909B1 (en) * 2006-01-06 2006-12-26 삼성전자주식회사 Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (en) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 Silicon oxide film formation method of semiconductor device
KR100660909B1 (en) * 2006-01-06 2006-12-26 삼성전자주식회사 Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7968397B2 (en) Semiconductor device and method of manufacturing the same
EP0495650B1 (en) Method of fabricating field-effect transistor
JP3164076B2 (en) Method for manufacturing semiconductor device
JP3992211B2 (en) CMOSFET manufacturing method
JP2956018B2 (en) MOSFET in integrated circuit and method of manufacturing the same
JPH11103050A (en) Semiconductor device and manufacture thereof
EP0459398A2 (en) Manufacturing method of a channel in MOS semiconductor devices
JPH06151833A (en) Semiconductor device and its manufacture
KR100617894B1 (en) MOS transistor and method of manufacture
JPH0661252A (en) Semiconductor device and its manufacture
JP2703883B2 (en) MIS transistor and method of manufacturing the same
US20050077547A1 (en) Method of fabricating a metal oxide semiconductor field effect transistor and a metal oxide semiconductor field effect transistor
Liu et al. Analysis of DC Characteristics in PDSOI pMOSFETs Under the Combined Effect of NBTI and TID
JPH04715A (en) Manufacture of semiconductor device
US20040150014A1 (en) MOS transistor and method of manufacture
US20020151099A1 (en) Method of fabricating a semiconductor device containing nitrogen in an oxide film
JP3354535B2 (en) Method for manufacturing semiconductor device
JPH10275779A (en) Manufacture of semiconductor device
KR100445061B1 (en) Method for fabricating Semiconductor device
Lin et al. Thin polyoxide on the top of poly-Si gate to suppress boron penetration for PMOS
JPH05267338A (en) Manufacture of semiconductor device
JP2007318012A (en) Semiconductor device and manufacturing method therefor
JP3141520B2 (en) Method for manufacturing nonvolatile memory element
JPH05217931A (en) Manufacture of semiconductor device
JPS61256670A (en) Insulated gate field effect transistor