JPH0660910B2 - 波形表示装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、複数チャンネルのアナログ入力信号を各チャ
ンネル毎に設けられたＡ／Ｄ変換器で波形データに変換
して各チャンネル毎に設けられたメモリに書込み、これ
ら各メモリに格納された波形データを読み出してデジタ
ル演算処理を施した後表示部に表示する波形表示装置に
関するものであり、詳しくは、表示更新速度の向上に関
するものである。

＜従来の技術＞ デジタルオシロスコープにおいて、複数チャンネルのア
ナログ入力信号を同一の表示器で同時に表示観測するの
にあたっては、各アナログ入力信号を各チャンネル毎に
設けられたＡ／Ｄ変換器で波形データに変換して各チャ
ンネル毎に設けられたメモリに書込み、これら各メモリ
から読み出した波形データに各種のデジタル演算処理を
施した後、ＣＲＴなどの表示器で表示するように構成さ
れている。なお、このような装置における波形データの
データ処理は、圧縮，平均化，微分，積分，補間などの
時間的処理と、チャンネル相互間における空間的処理に
大別できる。

ところで、従来の装置でのこれらのデータ処理は、マイ
クロプロセッサを用いてソフトウェア処理することによ
り、１表示画面単位で行われていた。

＜発明が解決しようとする課題＞ この結果、処理内容が大量になり複雑化するのに従って
処理実行時間が増大し、表示データの更新速度が低下す
るという問題がある。

特に、多チャンネルでメモリ長の長いメモリを用いたデ
ジタルオシロスコープの場合には、波形測定のリアルタ
イム性が損われることになる。

このような欠点を解決する方法として、処理速度を向上
させるために高速のマイクロプロセッサを用いることも
考えられるが、システムが高価になってしまう。

本発明は、このような点に着目したものであり、その目
的は、データ処理量が増加したり複雑化しても、比較的
安価な構成で高速応答処理が行える波形表示装置を提供
することにある。

＜課題を解決するための手段＞ 本発明の波形表示装置は、 複数チャンネルのアナログ入力信号を各チャンネル毎に
設けられたＡ／Ｄ変換器で波形データに変換して各チャ
ンネル毎に設けられたメモリに書込み、これら各メモリ
に格納された波形データを読み出してデジタル演算処理
を施した後表示部に表示する波形表示装置において、 ラスタの主走査方向と時間軸が直交する表示部と、 前記各メモリから読み出される波形データに基づいて時
間的処理および複数チャンネル相互間の空間的処理を行
うデータ処理回路と、 このデータ処理回路への前記各メモリからの波形データ
の読み出しおよびデータ処理回路でのデータ処理が各ラ
スタ毎に各ラスタ期間を少なくともチャンネル数に応じ
て時分割して実行されるように制御するシーケンサ、 を設けたことを特徴とする。

＜作用＞ 表示のための波形データの処理は、ソフトウェアを介在
させることなくシーケンサの制御に従ってラスタ毎に極
めて高速に実行される。

これにより、１フレームの表示に必要なすべてのデータ
処理はフレーム期間で完了することになり、表示波形の
リアルタイム性を著しく向上させることができる。

＜実施例＞ 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図であり、４
チャンネル入力の例を示している。図において、各チャ
ンネルＣＨ１〜ＣＨ４のアナログ入力信号は各チャンネ
ル毎に設けられたＡ／Ｄ変換器１でデジタル信号に変換
され、波形データとして各チャンネル毎に設けられたメ
モリ２に書込まれる。これらメモリ２に書込まれた波形
データは、シーケンサ３から入力される制御信号ＳＭに
従ってデータ処理回路４に読み出される。データ処理回
路４では、シーケンサ３から入力される制御信号ＳＤに
従って前述のような時間的処理および空間的処理が行わ
れる。これらの処理データは表示回路５を介して表示バ
ッファ６に書込まれた後、表示回路５に読み出されて表
示のための演算が施されてＣＲＴなどの表示器７に読み
出される。表示回路５は、シーケンサ３に表示動作に関
連した垂直同期信号ＶＳ，水平同期信号ＨＳ，ブランキ
ング信号ＢＫを出力する。シーケンサ３，データ処理回
路４，表示回路５には、システムクロック回路８からク
ロックＣＫが入力される。

このような構成において、ＣＲＴ７は表示回路５により
ラスタの主走査方向と時間軸が直交するように駆動され
る。シーケンサ３は、データ処理回路４への各メモリ２
からの波形データの読み出しおよびデータ処理回路４で
のデータ処理が各ラスタ毎に各ラスタ期間をチャンネル
数に応じて時分割して実行されるように、各メモリ２お
よびデータ処理回路４を制御する。そして、表示回路５
は、ラスタ単位でデータ処理回路４，表示バッファ６，
およびＣＲＴ７間での波形データの授受を行い、ＣＲＴ
７に複数チャンネルの波形を高速で更新しながら表示す
る。

第２図は第１図の装置の動作を説明するタイミングチャ
ートであり、各ラスタ単位の動作を示している。第１の
表示期間においてデータ処理回路４で次の表示のための
データ処理を実行し、第１の帰線期間において第１の表
示期間でのデータ処理の結果を表示回路路５に転送し、
続く第２の表示期間で第１の表示期間でのデータ処理の
結果をＣＲＴ７に表示する。なお、データ処理にあたっ
ては、各チャンネル毎の時間的処理区間とチャンネル間
の空間的処理区間に分け、各チャンネル毎の時間的処理
区間ではメモリ２から転送される複数のデータに対して
例えば圧縮などの処理を行い、空間的処理区間ではチャ
ンネル間のデータを用いて加減乗除等の演算処理を施
す。そして、帰線期間ではデータ転送の順序などを制御
する。

このように構成することにより、ラスタ同期によってす
べてのデータ処理をフレーム期間で完了でき、波形の表
示更新率がフレーム周期よりも低下することはない。

また、マイクロプロセッサなどのようにソフトウェアに
よる処理が介在しないのでデータ処理を正味の時間で実
行でき、高速処理が行える。

特に、ロングメモリを用いた多チャンネルのデジタルオ
シロスコープに適用することによりリアルタイム性を大
幅に向上させることができ、観測のとりこぼしが改善で
きる。

なお、このような回路構成は半導体技術により容易にＬ
ＳＩ化でき、専用回路として安価に実現できる。

＜発明の効果＞ 以上説明したように、本発明によれば、データ処理量が
増加したり複雑化しても比較的安価な構成で高速応答処
理が行える波形表示装置が実現でき、デジタルオシロス
コープなどに好適である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するタイミングチャートである。 １……Ａ／Ｄ変換器、２……メモリ、３……シーケン
サ、４……データ処理回路、５……表示回路、６……表
示バッファ、７……表示器（ＣＲＴ）、８……システム
クロック回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松倉 晋 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (56)参考文献 特開 昭58−144757（ＪＰ，Ａ) 特開 昭61−294374（ＪＰ，Ａ) 特開 昭62−100664（ＪＰ，Ａ) 特開 平１−130187（ＪＰ，Ａ) 日経エレクトロニクス1973年７月16日号 ＰＰ．128−138

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数チャンネルのアナログ入力信号を各チ
   ャンネル毎に設けられたＡ／Ｄ変換器で波形データに変
   換して各チャンネル毎に設けられたメモリに書込み、こ
   れら各メモリに格納された波形データを読み出してデジ
   タル演算処理を施した後表示部に表示する波形表示装置
   において、 ラスタの主走査方向と時間軸が直交する表示部と、 前記各メモリから読み出される波形データに基づいて時
   間的処理および複数チャンネル相互間の空間的処理を行
   うデータ処理回路と、 このデータ処理回路への前記各メモリからの波形データ
   の読み出しおよびデータ処理回路でのデータ処理が各ラ
   スタ毎に各ラスタ期間を少なくともチャンネル数に応じ
   て時分割して実行されるように制御するシーケンサ、 を設けたことを特徴とする波形表示装置。