JPH0659066B2

JPH0659066B2 - デ−タ伝送方式

Info

Publication number: JPH0659066B2
Application number: JP61129457A
Authority: JP
Inventors: 一男安江
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-04
Filing date: 1986-06-04
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: JPS62285543A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報の伝送を行う伝送路と、この伝送路に接
続され上記情報の授受を行う複数のデータ伝送装置とを
有するデータ伝送システムにおけるコマンドによるファ
ームウエアの置換に関する。特に、あらかじめ格納され
ているプログラムの内容を変えることなく、プログラム
の処理を変えることができるデータ伝送方式に関する。

〔概要〕複数個のデータ伝送装置のひとつでプログラムのブラン
チを実行させる手段において、プログラムをアクセスするアドレスと一致する特定のア
ドレスにブランチする機能を外部からのコマンドで操作
することにより、あらかじめ格納されているプログラムの内容を変えるこ
となく、プログラムの処理を変更することができるよう
にしたものである。

〔従来の技術〕

従来、この種のプログラムを置換える場合に、一般には
各データ伝送装置は自装置に接続されているフロッピイ
ディスク装置、カセット磁気テープ、および磁気テープ
など用いて直接書込み可能な記憶装置にプログラムをロ
ードする方式が採られている。

また、プログラムを変更する方式として、センタ側から
伝送路を介してプログラムの内容を置き換える方式があ
る。

〔発明が解決しようとする問題点〕

このような従来の方式では、直接書込可能な記憶装置に
プログラムをロードしているので、プログラムの変更を
行うには元のプログラムを全面的に直す必要があり、プ
ログラムの変更前と変更後のアドレスのずれによる装置
の管理およびシステム運用中での変更が難しい欠点があ
った。また、最近のシステムでは、原価低減のためにプ
ログラムを直接読出し専用の記憶装置（以下、ＰＲＯＭ
という。）に入れるデータ伝送装置が多くなってきてい
るので、プログラムを変更するにはＰＲＯＭを変更しな
ければならず多大の工数がかかる欠点があった。

近来、システム構築は24時間運転を考え、ＬＡＮを中心
とした大規模なシステムを構築する方向に進んでいる。
ところがセンタ側から伝送路を介してプログラムの内容
を置き換える方式においては、プログラムの内容を置き
換えるため、システムを中断してプログラムの内容を変
更しなければならない問題がある。

本発明はこのような欠点を除去するもので、あらかじめ
格納されているプログラムを変更することなく、システ
ム運用中でも、通常のデータ伝送と全く同じ方法でプロ
グラムの処理を変更することができるデータ伝送方式を
提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、情報を伝送する伝送路と、この伝送路に接続
され情報の授受を行う複数のデータ伝送装置とを備え、
上記データ伝送装置は、第１のデータ伝送装置から上記
伝送路を介して第２のデータ伝送装置にプログラムをロ
ードする手段を備えたデータ伝送方式において、上記第
２のデータ伝送装置は、上記第１のデータ伝送装置から
伝送された複数個の任意の値を設定する設定手段と、上
記第１のデータ伝送装置から伝送された上記設定手段で
設定した値毎に有効であるか否を指示する情報を格納す
る有効手段と、プログラムを実行している場合にこのプ
ログラムをアクセスするアドレスと上記設定手段によっ
て設定した値と一致し、かつ上記有効手段が有効な場合
に上記有効手段に対応した特定のアドレスにブランチ
し、ブランチ先のプログラムを実行する手段とを備えた
ことを特徴とする。

また、上記データ伝送装置は他のデータ伝送装置の上記
有効手段を有効または無効にする手段を含んでもよい。

さらに、上記データ伝送装置は他のデータ伝送装置の上
記有効手段の状態を読み取る手段を含んでもよい。

〔作用〕

複数のデータ伝送装置のうちの第１のデータ伝送装置か
ら伝送路を介して第２のデータ伝送装置にプログラムを
ロードする。また、任意の値を複数個設定し、この設定
した値毎に有効かどうかを有効手段で示す。プログラム
を実行している第二の装置がそのプログラムをアクセス
するアドレスと設定した値と一致し、かつ有効手段が有
効な場合に、有効手段に対応した特定のアドレスにブラ
ンチし、それ以降第２のデータ伝送装置のあらかじめ内
蔵されているプログラムの処理を無効にし、ブランチ先
のプログラムを実行し得るようにする。また、上記有効
手段を有効または無効にすることもできる。さらに、有
効手段の状態を複数の装置のいずれからでも読み取るこ
ともできる。

〔実施例〕

以下、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例方式の構成を示すブロック構成図
である。このデータ伝送システムは複数のデータ伝送装
置１〜４とループ状の伝送路11〜14とから構成されてい
る。

第２図は第１図に示すデータ伝送装置の構成を示すブロ
ック構成図である。この第２図で第１図と同一符号のも
のは相当部分を示し、データ伝送装置１〜４は、それぞ
れ伝送路制御回路21と、この伝送路制御回路21を制御し
各種情報の授受を行うプロセッサ22と、データバス23
と、伝送路制御回路21を制御する制御信号を伝送する信
号線群24と、割込信号をプロセッサ22に送出する割込線
25とから構成されている。

第３図はこの第２図に示すプロセッサ22にかかわる部分
の詳細を示すブロック構成図である。この第３図で第２
図と同一符号のものは相当部分を示し、プロセッサ22
は、マイクロ命令アドレスレジスタ31と、比較制御回路
33と、書込みと読出しが可能な記憶装置（以下、ＲＡＭ
という。）37と、読出専用の記憶装置（以下、ＲＯＭと
いう。）38と、ブランチマイクロ命令の内容を示す値で
下二桁は比較制御回路33からＤＣ_０とＤＣ_１とを入力と
する定数39と、セレクタ40と、このセレクタ40の出力を
入力とするマイクロ命令レジスタ41と、ブランチを実行
するマイクロ命令は次のサイクルで読出されるマイクロ
命令を実行しない構成であるマイクロプログラム制御回
路42とから構成されている。

第３図で、符号ＳＳ_２およびＳＳ_３はそれぞれマイクロ
命令アドレスレジスタ31の上位１ビットおよび比較制御
回路33からセレクタ40に供給されるセレクト信号を示
し、符号ＯＤ_１およびＯＤ_２はそれぞれＲＡＭ37および
ＲＯＭ38からセレクタ40に供給される出力データを示
す。さらに、符号26はマイクロ命令レジスタ41の出力デ
ータ、符号27はマイクロ命令アドレスレジスタ31の出力
データ、符号28はマイクロ命令アドレスレジスタ31の入
力データを示す。なおセレクタ40はＳＳ_２＝０かつＳＳ
_３＝０の場合は出力データＯＤ_２をセレクトし、ＳＳ_２
＝１かつＳＳ_３＝０の場合は出力データＯＤ_１をセレク
トし、ＳＳ_２＝０かつＳＳ_３＝１またはＳＳ_２＝１かつ
ＳＳ_３＝１の場合は定数39をセレクトする。

第４図は第３図に示す比較制御回路33にかかわる部分の
詳細を示すブロック構成図である。この第４図で、第２
図または第３図と同一符号のものは相当部分を示し、比
較制御回路33は、マイクロ命令アドレスレジスタ31と一
致したい内容を四個分入れることのできるアソシアティ
ブメモリ32と、アソシアティブメモリ32をアクセスする
アドレスレジスタ51（アドレスは０〜３である）と、ア
ドレスレジスタ51のアドレス０〜３の各々に書込まれた
アソシアティブメモリ32の内容とマイクロ命令アドレス
レジスタ31の内容とが一致したときにそれぞれ個別に発
生する信号ＣＳ_０〜ＣＳ_３を有効にする起動レジスタ34
と、この起動レジスタ34の出力と信号ＣＳ_０〜ＣＳ_３を
入力としこれらの両入力の論理積をとるアンド回路35
と、アンド回路35からの信号を入力とし一致信号ＣＳ_０
〜ＣＳ_３を１サイクル間セットするフリップフロップ61
〜64と、フリップフロップ61〜64の出力信号をこのエン
コーダ53でエンコードした信号ＤＣ_０およびＤＣ_１を出
力するエンコーダ53と、起動レジスタ34を読取るドライ
バ71とから構成されている。ここで、フリップフロップ
61がセットされると（ＤＣ_０、ＤＣ_１）＝（０、０）になり、フリップフロップ62がセットされると（ＤＣ_０、ＤＣ_１）＝（０、１）になり、フリップフロップ63がセットされると（ＤＣ_０、ＤＣ_１）＝（１、０）になり、フリップフロップ64がセットされると（ＤＣ_０、ＤＣ_１）＝（１、１）になる。

第５図は本発明に適用される一般的なフレームの形式を
示す説明図である。伝送路11〜14（第１図参照）に流れ
るフレームは、「０１１１１１１０」を示すフラグパタ
ーンＦと、送信先のアドレスを示す送信先アドレスＤＡ
と、送信元のアドレスを示す送信元アドレスＳＡと、制
御情報Ｃと、データ情報Ｉと、フレームチェックシーケ
ンスで巡回冗長検査を行う検査ビットＦＣＳとから構成
されている。なお、データ情報Ｉはフレームの構成の一
部としては省略されることもある。

次に、第２図に示す実施例の動作を第１図、第３図、第
４図および第５図を参照して説明する。

いま、第１図に示すデータ伝送装置４がデータ伝送装置
１に対して特定の処理ルーチンを変更しなければならな
いものとする。

まず、データ伝送装置４は変更するためのプログラムを
含んだ内容を第５図に示すフレームのフォーマットにし
たがってデータ伝送装置１宛にコマンドＡ０として送信
する。データ伝送装置１の伝送路制御回路21（第２図参
照）がコマンドＡ０のフレームを受信すると、伝送路制
御回路21内の図示しないバッファにこのフレームを書込
み、割込線25の割込信号を発生させてプロセッサ22に知
らせる。

このプロセッサ22内の第３図に示すマイクロプログラム
制御回路42は割込信号により第２図に示す伝送路制御回
路21内のバッファを信号線群24とデータバス23を通じて
第５図に示すフレーム内の制御情報Ｃを読取ることによ
りコマンドＡ０と解釈し、さらにフレーム内にあるデー
タ情報Ｉを信号線群24とデータバス23を介してＲＡＭ37
に書込み、コマンドＡ０の動作を終了する。ここで、こ
のＲＡＭ37に書込まれたプログラムを以下ファームウエ
アＦ０という。

このようにして、データ伝送装置４がデータ伝送装置１
のＲＡＭ37にファームウエアＦ０を書込んだ後に、比較
制御回路33内のアドレスレジスタ51、アソシアティブメ
モリ32および起動レジスタ34にセットしたい情報をコマ
ンドＡ０を送信したときと同じ方法でコマンドＢ０をデ
ータ伝送装置１に送出する。データ伝送装置１の伝送路
制御回路21（第２図参照）がコマンドＢ０のフレームを
受信すると、割込線25の割込信号を発生させてプロセッ
サ22に知らせる。プロセッサ22内のマイクロプログラム
制御回路42は、割込信号により伝送路制御回路21のバッ
ファをアクセスし、フレーム内の制御情報Ｃを読取るこ
とによりコマンドＢ０と解釈し、フレーム内にあるデー
タ情報Ｉに基づいて信号線群24とデータバス23を通じて
アドレスレジスタ51に「０」の値をセットし、データ伝
送装置４により指定された値（以下、「Ｘ０」とい
う。）をアソシアティブメモリ32にセットし、さらに起
動レジスタ34のビット０に論理値「１」をセットしてコ
マンドＢ_０の動作を終了する。

さらに、データ伝送装置４はトレース情報を取るための
ファームウエアを含んだ内容のフレームであるコマンド
Ａ１をコマンドＡ０と同じ方法でデータ伝送装置１に送
りＲＡＭ37に書込む。このときにＲＡＭ37に書込まれた
プログラムを以下ファームウエアＦ１という。

この後に、データ伝送装置４がデータ伝送装置１内のア
ソシアティブメモリ32のアドレス「１」にセットしたい
情報を書込むためにコマンドＢ１をデータ伝送装置１に
転送する。コマンドＢ１の実行で書込まれる値を「Ｘ
１」とすると、アソシアティブメモリ32のアドレス
「１」の内容がコマンドＢ０の実行時と同じ方法で「Ｘ
１」の値がセットされ、起動レジスタ34のビット１が論
理値「１」にセットされてコマンドＢ１の動作を終了す
る。

このようにデータ伝送装置１では、起動レジスタ34のビ
ット０とビット１とにセットされて本来のマイクロ命令
実行処理中マイクロ命令アドレスレジスタ31の値が「Ｘ
０」の値になると、アソシアティブメモリ32の出力信号
線に得られる一致信号ＣＳ_０がオンとなり、さらに、ア
ンド回路35の出力信号線に得られる一致信号がオンにな
り、フリップフロップ61が１サイクルの間オンになるの
で、オア回路36によりＳＳ_３＝１になり（このときの下
２ビットはエンコーダ53によりビット単位で「００」に
なる。）、セレクタ40は定数39を強制的にセレクトし、
定数39がマイクロ命令レジスタ41にセットされる。ただ
し、このフリップフロップ61が１サイクル間オンの間は
アドレスのカウントアップは抑止される。さらに、マイ
クロプログラム制御回路42内でそのマイクロ命令（定数
39）を実行すると、マイクロ命令アドレスレジスタ31に
コマンドＡ０によりＲＡＭ36に書込まれたファームウエ
アＦ０の先頭のアドレスがセットされ、ひきつづきファ
ームウエアＦ０が実行される。一連のファームウエアＦ
０が実行されると、あらかじめ格納されているプログラ
ムのうちの実行すべきプログラムにブランチする。な
お、このブランチするマイクロ命令はファームウエアＦ
０の終了のところに入れておけばよい。また、あらかじ
め格納されているプログラムに戻す必要がなければ、ブ
ランチするマイクロ命令をファームウエアＦ０の終了の
ところに入れておく必要がない。

以上の動作を第６図のタイムチャートに示す。この第６
図で（ａ）はマイクロ命令アドレスレジスタ31、（ｂ）
はマイクロ命令レジスタ41、（ｃ）はアソシアティブメ
モリ32の各タイムシーケンスを示したものであり、
（ｄ）はアンド回路35の出力であるセレクト信号ＦＳ_０
を示し、（ｅ）はフリップフロップ61、（ｆ）はセレク
タ40、（ｇ）はＮＯＰ動作（実行しない動作）の各タイ
ムシーケンスを示す。

すなわち、データ伝送装置４がデータ伝送装置１に書込
まれたファームウエアＦ０を変更しなければならないプ
ログラムの代わりに実行することになるので、データ伝
送装置１にあらかじめ格納されているプログラムを変更
する必要がない。

また、起動レジスタ34の内容も読取ることもできる。例
えば、データ伝送装置４がデータ伝送装置１に対してコ
マンドＤを転送すると、データ伝送装置１の伝送路制御
回路21がコマンドＤのフレームを受信し、割込線25の割
込信号を発生させてプロセッサ22に知らせる。プロセッ
サ22内のマイクロプログラム制御回路42はこの割込信号
によりフレームの内容を読取り、フレーム内の制御情報
Ｃを読取ることによりコマンドＤと解釈し、起動レジス
タ34の内容をドライバ71を通りデータバス23を介して伝
送路制御回路21に送る。さらに、このマイクロプログラ
ム制御回路42が第５図に示すフレームのフォーマットに
したがって伝送路制御回路21を起動して、フラグパター
ンＦ、送信先アドレスＤＡ、送信元アドレスＳＡ、制御
情報Ｃ、データ情報Ｉ、検査ビットＦＣＳ、フラグパタ
ーンＦの順にデータ伝送装置１宛に送る。このように起
動レジスタ34の内容が読取ることができるので、各装置
が他の装置のプログラムの状態を知ることができる。

以上ファームウエアＦ０が実行される場合を説明した
が、マイクロ命令実行中にマイクロ命令アドレスレジス
タ31とアソシアティブメモリ32のアドレス「１」に書込
まれた内容とが一致すると、マイクロ命令アドレスレジ
スタ31とアソシアティブメモリ32のアドレス「０」に書
込まれた内容とが一致したときと同じ動作でファームウ
エアＦ１が実行される。ところが、定数39の下２ビット
は「０１」になり、ファームウエアＦ０実行時にブラン
チするアドレスと違うので、ファームウエアＦ１はファ
ームウエアＦ０と別に実行することができる。

次に、データ伝送装置１のファームウエアの変更を行う
必要がなくなったときは、データ伝送装置４からコマン
ドＥをデータ伝送装置１に送る。このコマンドＥをデー
タ伝送装置１内の伝送路制御回路21（第２図参照）が受
信すると、割込線25の割込信号を発生させてプロセッサ
22に知らせる。このプロセッサ22内のマイクロプログラ
ム制御回路42は割込信号によりデータバス23を介してフ
レームの中身を読取り、フレーム内の制御情報Ｃを読取
ることによりコマンドＥと解釈し、起動レジスタ34をビ
ット単位毎にデータ情報Ｉに従ってリセットしてコマン
ドＥの処理を終了する。したがって、以降起動レジスタ
がオール「０」の場合はマイクロ命令アドレスレジスタ
31とアソシアティブメモリ32の値が一致したとしてもア
ンド回路35の信号出力線の一致信号が発生しなくなり、
定数39の値がマイクロ命令レジスタ41に設定されること
がない。このように、データ伝送装置４からデータ伝送
装置１に特定のコマンドを送出すると、データ伝送装置
１がプログラムをアクセスするアドレスが任意の値を設
定する手段によって設定した値に一致したとしてもブラ
ンチしない。

以上、ループ状伝送路を介したデータ伝送装置に対する
場合を例にとって説明したが、本発明はこれに限定され
るものではなく、例えば、第７図に示すようにデータ伝
送装置151がデータ伝送装置152に伝送路511を介して情
報の伝送を行う方法と、第８図に示すようにデータ伝送
装置161がデータ伝送装置162に伝送路611を介して情報
の伝送を行う方法と、第９図に示すようにデータ伝送装
置711がデータ伝送装置712に情報の伝送を行う方法およ
びデータ伝送装置711がデータ伝送装置721に情報の伝達
を行う方法（コマンド転送途中にあるデータ伝送装置の
処理はコマンドを変換する処理があるだけで他は全く上
記例と同じ。）などがあるが、これらのいずれの場合で
も本発明を実施することができる。

また第４図の定数Ｍ０もマイクロ命令実行により変える
パスを用いても、本発明を実施することができる。

以上、本発明を伝送路上のフレーム転送による方法で説
明したが、本発明はこれに限定されるものではなく、装
置内の内部バスを含めあらゆるインタフェースに当ては
めても本発明を実施することができる。

〔発明の効果〕

本発明は以上説明したように、プログラムをアクセスす
るアドレスと一致すると特定のアドレスにブランチする
機能を外部からのコマンドにより操作できるので、あら
かじめ格納されているプログラムの内容を変えることな
く、プログラムの処理を変えることができ、さらに現在
トレース機能のあるプログラムを実行しているかどうか
も判別できる効果がある。

さらに、あらかじめ格納されているプログラムの内容を
変えないでロードしたプログラムの使用の開始を遠隔制
御できる手段を設けているため、システム運用中にプロ
グラムの処理の変更ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例方式の構成を示すブロック構成
図。第２図は本発明実施例装置の全体構成を示すブロック構
成図。第３図は第２図のプロセッサの構成を示すブロック構成
図。第４図は第３図の比較制御回路の構成を示すブロック構
成図。第５図は本発明に適用される伝送フレームの形式を示す
フォーマット図。第６図は本発明の動作を説明するタイムチャート。第７図、第８図および第９図は本発明の適用されるデー
タ伝送システムの他の例を示すブロック構成図。１〜４、151、152、161〜164、171〜178、711〜713、72
1〜723……データ伝送装置、11〜14、511、611……伝送
路、21……伝送路制御回路、22……プロセッサ、31……
マイクロ命令アドレスレジスタ、32……アソシアティブ
メモリ、33……比較制御回路、34……起動レジスタ、35
……アンド回路、36……オア回路、37……記憶装置（Ｒ
ＡＭ）、38……記憶装置（ＲＯＭ）、39……定数、40…
…セレクタ、41……マイクロ命令レジスタ、42……マイ
クロプログラム制御回路、51……アドレスレジスタ、53
……エンコーダ、61〜64……フリップフロップ、71……
ドライバ。

Claims

【特許請求の範囲】

【請求項１】情報を伝送する伝送路と、この伝送路に接続され情報の授受を行う複数のデータ伝
送装置とを備え、上記データ伝送装置は、第１のデータ伝送装置から上記伝送路を介して第２のデ
ータ伝送装置にプログラムをロードする手段を備えたデータ伝送方式において、上記第２のデータ伝送装置は、上記第１のデータ伝送装置から伝送された複数個の任意
の値を設定する設定手段と、上記第１のデータ伝送装置から伝送された上記設定手段
で設定した値毎に有効であるか否を指示する情報を格納
する有効手段と、プログラムを実行している場合にこのプログラムをアク
セスするアドレスと上記設定手段によって設定した値と
一致し、かつ上記有効手段が有効な場合に上記有効手段
に対応した特定のアドレスにブランチし、ブランチ先の
プログラムを実行する手段とを備えたことを特徴とするデータ伝送方式。