JPH0654806B2 - Optical / electronic integrated circuit and manufacturing method thereof - Google Patents

Optical / electronic integrated circuit and manufacturing method thereof

Info

Publication number
JPH0654806B2
JPH0654806B2 JP10776186A JP10776186A JPH0654806B2 JP H0654806 B2 JPH0654806 B2 JP H0654806B2 JP 10776186 A JP10776186 A JP 10776186A JP 10776186 A JP10776186 A JP 10776186A JP H0654806 B2 JPH0654806 B2 JP H0654806B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
conductivity type
integrated circuit
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10776186A
Other languages
Japanese (ja)
Other versions
JPS62264660A (en
Inventor
裕二 蓮見
二郎 天明
一 朝日
篤郎 幸前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10776186A priority Critical patent/JPH0654806B2/en
Publication of JPS62264660A publication Critical patent/JPS62264660A/en
Publication of JPH0654806B2 publication Critical patent/JPH0654806B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261Non-optical elements, e.g. laser driver components, heaters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、光通信用送信器に使用される高速かつ高信頼
な光・電子集積回路とその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-speed and highly reliable optical / electronic integrated circuit used in a transmitter for optical communication and a method for manufacturing the same.

(従来技術及び発明が解決しようとする問題点) 従来の光送信器は、光源となる半導体レーザ(以下LD
と記す)とそれを駆動・変調する電子回路の各々を個別
の部品として製作し、しかる後、それらを接続する形態
をとつていた。しかしながら、このような方式では、部
品間の配線に伴う伝搬遅延や浮遊容量のため、動作が遅
くなるほか、接続部分に起因する信頼性の低下も問題と
なる。したがって、高速かつ高信頼の光送信器を構成す
るには、光素子と電子素子を一体化した光・電子集積回
路が必要である。
(Problems to be Solved by Prior Art and Invention) A conventional optical transmitter is a semiconductor laser (hereinafter, LD) serving as a light source.
And each of the electronic circuits that drive and modulate it are manufactured as individual parts, and then they are connected. However, in such a system, the operation is slowed due to the propagation delay and the stray capacitance associated with the wiring between the components, and the reliability is deteriorated due to the connection portion. Therefore, in order to construct a high-speed and highly reliable optical transmitter, an optical / electronic integrated circuit in which an optical element and an electronic element are integrated is required.

このような光・電子集積回路としては、LDを駆動する
トランジスタとして、電界効果型トランジスタ(FE
T)を使用するものと、ヘテロ接合バイポーラトランジ
スタ(以下HBTと記す)を使用するものとが考えられ
るが、この内、HBTは高い電流駆動能力と高速動作性
を有することから、LDの駆動・変調に適している。
As such an opto-electronic integrated circuit, a field effect transistor (FE) is used as a transistor for driving an LD.
T) may be used and a heterojunction bipolar transistor (hereinafter referred to as HBT) may be used. Among them, HBT has high current driving capability and high speed operability, and therefore, Suitable for modulation.

HBTとLDを用い集積回路を構成する試みとしては、
ジエ・カアツ(J.Katz)らの報告(Appl.Phys.Let
t.,37(2),1980)がある。第3図は上記の構造を示
す。この素子はn+-GaAs基板20上に、基板側より第1層
n−AlGaAs21,第2層p−GaAs22,第3層n−AlGaAs23
エピタキシヤル膜を成長し、npn構造より成るHBT
を製作すると共に、Beイオンを第3層23からp−GaAs22
まで注入することで、第3層23のn−AlGaAsの一部をp
型24に変え、npp構造より成るLDとしても動作させ
られるよう工夫されている。しかしながら、このような
構造には次のような欠点がある。
As an attempt to construct an integrated circuit using HBT and LD,
Report by J. Katz et al. (Appl. Phys. Let
t. , 37 (2), 1980). FIG. 3 shows the above structure. This device comprises a first layer n-AlGaAs21, a second layer p-GaAs22, and a third layer n-AlGaAs23 on the n + -GaAs substrate 20 from the substrate side.
An HBT having an npn structure grown on an epitaxial film
And the Be ions from the third layer 23 to p-GaAs22.
To a portion of the n-AlGaAs in the third layer 23
It is designed so that it can be operated as an LD having an npp structure instead of the type 24. However, such a structure has the following drawbacks.

すなわち、LDの活性層として使用する第2層22のp−
GaAsは、自由キヤリアによる光吸収で、レーザ発振閾値
が上昇するのを避ける必要から、ドーピング濃度を高く
する(5×1017cm-3)ことは望ましくない。一方、こ
のp−GaAs層は、HBTのベース部分としても使用され
るが、HBTにおいては、動作速度の目安となるカット
オフ周波数c(R6:ベース抵抗,Cc:コレクタ容量)で与えられるこ
とから分るように、素子の高速化のためには、ベース抵
抗を低減する必要がある。したがつて、ベース層を高濃
度にドーピングし、この層のシート抵抗を下げることが
動作上有利である。以上のことから分かるように、L
D,HBT各々の素子を同時に高性能化するためには、
各々に適した組成・膜厚・ドーピング濃度を選ぶ必要が
あり、カアツらのような、単なるnpn構造からなるエ
ピタキシヤル膜のみを用いる方法では不十分である。
That is, p− of the second layer 22 used as the active layer of the LD
In GaAs, it is not desirable to increase the doping concentration (5 × 10 17 cm −3 ) because it is necessary to prevent the laser oscillation threshold from increasing due to light absorption by free carriers. On the other hand, this p-GaAs layer is also used as the base portion of the HBT, but in the HBT, the cutoff frequency c that is a measure of the operating speed is As can be seen from (R 6 : base resistance, C c : collector capacitance), it is necessary to reduce the base resistance in order to speed up the device. Therefore, it is operationally advantageous to dope the base layer with a high concentration to reduce the sheet resistance of this layer. As can be seen from the above, L
In order to simultaneously improve the performance of the D and HBT elements,
It is necessary to select a composition, film thickness, and doping concentration suitable for each, and a method using only an epitaxial film having a simple npn structure, such as Kaatsu, is not sufficient.

この問題を解決するためには、LDに適したnnp(も
しくはnpp)構造と、HBTに適したnpn構造をも
つエピタキシヤル多層膜を連続的に形成し、各々のエピ
タキシヤル膜に対し、LD,HBTを別個に製作すれば
良いが、このようなエピタキシヤル多層膜を連続的に形
成するには、組成やドーピング条件の異なる成長を繰返
すことになり、結晶成長工程が複雑となる。さらに、こ
のような多層構造では、LDもしくはHBTの下部電極
を取り出す際、深いエツチングをする必要があるため、
表面の段差が大きくなり、集積化には適さない構造とな
ることも問題である。
In order to solve this problem, an epitaxial multilayer film having an nnp (or npp) structure suitable for LD and an npn structure suitable for HBT is continuously formed, and LD, LD, The HBTs may be manufactured separately, but in order to continuously form such an epitaxial multilayer film, growth with different compositions and doping conditions is repeated, which complicates the crystal growth process. Further, in such a multilayer structure, it is necessary to perform deep etching when taking out the lower electrode of the LD or HBT.
There is also a problem in that the surface step becomes large and the structure becomes unsuitable for integration.

(問題点を解決するための手段) 本発明の目的は、HBT,LD各々に対し、その素子特
性上有利なエピタキシヤル膜の成長を可能にすると共
に、そのために生じる結晶成長の複雑さや段差越えの問
題等を回避し、高性能かつ集積化の容易な光・電子集積
回路を実現するための素子構造と製法を提供することに
ある。
(Means for Solving the Problems) An object of the present invention is to enable growth of an epitaxial film, which is advantageous in terms of device characteristics, for each of HBT and LD, and to overcome the complexity of crystal growth and the step difference caused thereby. SUMMARY OF THE INVENTION It is an object of the present invention to provide an element structure and a manufacturing method for avoiding the above problems and realizing an optical / electronic integrated circuit having high performance and easy integration.

上記の目的を達成するため、本発明は半絶縁性基板上
に、第1導電型の第1の半導体層、第1の半導体層に比
してナロウギヤツプである第1導電型の第2の半導体
層、第2の半導体層に比してワイドギヤツプである第1
導電型の第3の半導体層が順次積層された第1の多層エ
ピタキシヤル膜に、第2の半導体層を活性層、第1及び
第3の半導体層をクラツド層とする横型接合ストライプ
レーザが構成され、第1の多層エピタキシヤル膜上に第
1導電型の高濃度不純物を有する第4の半導体層、第1
導電型の第5の半導体層、第5の半導体層に比してナロ
ウギヤツプである第2導電型の第6の半導体層が順次積
層された第2の多層エピタキシヤル膜に、第5の半導体
層をエミツタ、第6の半導体層内に形成された第1導電
型の不純物領域をコレクタ、第6の半導体層内のエミツ
タとコレクタに挾まれた領域をベースとするヘテロ接合
バイポーラトランジスタが構成されることを特徴とする
光・電子集積回路を発明の要旨とするものである。
To achieve the above object, the present invention provides a first conductive type first semiconductor layer on a semi-insulating substrate, and a first conductive type second semiconductor which is a narrow gap compared to the first semiconductor layer. Layer, the first layer being a wide gap compared to the second semiconductor layer
A lateral junction stripe laser having a second semiconductor layer as an active layer and first and third semiconductor layers as cladding layers is formed on a first multilayer epitaxial film in which a conductive type third semiconductor layer is sequentially stacked. A fourth semiconductor layer having a high-concentration impurity of the first conductivity type on the first multilayer epitaxial film;
The fifth semiconductor layer is formed on the second multilayer epitaxial film in which the fifth semiconductor layer of the conductivity type and the sixth semiconductor layer of the second conductivity type, which is a narrow gap compared to the fifth semiconductor layer, are sequentially stacked. A heterojunction bipolar transistor having an emitter, a first conductivity type impurity region formed in the sixth semiconductor layer as a collector, and a region sandwiched between the emitter and collector in the sixth semiconductor layer as a base. The gist of the invention is an optical / electronic integrated circuit characterized by the above.

さらに本発明は半絶縁性基板上に、第1導電型の第1の
半導体層、第1の半導体層に比してナロウギヤツプであ
る第1導電型の第2の半導体層、第2の半導体層に比し
てワイドギヤツプである第1導電型の第3の半導体層を
順次積層して第1の多層エピタキシヤル膜を形成し、第
1の多層エピタキシヤル膜内に、第2の半導体層を活性
層、第1及び第3の半導体層をクラツド層とする横型接
合ストライプレーザを構成し、第1の多層エピタキシヤ
ル膜上に第1導電型の高濃度不純物を有する第4の半導
体層、及び第1導電型の第5の半導体層、第5の半導体
層に比してナロウギヤツプである第2導電型の第6の半
導体層を順次積層して第2の多層エピタキシヤル膜を形
成し、第6の半導体層内にイオン注入或いは気相拡散法
を用いて第1導電型の不純物領域を選択的に形成し、第
5の半導体層をエミツタ、第1導電型の不純物領域をコ
レクタ、第6の半導体層内のエミツタとコレクタに挾ま
れた領域をベースとするヘテロ接合バイポーラトランジ
スタを構成することを特徴とする光・電子集積回路の製
造方法を発明の要旨とするものである。
Furthermore, the present invention provides a first conductive type first semiconductor layer on a semi-insulating substrate, a first conductive type second semiconductor layer and a second semiconductor layer which are narrow gaps compared to the first semiconductor layer. In comparison with the above, a third semiconductor layer of the first conductivity type, which is a wide gap, is sequentially laminated to form a first multilayer epitaxial film, and the second semiconductor layer is activated in the first multilayer epitaxial film. Layer, a lateral junction stripe laser using the first and third semiconductor layers as cladding layers, and a fourth semiconductor layer having a high-concentration impurity of the first conductivity type on the first multilayer epitaxial film; The fifth semiconductor layer of one conductivity type and the sixth semiconductor layer of the second conductivity type, which is a narrow gap compared to the fifth semiconductor layer, are sequentially stacked to form a second multilayer epitaxial film. Of the first conductivity by ion implantation or vapor phase diffusion method in the semiconductor layer of Heterojunction bipolar based on the fifth semiconductor layer selectively formed as an emitter, the first conductivity type impurity region as a collector, and the area between the emitter and collector in the sixth semiconductor layer as a base. The gist of the invention is a method of manufacturing an optical / electronic integrated circuit characterized by forming a transistor.

しかして本発明の特徴は次の点にある。Therefore, the features of the present invention are as follows.

まず、HBTおよびLDに適した膜厚,組成,不純物濃
度を実現するため、各々の素子構造に対応するエピタキ
シヤル構造として、基板側より順にnnnn+npよりなる
多層膜を連続的に成長する。この時の成長方法は、MO
VPE,MBE,LPEなどいずれの方法でもかまわな
い。多層膜の構成においては、ドーピング制御を容易に
することを目的に、大部分の層はn型とし、HBTのベ
ース領域となる最上部の層のみp型とする。HBTのコ
レクタ領域は、多層膜成長後、イオン注入もしくは気相
拡散法によつて最上部のp層の一部をn型に反転させて
形成する。コレクタの機能は、主にベース層へ注入され
たキヤリアを引き抜くことにあるため、良好な逆耐圧特
性を持てば素子動作上十分であり、しかがつて、イオン
注入等で形成したpn接合を用いても特に問題とはなら
ない。
First, in order to realize a film thickness, composition, and impurity concentration suitable for HBT and LD, a multilayer film of nnnn + np is sequentially grown from the substrate side as an epitaxial structure corresponding to each element structure. The growth method at this time is MO
Any method such as VPE, MBE, LPE may be used. In the structure of the multilayer film, most of the layers are n-type and only the uppermost layer serving as the base region of the HBT is p-type for the purpose of facilitating the control of doping. The HBT collector region is formed by inverting a part of the uppermost p layer into n-type by ion implantation or vapor phase diffusion after the growth of the multilayer film. Since the function of the collector is mainly to pull out the carrier injected into the base layer, it is sufficient for device operation if it has a good reverse breakdown voltage characteristic. Therefore, a pn junction formed by ion implantation or the like is used. But it doesn't matter.

一方、LDについては、n型多層エピタキシヤル膜中に
pn接合を作る必要があるため、イオン注入もしくは気
相拡散法で下側のnnnn+層の一部にp+領域を形成し、該p
+層の再拡散によりpn接合を形成する。これは、一般
にTJSレーザといわれる構造である。このTJS構造
を用いることで、p型領域の電極はこの領域の最上部か
ら取れば良く、したがつて、深いエツチングにより多層
膜下部から電極を取り出す必要が無くなるため、比較的
平坦な表面構造が実現可能となる。
On the other hand, for LD, since it is necessary to form a pn junction in the n-type multilayer epitaxial film, a p + region is formed in a part of the lower nnnn + layer by ion implantation or vapor phase diffusion method, and the p
A pn junction is formed by rediffusion of the + layer. This is a structure generally called a TJS laser. By using this TJS structure, the electrode in the p-type region may be taken from the uppermost part of this region, and therefore it is not necessary to take the electrode out from the lower portion of the multilayer film by deep etching, so that a relatively flat surface structure is obtained. It becomes feasible.

次に本発明の実施例を添付図面について説明する。Next, embodiments of the present invention will be described with reference to the accompanying drawings.

なお実施例は一つの例示であつて、本発明の精神を逸脱
しない範囲で種々の変更あるいは改良を行いうることは
言うまでもない。
Needless to say, the embodiment is merely an example, and various modifications and improvements can be made without departing from the spirit of the present invention.

第1図は本発明の実施例を示すもので、その構成は次の
とおりである。図において1はGaAsよりなる半絶縁性基
板で、この半絶縁性基板上に、第1導電型の第1の半導
体層2のn−AlxGa1-xAs,第1の半導体層2に比べナロ
ウギヤツプである第1導電型の第2の半導体層3のn−
GaAs(又はAlyGa1-yAs)(x>y),第2の半導体層3
に比してワイドギヤツプである第1導電型の第3の半導
体層4のn−AlxGa1-xAsが順次積層され、半導体層2,
3,4により第1の多層エピタキシヤル膜を形成し、こ
の多層エピタキシヤル膜に半導体層3を活性層、半導体
層2及び4をクラツド層とする横型接合ストライプレー
ザを構成する。ついで第1の多層エピタキシヤル膜上に
第1導電型の高濃度不純物を有する第4の半導体層5の
n+−GaAs,ついで第1導電型の第5の半導体層6のn−
AlzGa1-zAsを形成し、ついで半導体層6に比してナロウ
ギヤツプである第2導電型の第6の半導体層7のp−Ga
Asを形成し、ついでこの半導体層7の一部にイオン注入
法もしくは気相拡散法でn型として、n型領域8を形成
し、半導体層6をエミツタ、半導体層7をベース、半導
体層8をコレクタとしてHBTを構成する。E,B,C
は夫々エミツタ,ベース,コレクタ電極を示す。
FIG. 1 shows an embodiment of the present invention, the constitution of which is as follows. In the figure, reference numeral 1 is a semi-insulating substrate made of GaAs. On this semi-insulating substrate, the n-Al x Ga 1-x As of the first semiconductor layer 2 of the first conductivity type and the first semiconductor layer 2 are formed. In comparison, n− of the second semiconductor layer 3 of the first conductivity type which is a narrow gap
GaAs (or Al y Ga 1-y As) (x> y), second semiconductor layer 3
N-Al x Ga 1-x As of the first semiconductor layer 4 of the first conductivity type, which is a wide gear gap, is sequentially stacked to form the semiconductor layer 2,
A first multilayer epitaxial film is formed by 3 and 4, and a lateral junction stripe laser having the semiconductor layer 3 as an active layer and the semiconductor layers 2 and 4 as a cladding layer is formed on the multilayer epitaxial film. Then, a fourth semiconductor layer 5 having a high-concentration impurity of the first conductivity type is formed on the first multilayer epitaxial film.
n + −GaAs, and then n of the fifth semiconductor layer 6 of the first conductivity type
Al z Ga 1-z As is formed, and then p-Ga of the second conductivity type sixth semiconductor layer 7 which is a narrow gap compared to the semiconductor layer 6 is formed.
As is formed, and then an n-type region 8 is formed in a part of the semiconductor layer 7 by an ion implantation method or a vapor phase diffusion method to form an n-type region 8. The semiconductor layer 6 is an emitter, the semiconductor layer 7 is a base, and the semiconductor layer 8 is a base. Is used as a collector to configure the HBT. E, B, C
Indicate the emitter, base, and collector electrodes, respectively.

半導体層9はp領域で、半導体層10とによりpn接合が
形成され、レーザを構成する。P,Nは夫々電極を示
す。11は絶縁分離領域を示す。
The semiconductor layer 9 is a p region, and a pn junction is formed with the semiconductor layer 10 to form a laser. P and N represent electrodes, respectively. Reference numeral 11 indicates an insulating isolation region.

ついで、さらに説明を追加すると、半絶縁性GaAs基板1
の直上にある2はn−AlxGa1-xAs(0<x<1)であ
り、ここはLDのクラツド層となる。3はLDの活性層
となる部分でn−GaAsもしくはn−AlyGa1-yAs(但し、
x>y)よりなる。適切な不純物(Si)濃度は5×1017
/cm3である。4はn−AlxGa1-xAsでLDのクラツド層
となる。Al組成をx>yとしているので、半導体層3の
屈折率は半導体層2および4より大きく、光閉じ込め効
果が働いてレーザの閾値低減がはかられている。5はコ
ンタクト層として設けたn+−GaAsであり、LDのn型電
極をとる他、HBTのエミツタ電極もこの層へ接続す
る。6はn−AlzGa1-zAs(0<z<1)であり、HBT
のエミツタ部分となる。7はp−GaAsでHBTのベース
層である。適切な不純物(Be)濃度は5×1018/cm3
ある。又、この半導体層7の一部をイオン注入法もしく
は気相拡散法でn型領域8にし、HBTのコレクタとし
て使用する。
Next, adding a further explanation, the semi-insulating GaAs substrate 1
2 immediately above is n-Al x Ga 1-x As (0 <x <1), which is the cladding layer of the LD. 3 is a portion serving active layer n-GaAs or n-Al of LD y Ga 1-y As (where
x> y). The appropriate impurity (Si) concentration is 5 × 10 17
/ Cm 3 . Reference numeral 4 is n-Al x Ga 1-x As, which serves as the cladding layer of the LD. Since the Al composition is x> y, the refractive index of the semiconductor layer 3 is larger than that of the semiconductor layers 2 and 4, and the optical confinement effect works to reduce the threshold value of the laser. Reference numeral 5 is n + -GaAs provided as a contact layer, which is used as the n-type electrode of the LD and is also connected to the emitter electrode of the HBT. 6 is n-Al z Ga 1-z As (0 <z <1), HBT
It becomes the emitter part of. Reference numeral 7 denotes p-GaAs, which is a base layer of HBT. A suitable impurity (Be) concentration is 5 × 10 18 / cm 3 . Further, a part of the semiconductor layer 7 is made into an n-type region 8 by an ion implantation method or a vapor phase diffusion method and used as a collector of the HBT.

次に製造順序について説明する。Next, the manufacturing order will be described.

(イ)半絶縁性GaAs基板1上に第1の半導体層2のn−Alx
Ga1-xAsを形成し、ついで第1の半導体層に比べてナロ
ウギヤツプである第2の半導体層3のn−GaAs又はn−
AlyGa1-yAs(ここにx>y)を形成し、ついで半導体層
3に比してワイドギヤツプである第3の半導体層4のn
−AlxGa1-xAsを形成して、第1の多層エピタキシヤル膜
を形成し、この第1の多層エピタキシヤル膜内に、半導
体層3を活性層、半導体層2及び4をクラツド層とする
横型接合ストライプレーザを構成する。
(B) n-Al x of the first semiconductor layer 2 on the semi-insulating GaAs substrate 1
Ga 1-x As is formed, and then n-GaAs or n- of the second semiconductor layer 3 which is a narrow gap compared to the first semiconductor layer is formed.
Al y Ga 1-y As (where x> y) is formed, and then n of the third semiconductor layer 4, which is a wider gap than the semiconductor layer 3, is formed.
-Al x Ga 1-x As is formed to form a first multilayer epitaxial film, and the semiconductor layer 3 is the active layer and the semiconductor layers 2 and 4 are the cladding layers in the first multilayer epitaxial film. To form a lateral junction stripe laser.

(ロ)ついで第1の多層エピタキシヤル膜上に、高濃度不
純物を有する第4の半導体層5のn+−GaAsを形成し、つ
いで第5の半導体層6のn−AlzGa1-zAsを形成し、半導
体層6に比してナロウギヤツプである第6の半導体層7
のp−GaAsを形成して、第2の多層エピタキシヤル膜を
形成し、ついでこの半導体層7の一部にSi,S等のn型
不純物をイオン注入もしくは気相拡散し、HBTのコレ
クタ部分を形成する。次に、HBTのコレクタおよびベ
ース部分を残し、残りの半導体層6,7をエツチングで
除去し、コンタクト層5を表に出しエミツタ電極を形成
する。
(B) Then, n + -GaAs of the fourth semiconductor layer 5 having a high concentration of impurities is formed on the first multilayer epitaxial film, and then n-Al z Ga 1-z of the fifth semiconductor layer 6 is formed. A sixth semiconductor layer 7 that is formed of As and is a narrow gap compared to the semiconductor layer 6.
Second p-GaAs is formed to form a second multilayer epitaxial film, and then n-type impurities such as Si and S are ion-implanted or vapor-phase diffused into a part of the semiconductor layer 7 to form a collector portion of the HBT. To form. Next, the remaining semiconductor layers 6 and 7 are removed by etching, leaving the collector and base portions of the HBT, and the contact layer 5 is exposed to form an emitter electrode.

(ハ)LDは半導体層6,7をエツチングで取り除いた
後、コンタクト層5より半絶縁性基板1までZn,Be等の
p型不純物をイオン注入もしくは気相拡散してp+領域を
作り、しかる後、熱処理によつてp型不純物を再拡散し
pn接合を形成する。電極はコンタクト層5のn+領域と
p+領域9に形成する。LDとHBTの素子間分離は、両
素子の間にB,H等のイオンを注入し、絶縁分離領域11
を形成して確保する。pn接合に通電すると、電流は半
導体層2,3,4内部のpn接合を流れることになる。
ただし、この場合、半導体層3にできるpn接合と2お
よび4にできるpn接合では、キヤリアに対する内蔵障
壁が半導体層3の方が低いため、電流は主に半導体層3
のpn接合を流れ、この部分が発光領域となる。
(C) In the LD, after removing the semiconductor layers 6 and 7 by etching, p-type impurities such as Zn and Be are ion-implanted or vapor-phase diffused from the contact layer 5 to the semi-insulating substrate 1 to form a p + region, Then, the p-type impurities are rediffused by heat treatment to form a pn junction. The electrode is the n + region of the contact layer 5
It is formed in the p + region 9. The isolation between the LD and the HBT is performed by implanting ions such as B and H between both the elements to isolate the insulating isolation region 11.
Form and secure. When the pn junction is energized, the current flows through the pn junction inside the semiconductor layers 2, 3 and 4.
However, in this case, in the pn junction formed in the semiconductor layer 3 and the pn junctions formed in 2 and 4, the built-in barrier to the carrier is lower in the semiconductor layer 3, so that the current flows mainly in the semiconductor layer 3.
Flowing through the pn junction, and this portion becomes a light emitting region.

なお上記のような傾斜バンド構造は、結晶成長中にその
原料となる物質の比率を変化させてゆくことで実現でき
る。例えばAlGaAsの傾斜バンド構造を有機金属気相エピ
タキシヤル法(Metalorganic Vapor Phase Epitaxy)で
製作する場合には、トリメチルガリウム(TMG)を含
む水素ガスとアルシン(AsH3)ガスの流量を一定にしな
がら、トリメチルアルミニウム(TMA)を含む水素ガ
スの流量を連続的に変化させる方法をとるものである。
The tilted band structure as described above can be realized by changing the ratio of the material used as the raw material during the crystal growth. For example, when the tilted band structure of AlGaAs is produced by the metalorganic vapor phase epitaxy method, the flow rates of hydrogen gas containing trimethylgallium (TMG) and arsine (AsH 3 ) gas are kept constant, This is a method of continuously changing the flow rate of hydrogen gas containing trimethylaluminum (TMA).

上記の実施例においてワイドギヤツプ半導体としてAlGa
As、ナロウギヤツプ半導体としてGaAsの組合せについて
説明したが、他に第1,第3,第5の半導体層がInP、
第2,第4の半導体層がInGaAsあるいはInGaAsP、第6
の半導体層がInPあるいはInGaAsあるいはInGaAsPとする
こともできる。この場合は、半絶縁性基板としてInPを
使用することもできる。またp+領域9より再拡散を行
い、再拡散領域9′を形成すると、レーザの発振特性を
改善することができる。
In the above embodiment, AlGa was used as the wide gear semiconductor.
As, the combination of GaAs as the narrow gap semiconductor has been described, but in addition, the first, third, and fifth semiconductor layers are made of InP,
The second and fourth semiconductor layers are InGaAs or InGaAsP, the sixth
The semiconductor layer of may be InP, InGaAs, or InGaAsP. In this case, InP can also be used as the semi-insulating substrate. Further, by performing re-diffusion from the p + region 9 to form the re-diffusion region 9 ', the laser oscillation characteristics can be improved.

さらにHBTのベースとしてp−GaAsの代りに傾斜バン
ドギヤツプベースとして、第6の半導体層としてp−Al
z′Ga1-z′Asを用い、z′の値を連続的に変化せしめ、
コレクタとの接続部分でのAlの組成z′=0で、第5の
半導体層6n−AlzGa1-zAsの接続部分でのAlの組成が第
5の半導体層のAlの組成と等しくなるようにすることも
できる。この場合のそのバンド構造は第2図(b)のよう
になる。したがつて、ベース領域へ注入された電子は、
内部電界で加速され、従来のベース領域で電子が拡散す
る場合(第2図a参照)より速いドリフト速度で走行す
ることになる。この効果はベース走行時間τについて、
拡散の場合と比較すると、 (K:ボルソマン定数,T:絶対温度,q:電子の電荷
量)となるので、ベース両端でのバンドギヤツプ差ΔEg
を0.2eVとすると走行時間は約1/4に短縮されることにな
る。この結果、電流利得βの増大がはかれるほか、電子
と正孔の再結合が減る等、HBTの特性向上が期待でき
る。
Further, as a base of HBT, instead of p-GaAs, as a tilted band gap base, and as a sixth semiconductor layer, p-Al.
with z 'Ga 1-z' As , continuously contain altered the value of z ',
When the Al composition z ′ = 0 at the connection portion with the collector, the Al composition at the connection portion of the fifth semiconductor layer 6n-Al z Ga 1 -z As is equal to the Al composition of the fifth semiconductor layer. It can also be The band structure in this case is as shown in FIG. 2 (b). Therefore, the electrons injected into the base region are
It is accelerated by the internal electric field and travels at a higher drift velocity than in the case where electrons are diffused in the conventional base region (see FIG. 2a). This effect is based on the base running time τ
Compared with the case of diffusion, (K: Bolsoman constant, T: absolute temperature, q: electron charge amount), so the bandgap difference ΔEg at both ends of the base
If it is set to 0.2 eV, the running time will be reduced to about 1/4. As a result, the current gain β can be increased and the recombination of electrons and holes can be reduced, so that the characteristics of the HBT can be improved.

なお上記の説明においてp型をn型とし、n型をp型に
することもできる。
In the above description, p-type may be n-type and n-type may be p-type.

(発明の効果) 以上説明したように、本発明によればLDとHBTを両
者の特性を損ねることなく同一基板上に集積するもので
あり、この結果、高速かつ高信頼な光・電子集積回路の
製作が可能となる。このような光・電子集積回路は、光
通信の大容量化に適した光送信器として利用できる利点
がある。
(Effects of the Invention) As described above, according to the present invention, the LD and the HBT are integrated on the same substrate without impairing the characteristics of both, and as a result, a high-speed and highly reliable optical / electronic integrated circuit is provided. Can be manufactured. Such an optical / electronic integrated circuit has an advantage that it can be used as an optical transmitter suitable for increasing the capacity of optical communication.

さらにまた本発明においては、横型接合ストライプレー
ザの活性層濃度と、ヘテロ接合バイポーラトランジスタ
のベース濃度とを別に設定することができるので、レー
ザのしきい値電流が低く(10mA程度)、横型接合ストラ
イプレーザとカツトオフ周波数が高い(1GHz以上)ヘ
テロ接合バイポーラトランジスタとを同一基板上に形成
することができる。
Furthermore, in the present invention, since the active layer concentration of the lateral junction stripe laser and the base concentration of the heterojunction bipolar transistor can be set separately, the threshold current of the laser is low (about 10 mA) and the lateral junction stripe is reduced. A laser and a heterojunction bipolar transistor having a high cutoff frequency (1 GHz or more) can be formed on the same substrate.

また横注入型の接合ストライプレーザを用いているた
め、従来例のようにレーザの下側から電極を取り出すた
めの深いエツチング溝を形成する必要がなく、表面段差
を小にすることができる。
Further, since the lateral injection type junction stripe laser is used, it is not necessary to form a deep etching groove for taking out the electrode from the lower side of the laser as in the conventional example, and the surface step can be reduced.

さらにエミツタ・ベース接合層はイオン注入のダメージ
を受けない構造であるため、注入効果が効率的に行うこ
とができる。
Further, since the emitter / base junction layer has a structure that is not damaged by ion implantation, the implantation effect can be efficiently performed.

またトランジスタにおいて傾斜バンドギヤツプベース構
造としたために、電流増幅率を高くすることができる。
In addition, since the transistor has the inclined band gap base structure, the current amplification factor can be increased.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の光・電子集積回路の構成を示し、第2
図はバンドギヤツプの説明図、第3図は従来例を示す。 1……半絶縁性基板GaAs 2……第1の半導体層n−AlxGa1-xAs 3……第2の半導体層n−GaAs又はAlyGa1-yAs(x>
y) 4……第3の半導体層n−AlxGa1-xAs 5……第4の半導体層n+−GaAs 6……第5の半導体層n−AlzGa1-zAs 7……第6の半導体層p−GaAs 8……p領域 9……p領域 10……n領域 11……絶縁分離領域
FIG. 1 shows the configuration of the optoelectronic integrated circuit of the present invention.
FIG. 3 is an explanatory view of a band gear, and FIG. 3 shows a conventional example. 1 ...... the semi-insulating substrate GaAs 2 ...... first semiconductor layer n-Al x Ga 1-x As 3 ...... second semiconductor layer n-GaAs or Al y Ga 1-y As ( x>
y) 4 ...... third semiconductor layer n-Al x Ga 1-x As 5 ...... fourth semiconductor layer n + -GaAs 6 ...... fifth semiconductor layer n-Al z Ga 1-z As 7 ... … Sixth semiconductor layer p-GaAs 8 …… p region 9 …… p region 10 …… n region 11 …… insulation isolation region

───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸前 篤郎 神奈川県厚木市森の里若宮3番1号 日本 電信電話株式会社厚木電気通信研究所内 (56)参考文献 特開 昭62−147793(JP,A) 特開 昭62−165387(JP,A) Appl.Phys.Lett.Vo l.45,No.3(1984−8−1)P. 191−193 Appl.Phys.Lett.Vo l.37,No.2(1980−7−15)P. 211−213 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsuro Koumae 3-1, Morinosato Wakamiya, Atsugi City, Kanagawa Pref. Atsugi Telecommunications Research Laboratories, Nippon Telegraph and Telephone Corporation (56) Reference JP-A-62-147793 (JP, A) JP 62-165387 (JP, A) Appl. Phys. Lett. Vol. 45, No. 3 (1984-8-1) P. 191-193 Appl. Phys. Lett. Vol. 37, No. 2 (1980-7-15) P. 211-213

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】半絶縁性基板上に、第1導電型の第1の半
導体層、第1の半導体層に比してナロウギヤツプである
第1導電型の第2の半導体層、第2の半導体層に比して
ワイドギヤツプである第1導電型の第3の半導体層が順
次積層された第1の多層エピタキシヤル膜に、第2の半
導体層を活性層、第1及び第3の半導体層をクラツド層
とする横型接合ストライプレーザが構成され、第1の多
層エピタキシヤル膜上に第1導電型の高濃度不純物を有
する第4の半導体層、第1導電型の第5の半導体層、第
5の半導体層に比してナロウギヤツプである第2導電型
の第6の半導体層が順次積層された第2の多層エピタキ
シヤル膜に、第5の半導体層をエミツタ、第6の半導体
層内に形成された第1導電型の不純物領域をコレクタ、
第6の半導体層内のエミツタとコレクタに挾まれた領域
をベースとするヘテロ接合バイポーラトランジスタが構
成されることを特徴とする光・電子集積回路。
1. A semiconductor layer of a first conductivity type on a semi-insulating substrate, a second semiconductor layer of a first conductivity type which is a narrow gap compared to the first semiconductor layer, and a second semiconductor layer. In comparison with the first layer, a third semiconductor layer of the first conductivity type, which is a wide gear gap, is sequentially laminated, and a second semiconductor layer is formed on the active layer and first and third semiconductor layers are formed on the first multilayer epitaxial film. A lateral junction stripe laser having a cladding layer is formed, and a fourth semiconductor layer having a high-concentration impurity of the first conductivity type, a fifth semiconductor layer of the first conductivity type, and a fifth semiconductor layer on the first multilayer epitaxial film are formed. The fifth semiconductor layer is formed in the emitter and the sixth semiconductor layer on the second multilayer epitaxial film in which the sixth semiconductor layer of the second conductivity type, which is a narrow gap, is sequentially stacked in comparison with the semiconductor layer of The doped first conductivity type impurity region,
An optoelectronic integrated circuit comprising a heterojunction bipolar transistor based on a region sandwiched between an emitter and a collector in a sixth semiconductor layer.
【請求項2】第1導電型がn型、第2導電型がp型であ
ることを特徴とする特許請求の範囲第1項記載の光・電
子集積回路。
2. An optical / electronic integrated circuit according to claim 1, wherein the first conductivity type is n-type and the second conductivity type is p-type.
【請求項3】第1,第3,第5の半導体層がAlGaAs、第
2,第4の半導体層がGaAs、第6の半導体層がGaAs或い
はAlGaAsであることを特徴とする特許請求の範囲第1項
記載の光・電子集積回路。
3. The first, third and fifth semiconductor layers are AlGaAs, the second and fourth semiconductor layers are GaAs, and the sixth semiconductor layer is GaAs or AlGaAs. The optical / electronic integrated circuit according to item 1.
【請求項4】第1,第3,第5の半導体層がInP、第
2,第4の半導体層がInGaAs或いはInGaAsP、第6の半
導体層がInP或いはInGaAs或いはInGaAsPであることを特
徴とする特許請求の範囲第1項記載の光・電子集積回
路。
4. The first, third, and fifth semiconductor layers are InP, the second and fourth semiconductor layers are InGaAs or InGaAsP, and the sixth semiconductor layers are InP, InGaAs, or InGaAsP. An optical / electronic integrated circuit according to claim 1.
【請求項5】第6の半導体層のベース領域で、コレクタ
との接続部分でのAl組成が0、第5の半導体層との接続
部分でのAl組成が第5の半導体層のAl組成に等しくなる
ように、Al組成が順次変化するAlGaAsであることを特徴
とする特許請求の範囲第3項記載の光・電子集積回路。
5. The base region of the sixth semiconductor layer has an Al composition of 0 at the connection portion with the collector and an Al composition at the connection portion with the fifth semiconductor layer equal to the Al composition of the fifth semiconductor layer. 4. The optoelectronic integrated circuit according to claim 3, wherein the Al composition is AlGaAs whose Al composition changes sequentially so as to be equal.
【請求項6】半絶縁性基板がGaAs或いはInPであること
を特徴とする特許請求の範囲第1項記載の光・電子集積
回路。
6. The optoelectronic integrated circuit according to claim 1, wherein the semi-insulating substrate is GaAs or InP.
【請求項7】半絶縁性基板上に、第1導電型の第1の半
導体層、第1の半導体層に比してナロウギヤツプである
第1導電型の第2の半導体層、第2の半導体層に比して
ワイドギヤツプである第1導電型の第3の半導体層を順
次積層して第1の多層エピタキシヤル膜を形成し、第1
の多層エピタキシヤル膜内に、第2の半導体層を活性
層、第1及び第3の半導体層をクラツド層とする横型接
合ストライプレーザを構成し、第1の多層エピタキシヤ
ル膜上に第1導電型の高濃度不純物を有する第4の半導
体層、及び第1導電型の第5の半導体層、第5の半導体
層に比してナロウギヤツプである第2導電型の第6の半
導体層を順次積層して第2の多層エピタキシヤル膜を形
成し、第6の半導体層内にイオン注入或いは気相拡散法
を用いて第1導電型の不純物領域を選択的に形成し、第
5の半導体層をエミツタ、第1導電型の不純物領域をコ
レクタ、第6の半導体層内のエミツタとコレクタに挾ま
れた領域をベースとするヘテロ接合バイポーラトランジ
スタを構成することを特徴とする光・電子集積回路の製
造方法。
7. A first semiconductor layer of a first conductivity type on a semi-insulating substrate, a second semiconductor layer of a first conductivity type which is a narrow gap compared to the first semiconductor layer, and a second semiconductor. A third semiconductor layer of the first conductivity type, which is a wide gap compared to the layers, is sequentially stacked to form a first multilayer epitaxial film.
A lateral junction stripe laser having the second semiconductor layer as an active layer and the first and third semiconductor layers as cladding layers in the multilayer epitaxial film, and the first conductive film is formed on the first multilayer epitaxial film. Type semiconductor layer having a high-concentration impurity, a fifth semiconductor layer of a first conductivity type, and a sixth semiconductor layer of a second conductivity type, which is a narrow gap compared to the fifth semiconductor layer, are sequentially stacked. Then, a second multilayer epitaxial film is formed, and a first conductivity type impurity region is selectively formed in the sixth semiconductor layer by ion implantation or a vapor phase diffusion method to form a fifth semiconductor layer. Manufacture of an optoelectronic integrated circuit characterized in that a heterojunction bipolar transistor based on an emitter, an impurity region of the first conductivity type is a collector, and a region sandwiched between the emitter and the collector in the sixth semiconductor layer is a base. Method.
【請求項8】第1導電型がn型、第2導電型がp型であ
ることを特徴とする特許請求の範囲第7項記載の光・電
子集積回路の製造方法。
8. The method of manufacturing an optoelectronic integrated circuit according to claim 7, wherein the first conductivity type is n type and the second conductivity type is p type.
【請求項9】第1,第3,第5の半導体層がAlGaAs、第
2,第4の半導体層がGaAs、第6の半導体層がGaAs或い
はAlGaAsであることを特徴とする特許請求の範囲第7項
記載の光・電子集積回路の製造方法。
9. The first, third and fifth semiconductor layers are AlGaAs, the second and fourth semiconductor layers are GaAs, and the sixth semiconductor layer is GaAs or AlGaAs. 8. A method for manufacturing an optical / electronic integrated circuit according to item 7.
【請求項10】第1,第3,第5の半導体層がInP、第
2,第4の半導体層がInGaAs或いはInGaAsP、第6の半
導体層がInP或いはInGaAs又はInGaAsPであることを特徴
とする特許請求の範囲第7項記載の光・電子集積回路の
製造方法。
10. The first, third and fifth semiconductor layers are InP, the second and fourth semiconductor layers are InGaAs or InGaAsP, and the sixth semiconductor layer is InP or InGaAs or InGaAsP. A method for manufacturing an optical / electronic integrated circuit according to claim 7.
【請求項11】第6の半導体層のベース領域で、コレク
タとの接続部分でのAl組成が0、第5の半導体層との接
続部分でのAl組成が第5の半導体層のAl組成に等しくな
るように、Al組成が順次変化するAlGaAsであることを特
徴とする特許請求の範囲第9項記載の光・電子集積回路
の製造方法。
11. In the base region of the sixth semiconductor layer, the Al composition in the connection portion with the collector is 0, and the Al composition in the connection portion with the fifth semiconductor layer is the Al composition of the fifth semiconductor layer. 10. The method for manufacturing an optical / electronic integrated circuit according to claim 9, wherein AlGaAs is such that the Al composition changes sequentially so as to be equal.
【請求項12】半絶縁性基板がGaAs或いはInPであるこ
とを特徴とする特許請求の範囲第7項記載の光・電子集
積回路の製造方法。
12. The method of manufacturing an optical / electronic integrated circuit according to claim 7, wherein the semi-insulating substrate is GaAs or InP.
JP10776186A 1986-05-13 1986-05-13 Optical / electronic integrated circuit and manufacturing method thereof Expired - Lifetime JPH0654806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10776186A JPH0654806B2 (en) 1986-05-13 1986-05-13 Optical / electronic integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10776186A JPH0654806B2 (en) 1986-05-13 1986-05-13 Optical / electronic integrated circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPS62264660A JPS62264660A (en) 1987-11-17
JPH0654806B2 true JPH0654806B2 (en) 1994-07-20

Family

ID=14467322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10776186A Expired - Lifetime JPH0654806B2 (en) 1986-05-13 1986-05-13 Optical / electronic integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0654806B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005269B4 (en) * 2003-11-28 2005-09-29 Osram Opto Semiconductors Gmbh Light emitting semiconductor element has multilayers on a substrate with the pn junction insulatively separated into light emitting and protective diode sections

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Appl.Phys.Lett.Vol.37,No.2(1980−7−15)P.211−213
Appl.Phys.Lett.Vol.45,No.3(1984−8−1)P.191−193

Also Published As

Publication number Publication date
JPS62264660A (en) 1987-11-17

Similar Documents

Publication Publication Date Title
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP3360105B2 (en) Method for manufacturing semiconductor device
US4819036A (en) Semiconductor device
US4932033A (en) Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
US5321712A (en) Semiconductor light-emitting device having a cladding layer composed of an InGaAlp-based compound
JP3368452B2 (en) Compound semiconductor device and method of manufacturing the same
JP4865186B2 (en) III-V group compound semiconductor device and manufacturing method thereof
JPH0513882A (en) Semiconductor optical element using wide band gap material for p-n current blocking layer
JPH11284280A (en) Semiconductor laser device, its manufacture and manufacture of iii-v compound semiconductor element
JPH11274645A (en) Semiconductor element and fabrication thereof
US4809289A (en) Semiconductor laser device
JPH0654806B2 (en) Optical / electronic integrated circuit and manufacturing method thereof
JPH09246527A (en) Semiconductor device
JPS62274790A (en) Optical and electronic integrated circuit and manufacture thereof
US20060060876A1 (en) Semiconductor optical device
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
US6768755B2 (en) Semiconductor laser device
JPH05283813A (en) Manufacture of semiconductor device
JP3146501B2 (en) Semiconductor laser and method of manufacturing the same
JP4158683B2 (en) Epitaxial wafer for heterojunction bipolar transistor
JP3228431B2 (en) Method of manufacturing collector-up structure heterojunction bipolar transistor
JPS61139082A (en) Semiconductor light-emitting device
JPS62264661A (en) Optical-electronic integrated circuit and manufacture thereof
JPH05175225A (en) Manufacture of hetero junction bipolar transistor
JPH11121461A (en) Hetero junction bipolar transistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term