JPH11284280A - Semiconductor laser device, its manufacture and manufacture of iii-v compound semiconductor element - Google Patents

Semiconductor laser device, its manufacture and manufacture of iii-v compound semiconductor element

Info

Publication number
JPH11284280A
JPH11284280A JP8342798A JP8342798A JPH11284280A JP H11284280 A JPH11284280 A JP H11284280A JP 8342798 A JP8342798 A JP 8342798A JP 8342798 A JP8342798 A JP 8342798A JP H11284280 A JPH11284280 A JP H11284280A
Authority
JP
Japan
Prior art keywords
layer
type
compound semiconductor
semiconductor laser
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8342798A
Other languages
Japanese (ja)
Other versions
JP3782230B2 (en
Inventor
Minoru Watanabe
邊 実 渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP08342798A priority Critical patent/JP3782230B2/en
Publication of JPH11284280A publication Critical patent/JPH11284280A/en
Application granted granted Critical
Publication of JP3782230B2 publication Critical patent/JP3782230B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively blocking injection of a current to an end surface, by performing solid-phase diffusion of dopant from a III-V compound semiconductor layer containing Zn or the like of high concentration. SOLUTION: An N-type GaAs buffer layer 2, an N-type In0.5 (Ga0.3 Al0.7 )0.5 P clad layer 3, an active region 4, a P-type In0.5 (Ga0.3 Al0.7 )0.5 P clad layer 5, a P-type In0.5 Ga0.5 P easy conduction layer 6 and an N-type GaAs cap layer 7 are formed in order on an N-type GaAs substrate 1. Stripe-shaped SiO2 8 is deposited in parallel to an end surface of a resonator, and the cap layer 7 and the easy conduction layer 6 are etched by using the SiO2 8 as a mask. A P-type GaAs layer 9 doped with Zn is selectively grown and annealed, and Zn is diffused to the intermediate point of the N-type In0.5 (Ga0.3 Al0.7 )0.5 P clad layer 3. When the Zn concentration of the P-type GaAs layer 9 is at least 2×10<18> cm<-3> and the thickness of the layer is at least 0.2 μm, a window region 10 which acts excellently can be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体レーザ装置
及びその製造方法ならびにIII−V族化合物半導体素子
の製造方法に関する。さらに具体的には、本発明は、高
出力動作をする半導体レーザ、特にデジタルビデオディ
スクや光磁気ディスクなどの光情報処理機器の光源とし
て用いて好適な可視光半導体レーザ装置としての半導体
レーザ装置及びその製造方法ならびにIII−V族化合物
半導体素子の製造方法に関する。
The present invention relates to a semiconductor laser device and a method for manufacturing the same, and a method for manufacturing a III-V compound semiconductor device. More specifically, the present invention relates to a semiconductor laser device having a high output operation, particularly a semiconductor laser device as a visible light semiconductor laser device suitable for use as a light source of an optical information processing device such as a digital video disk or a magneto-optical disk. The present invention relates to a method for manufacturing the same and a method for manufacturing a group III-V compound semiconductor device.

【0002】[0002]

【従来の技術】III−V族化合物半導体素子は、発光素
子や受光素子などの光デバイスあるいは電界効果トラン
ジスタやバイポーラトランジスタなどの各種の電子デバ
イスとして広く実用に供されている。以下の説明では、
これらのうちで、半導体レーザを例に挙げて説明する。
2. Description of the Related Art Group III-V compound semiconductor devices have been widely used as optical devices such as light emitting devices and light receiving devices or various electronic devices such as field effect transistors and bipolar transistors. In the following description,
Of these, a semiconductor laser will be described as an example.

【0003】近年、MO(Magenetic-optical)ディスク
やDVD(Digital-versatile-Disk)などの光ディスクの
書き込み用光源として、30mW以上の光出力の可視光
半導体レーザが要求されている。このような高出力半導
体レーザでは、半導体レーザの出射端面で光出力密度が
上がることにより、半導体結晶が溶融し欠陥が増殖する
光学損傷(Catastrophic Optical Damage:COD)が
起こり問題となっている。このCODは、半導体レーザ
の出射端面でレーザ光が吸収されてキャリアが生成さ
れ、このキャリアが再結合する際発熱を起こすというサ
イクルが増大するために発生する。したがって、半導体
レーザの端面にレーザ光のエネルギーよりもバンドギャ
ップエネルギーが大きい半導体層を設ければ、レーザ光
に対して出射端面部は透明になり、出射端面での光吸収
が起こらなくなるのでCODが起こらなくなる。このよ
うなレーザは「窓構造レーザ」と呼ばれており、高出力
半導体レーザには必要な構造である。
In recent years, a visible light semiconductor laser having a light output of 30 mW or more has been required as a light source for writing on an optical disk such as a MO (Magnetic-optical) disk or a DVD (Digital-versatile-Disk). In such a high-power semiconductor laser, an increase in the optical output density at the emission end face of the semiconductor laser causes a problem in that optical damage (Catastrophic Optical Damage: COD) occurs in which the semiconductor crystal melts and defects multiply. This COD is generated because the laser light is absorbed at the emission end face of the semiconductor laser to generate carriers, and when the carriers recombine, the number of cycles of generating heat is increased. Therefore, if a semiconductor layer having a band gap energy larger than the energy of the laser light is provided on the end face of the semiconductor laser, the emission end face becomes transparent to the laser light, and the light absorption at the emission end face does not occur. Will not happen. Such a laser is called a “window structure laser” and is a necessary structure for a high-power semiconductor laser.

【0004】このような窓構造レーザの製造方法を開示
した文献としては、例えばIEEEJournal o
f Quantum Electronics、Vo
l.29、No.6、p1874−1879(199
3)を挙げることができる。同文献に開示されている方
法は、窓構造を作成したい領域に選択的にZnOを堆積
し、その後のアニールによりZnOからZn(亜鉛)を
半導体レーザウェーハの活性層の下側のクラッド層まで
拡散させ、活性層部分をクラッド層と混晶化させること
により、非拡散部に対して拡散部のバンドギャップエネ
ルギーを増大させこの領域を窓領域とするものである。
この方法においては、Znが拡散する深さは、アニール
時間とアニール温度のみにより決まっていた。
[0004] Documents disclosing such a window structure laser manufacturing method include, for example, the IEEE Journal of Japan.
f Quantum Electronics, Vo
l. 29, no. 6, p1874-1879 (199)
3) can be mentioned. According to the method disclosed in this document, ZnO is selectively deposited in a region where a window structure is to be formed, and Zn (zinc) is diffused from ZnO to a cladding layer below an active layer of the semiconductor laser wafer by subsequent annealing. Then, the active layer portion is mixed with the cladding layer to increase the band gap energy of the diffusion portion with respect to the non-diffusion portion, and this region is used as a window region.
In this method, the diffusion depth of Zn is determined only by the annealing time and the annealing temperature.

【0005】[0005]

【発明が解決しようとする課題】しかし、窓領域を形成
する際に、より深くZnを拡散するために、アニール温
度を上げたり、アニール時間を長くすると、もともとZ
nがドーピングされていた半導体レーザのp型クラッド
層から活性層にZnの拡散が起きてしまい、窓領域以外
の活性層にまでZnが拡散する。活性層にZnが拡散し
てしまうと、動作中に劣化を生じ長期信頼性を劣化させ
るという問題が生ずる。
However, if the annealing temperature is increased or the annealing time is increased in order to diffuse Zn more deeply at the time of forming the window region, the Z
Zn is diffused from the p-type cladding layer of the semiconductor laser doped with n into the active layer, and Zn is diffused into the active layer other than the window region. If Zn diffuses into the active layer, there is a problem that deterioration occurs during operation and long-term reliability is deteriorated.

【0006】この問題は、半導体レーザのクラッド層が
厚くなるにつれ深刻な問題となってくる。すなわち、ク
ラッド層が厚いほど、Znをウェーハ表面から導入する
ために高温、長時間の熱拡散処理が必要とされるからで
ある。
[0006] This problem becomes more serious as the thickness of the cladding layer of the semiconductor laser increases. That is, as the cladding layer is thicker, a high-temperature and long-time thermal diffusion treatment is required to introduce Zn from the wafer surface.

【0007】一方、高出力動作に伴う端面の劣化を防ぐ
ために、半導体レーザの光出射端面部分に電流が流れな
いようにする端面電流非注入構造も試みられている。前
述した文献においては、レーザの共振器となるリッジス
トライプの両サイドに電流ブロック層が設けられている
が、これに加えて、窓構造部分を電流非注入構造とする
ために、窓構造部の上にもn型GaAs層からなる電流
ブロック層を設けて電流をブロックしている。すなわ
ち、この構造においては、p型/n型/p型の積層構造
により電流ブロックを行っている。このような構造で電
流をブロックするときは、n型層は少なくとも0.5μ
m以上の膜厚で積層する必要がある。このため、p型G
aAs層成長後にこの窓領域の上部表面において凹凸が
生する。このような凹凸が生じた結果として、半導体レ
ーザをヒートシンク上にアップサイドダウンでマウント
するときに問題が生ずる。
On the other hand, in order to prevent the end face from being deteriorated due to the high output operation, an end face current non-injection structure for preventing a current from flowing to the light emitting end face portion of the semiconductor laser has been attempted. In the above-mentioned literature, a current blocking layer is provided on both sides of a ridge stripe serving as a laser resonator. In addition to this, in order to make the window structure portion a current non-injection structure, a window structure portion is provided. A current blocking layer made of an n-type GaAs layer is provided thereon to block the current. That is, in this structure, the current block is performed by a p-type / n-type / p-type stacked structure. When blocking current with such a structure, the n-type layer should be at least 0.5 μm.
It is necessary to laminate with a film thickness of at least m. Therefore, p-type G
After the growth of the aAs layer, irregularities are formed on the upper surface of the window region. As a result of such unevenness, a problem occurs when the semiconductor laser is mounted on the heat sink from the upside down.

【0008】また、窓領域の部分にだけn型GaAs層
を選択成長させるために、マスク合わせ等の工程が増え
プロセスが複雑になるという問題もあった。
In addition, since the n-type GaAs layer is selectively grown only in the window region, there is another problem that the number of steps such as mask alignment increases and the process becomes complicated.

【0009】以上説明したような種々の問題は、半導体
レーザ以外の多くのIII−V族化合物半導体素子が同様
に有するものである。すなわち、受光素子や各種の電子
デバイスにおいても、Znをウェーハ表面から拡散によ
り導入するプロセスが用いられる場合が多く、上述した
ような問題が生じていた。
[0009] The various problems as described above also occur in many III-V compound semiconductor devices other than semiconductor lasers. That is, the process of introducing Zn from the wafer surface by diffusion is often used also in the light receiving element and various electronic devices, and the above-described problem has occurred.

【0010】本発明は、かかる問題点に鑑みてなされた
ものである。すなわち、その目的は、従来よりもZnを
容易に拡散することができ、プロセス工程が簡略され、
端面に対する電流の注入を効果的にブロックすることも
できる半導体レーザ装置及びその製造方法ならびにIII
−V族化合物半導体素子の製造方法を提供することにあ
る。
The present invention has been made in view of such a problem. That is, the purpose is that Zn can be diffused more easily than before, the process steps are simplified,
Semiconductor laser device capable of effectively blocking current injection to end face, method of manufacturing the same, and III
-To provide a method for manufacturing a Group V compound semiconductor device.

【0011】[0011]

【課題を解決するための手段】すなわち、本発明の半導
体レーザ装置は、第1導電型の化合物半導体基板と、第
1導電型のクラッド層と、活性層と、第2導電型のクラ
ッド層と、前記第2導電型のクラッド層より小さいバン
ドギャップを有する第2導電型のコンタクト層と、前記
第2導電型のクラッド層よりもバンドギャップが小さく
前記第2導電型のコンタクト層よりもバンドギャップが
大きい第2導電型の通電容易層と、を備え、端面からレ
ーザ光を放出する半導体レーザ装置であって、前記端面
およびその近傍においては、前記第2導電型のクラッド
層と前記コンタクト層とが隣接して積層され、且つ前記
第2導電型のクラッド層と前記コンタクト層との界面に
おけるヘテロ障壁により電流が抑制されるものとして構
成され、前記端面近傍以外の部分においては、前記第2
導電型のクラッド層と前記コンタクト層との間に、前記
通電容易層が介在してなることにより通電が促進される
ものとして構成されたことを特徴とする。
That is, a semiconductor laser device according to the present invention comprises a compound semiconductor substrate of a first conductivity type, a cladding layer of a first conductivity type, an active layer, and a cladding layer of a second conductivity type. A second conductive type contact layer having a band gap smaller than the second conductive type clad layer, and a band gap smaller than the second conductive type clad layer and a band gap smaller than the second conductive type contact layer. A semiconductor laser device that emits a laser beam from an end face, wherein the end face and the vicinity thereof include a second conductive type clad layer and the contact layer. Are stacked adjacent to each other, and a current is suppressed by a hetero barrier at an interface between the cladding layer of the second conductivity type and the contact layer. In portions other than near, the second
The present invention is characterized in that the current-carrying layer is interposed between the conductive-type cladding layer and the contact layer to promote current-carrying.

【0012】ここで、前記半導体レーザ装置の前記端面
およびその近傍は、それら以外の部分の前記活性層より
もバンドギャップが大きい化合物半導体で形成された窓
領域とされ、前記窓領域は、前記レーザ光のエネルギー
よりも高いエネルギーに対応するバンドギャップを有す
ることにより、前記窓領域内で前記レーザ光を吸収しな
いものとして構成されたことを特徴とする。
Here, the end face of the semiconductor laser device and the vicinity thereof are a window region formed of a compound semiconductor having a band gap larger than that of the active layer in other portions, and the window region is formed of the laser beam. By having a band gap corresponding to energy higher than light energy, the laser light is not absorbed in the window region.

【0013】また、前記活性層は、前記クラッド層より
もバンドギャップが小さい井戸層と前記クラッド層より
もバンドギャップが小さく前記井戸層よりもバンドギャ
ップが大きい障壁層との多層構造からなる多重量子井戸
構造を有することを特徴とする。
The active layer has a multi-quantum structure including a well layer having a smaller band gap than the clad layer and a barrier layer having a smaller band gap than the clad layer and a larger band gap than the well layer. It has a well structure.

【0014】または、前記活性層は、前記クラッド層よ
りもバンドギャップが小さい井戸層と前記クラッド層よ
りもバンドギャップが小さく前記井戸層よりもバンドギ
ャップが大きい障壁層との多層構造からなる多重量子井
戸構造と、前記多重量子井戸構造の実効バンドギャップ
よりも大きく前記クラッド層より小さいバンドギャップ
を有する光ガイド層と、を有することを特徴とする。
Alternatively, the active layer has a multi-quantum structure including a well layer having a smaller band gap than the clad layer and a barrier layer having a smaller band gap than the clad layer and a larger band gap than the well layer. A well structure, and a light guide layer having a band gap larger than the effective band gap of the multiple quantum well structure and smaller than the cladding layer.

【0015】また、前記第2導電型のクラッド層は、前
記レーザ光の放出される方向に沿って帯状に層厚が厚い
ものとして構成されたリッジストライプを有することを
特徴とする。
Further, the second conductivity type cladding layer is characterized in that it has a ridge stripe which is configured to have a thick layer in a strip shape along the direction in which the laser light is emitted.

【0016】さらに、前記第2導電型のクラッド層の前
記リッジストライプの両側に、第1導電型の電流ブロッ
ク層がそれぞれ積層されてなることを特徴とする。
Further, a current blocking layer of the first conductivity type is laminated on both sides of the ridge stripe of the cladding layer of the second conductivity type, respectively.

【0017】また、前記化合物半導体基板は、GaAs
からなり、前記第1導電型のクラッド層と前記活性層と
前記第2導電型のクラッド層は、InGaAlP系材料
からなることを特徴とする。
Further, the compound semiconductor substrate is made of GaAs.
Wherein the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer are made of an InGaAlP-based material.

【0018】一方、本発明の半導体レーザ装置の製造方
法は、端面からレーザ光を放出する半導体レーザ装置の
製造方法であって、III−V族化合物半導体基板の上
に、第1導電型のクラッド層と、活性層と、第2導電型
のクラッド層と、前記第2導電型のクラッド層よりもバ
ンドギャップの小さい第2導電型の通電容易層とを順次
積層したウェーハを形成する工程と、前記端面及びその
近傍部の直上において前記通電容易層を選択的にエッチ
ング除去し、前記第2導電型クラッド層を表面に露出さ
せる工程と、前記露出させた前記第2導電型のクラッド
層と前記通電容易層の上に前記通電容易層よりもバンド
ギャップの小さい第2導電型のコンタクト層を形成する
工程と、を備えたことを特徴とする。
On the other hand, a method of manufacturing a semiconductor laser device according to the present invention is a method of manufacturing a semiconductor laser device that emits laser light from an end face, wherein a first conductive type cladding is formed on a III-V compound semiconductor substrate. A layer, an active layer, a second conductivity type clad layer, and a step of forming a wafer in which a second conductivity type second layer having a smaller band gap than the second conductivity type cladding layer is sequentially stacked. A step of selectively etching away the current-carrying layer immediately above the end face and the vicinity thereof to expose the second conductivity-type cladding layer on the surface; and Forming a second conductive type contact layer having a band gap smaller than that of the easy-to-conduct layer on the easy-to-conduct layer.

【0019】または、本発明の半導体レーザ装置の製造
方法は、端面からレーザ光を放出する半導体レーザ装置
の製造方法であって、III−V族化合物半導体基板の上
に、第1導電型のクラッド層と、活性層と、第2導電型
のクラッド層と、前記第2導電型のクラッド層よりもバ
ンドギャップの小さい第2導電型の通電容易層とを順次
積層したウェーハを形成する工程と、開口部を有するマ
スクを前記通電容易層の上に形成する工程と、少なくと
も前記開口部に露出した前記ウェーハの上にZnが2×
1018cm-3以上ドーピングされたp型III−V族化合
物半導体層を形成し、前記p型III−V族化合物半導体
層から前記第2導電型のクラッド層と前記活性層と前記
第1導電型のクラッド層とにZnを順次拡散させる工程
と、前記マスクの前記開口部が形成されていた部分を横
切るように前記ウェーハを分割することにより前記端面
を形成する工程と、を備えたことを特徴とする。
Alternatively, a method of manufacturing a semiconductor laser device according to the present invention is a method of manufacturing a semiconductor laser device that emits laser light from an end face, wherein a cladding of a first conductivity type is formed on a III-V compound semiconductor substrate. A layer, an active layer, a second conductivity type clad layer, and a step of forming a wafer in which a second conductivity type second layer having a smaller band gap than the second conductivity type cladding layer is sequentially stacked. Forming a mask having an opening on the easy conducting layer;
Forming a p-type III-V compound semiconductor layer doped with 10 18 cm -3 or more; and forming the second conductive type cladding layer, the active layer, and the first conductive layer from the p-type III-V compound semiconductor layer. A step of sequentially diffusing Zn into a mold cladding layer, and a step of forming the end face by dividing the wafer so as to cross the portion where the opening of the mask was formed. Features.

【0020】または、本発明の半導体レーザ装置の製造
方法は、端面からレーザ光を放出する半導体レーザ装置
の製造方法であって、III−V族化合物半導体基板の上
に、第1導電型のクラッド層と、活性層と、第2導電型
のクラッド層と、前記第2導電型のクラッド層よりもバ
ンドギャップの小さい第2導電型の通電容易層とを順次
積層したウェーハを形成する工程と、開口部を有するマ
スクを前記通電容易層の上に形成する工程と、前記マス
クの前記開口部をエッチングすることにより前記通電容
易層を選択的にエッチング除去し、前記第2導電型クラ
ッド層を露出させる工程と、少なくとも前記マスクの前
記開口部に露出した前記第2導電型のクラッド層の表面
上にZnが2×1018cm-3以上ドーピングされたp型
III−V族化合物半導体層を形成し、前記p型III−V族
化合物半導体から前記第2導電型のクラッド層と前記活
性層と前記第1導電型のクラッド層とにZnを順次拡散
させる工程と、前記マスクの前記開口部が形成されてい
た部分を横切るように前記ウェーハを分割することによ
り前記端面を形成する工程と、を備えたことを特徴とす
る。
Alternatively, a method of manufacturing a semiconductor laser device according to the present invention is a method of manufacturing a semiconductor laser device that emits laser light from an end face, wherein a first conductivity type cladding is formed on a III-V compound semiconductor substrate. A layer, an active layer, a second conductivity type clad layer, and a step of forming a wafer in which a second conductivity type second layer having a smaller band gap than the second conductivity type cladding layer is sequentially stacked. Forming a mask having an opening on the conductive layer, and selectively removing the conductive layer by etching the opening of the mask to expose the second conductive type cladding layer; And a p-type doped with at least 2 × 10 18 cm −3 of Zn on the surface of the cladding layer of the second conductivity type exposed at least in the opening of the mask.
Forming a group III-V compound semiconductor layer and sequentially diffusing Zn from the p-type group III-V compound semiconductor into the cladding layer of the second conductivity type, the active layer and the cladding layer of the first conductivity type; And a step of forming the end face by dividing the wafer so as to cross the portion of the mask where the opening is formed.

【0021】ここで、前記拡散させる前記工程は、水
素、窒素、または前記p型III−V族化合物半導体層を
構成するV族元素を含有する雰囲気中でアニール処理を
行うことにより、前記p型III−V族化合物半導体から
前記第2導電型のクラッド層と前記活性層と前記第1導
電型のクラッド層とにZnを順次拡散させる工程を有す
ることを特徴とする。
Here, the step of diffusing is performed by performing an annealing treatment in an atmosphere containing hydrogen, nitrogen, or a group V element constituting the p-type III-V compound semiconductor layer. A step of sequentially diffusing Zn from the III-V compound semiconductor into the second conductivity type cladding layer, the active layer, and the first conductivity type cladding layer.

【0022】また、前記p型III−V族化合物半導体層
の層厚は、0.2μm以上である事を特徴とする。
The thickness of the p-type III-V compound semiconductor layer is 0.2 μm or more.

【0023】また、前記p型III−V族化合物半導体層
は、GaAsからなることを特徴とする。
Further, the p-type III-V compound semiconductor layer is made of GaAs.

【0024】また、前記マスクは、酸化シリコン、窒化
シリコン、及び酸化アルミニウムのいずれかであること
を特徴とする。
Further, the mask is made of any one of silicon oxide, silicon nitride, and aluminum oxide.

【0025】または、前記マスクは、化合物半導体から
なることを特徴とする。
Alternatively, the mask is made of a compound semiconductor.

【0026】さらに、前記化合物半導体からなる前記マ
スクは、アンドープまたはn型不純物がドープされてい
ることを特徴とする。
Further, the mask made of the compound semiconductor is characterized by being undoped or doped with an n-type impurity.

【0027】さらに、前記マスクの厚さは、前記第2導
電型のクラッド層の半分以上であることを特徴とする。
Further, the thickness of the mask is at least half the thickness of the cladding layer of the second conductivity type.

【0028】さらに、前記マスクは、GaAsからなる
ことを特徴とする。
Further, the mask is made of GaAs.

【0029】また、p型III−V族化合物半導体層の形
成は、有機金属気相成長法、分子線エピタキシャル法、
ハイドライド気相成長法、クロライド気相成長法、また
は液層成長法のいずれかにより行われることを特徴とす
る。
The p-type III-V compound semiconductor layer is formed by metal organic chemical vapor deposition, molecular beam epitaxy,
It is characterized by being performed by any one of a hydride vapor phase epitaxy method, a chloride vapor phase epitaxy method, and a liquid layer epitaxy method.

【0030】一方、本発明のIII−V族化合物半導体素
子の製造方法は、ウェーハ上に開口部を有するマスクを
形成する工程と、少なくとも前記マスクの前記開口部に
露出した前記ウェーハの表面上にZnが2×1018cm
-3以上ドーピングされたp型III−V族化合物半導体層
を形成する工程と、前記p型III−V族化合物半導体か
ら前記ウェーハ中にZnを拡散させる工程と、を備えた
ことを特徴とする。
On the other hand, a method of manufacturing a group III-V compound semiconductor device of the present invention comprises the steps of forming a mask having an opening on a wafer, and forming a mask on at least the surface of the wafer exposed at the opening of the mask. Zn is 2 × 10 18 cm
Forming a p-type III-V compound semiconductor layer doped with -3 or more, and diffusing Zn from the p-type III-V compound semiconductor into the wafer. .

【0031】ここで、前記拡散させる前記工程は、アニ
ール処理を行うことにより前記Znを拡散させる工程を
含むことを特徴とする。
Here, the step of diffusing includes a step of diffusing the Zn by performing an annealing process.

【0032】さらに、前記アニール処理は、水素、窒
素、または前記p型III −V族化合物半導体層を構成す
るV族元素を含有する雰囲気中で施されることを特徴と
する。
Further, the annealing treatment is performed in an atmosphere containing hydrogen, nitrogen, or a group V element constituting the p-type group III-V compound semiconductor layer.

【0033】[0033]

【発明の実施の形態】本発明においては、III−V族化
合物半導体素子の製造に際して、ウェーハの表面にZn
などのドーパントを高濃度に含んだIII−V族化合物半
導体層を設け、この層からドーパントを固相拡散させる
ことにより、ウェーハの所定の場所にZnを導入する。
このようにすることにより、ドーパントの拡散量の制御
を従来よりもはるかに精密に行うことができるようにな
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, when manufacturing a III-V compound semiconductor device, Zn
A group III-V compound semiconductor layer containing a high concentration of such a dopant is provided, and the dopant is solid-phase diffused from this layer to introduce Zn into a predetermined place of the wafer.
This makes it possible to control the amount of dopant diffusion much more precisely than in the past.

【0034】例えば、本発明を半導体レーザに応用した
場合には、半導体レーザの端面部分の直上にZnを高濃
度に含んだIII−V族化合物半導体層を設け、この層か
らZnの固相拡散により端面出射領域の活性層が無秩序
化することにより窓領域を高い制御性で形成することが
できるようになる。
For example, when the present invention is applied to a semiconductor laser, a group III-V compound semiconductor layer containing Zn at a high concentration is provided immediately above the end face of the semiconductor laser, and solid phase diffusion of Zn is performed from this layer. Thereby, the active layer in the end face emission region is disordered, so that the window region can be formed with high controllability.

【0035】さらに、本発明においては、ヘテロ障壁に
よる電流阻止構造をこの窓領域の上部に形成することに
より、高性能の端面非注入型の窓構造レーザを実現する
ことができる。
Further, in the present invention, by forming a current blocking structure using a hetero-barrier above this window region, a high-performance end face non-injection type window structure laser can be realized.

【0036】以下に、実施例を参照しつつ本発明の実施
の形態について説明する。
Hereinafter, embodiments of the present invention will be described with reference to examples.

【0037】(実施例1)図1及び図2は、本発明によ
る半導体レーザの製造方法を表す概略工程図である。す
なわち、同図は、本発明をInGaAlP系可視光半導
体レーザに適用した場合を例示したものである。
(Embodiment 1) FIGS. 1 and 2 are schematic process diagrams showing a method of manufacturing a semiconductor laser according to the present invention. That is, FIG. 1 illustrates a case where the present invention is applied to an InGaAlP-based visible light semiconductor laser.

【0038】本発明によれば、まず、図1(a)に示し
たように、例えば有機金属気相成長(MOCVD)法に
より、n型GaAs基板1上に、例えばSiをドーピン
グしたn型GaAsバッファ層2、例えばSiをドーピ
ングした膜厚1.7μmのn型In0.5(Ga0.3Al
0.70.5Pクラッド層(n=3〜4×1017cm-3
3、活性領域4、例えばZnをドーピングした膜厚1.
7μmのp型In0.5(Ga0.3Al0.70.5Pクラッド
層(p=9×1017cm-3)5、例えばZnをドーピン
グした膜厚50nmのp型In0.5Ga0.5P通電容易層
6、例えばSiをドーピングした厚さ50nmのn型G
aAsキャップ層7を順次形成する。
According to the present invention, as shown in FIG. 1A, an n-type GaAs doped with, for example, Si is formed on an n-type GaAs substrate 1 by, for example, a metal organic chemical vapor deposition (MOCVD) method. Buffer layer 2, for example, n-type In 0.5 (Ga 0.3 Al
0.7 ) 0.5 P cladding layer (n = 3 to 4 × 10 17 cm −3 )
3. Active region 4, for example, a film thickness doped with Zn.
A 7 μm p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer (p = 9 × 10 17 cm −3 ) 5, for example, a Zn-doped 50 nm-thick p-type In 0.5 Ga 0.5 P conducting layer 6, For example, 50 nm thick n-type G doped with Si
The aAs cap layer 7 is sequentially formed.

【0039】ここで、活性領域4は、例えば図2(e)
に示したように、膜厚25nmのIn0.5(Ga0.5Al
0.50.5P第1光ガイド層16、膜厚6.5nmのIn
0.65Ga0.35P井戸層17と膜厚4nmのIn0.5(G
0.5Al0.50.5P障壁層18とからなるMQW活性
層20、及び膜厚25nmのIn0.5(Ga0.5
0.50.5P第2光ガイド層19からなるものとするこ
とができる。
Here, the active region 4 is formed, for example, as shown in FIG.
As shown in FIG. 3, a 25 nm thick In 0.5 (Ga 0.5 Al
0.5 ) 0.5 P First light guide layer 16, 6.5 nm thick In
0.65 Ga 0.35 P well layer 17 and 4 nm thick In 0.5 (G
a 0.5 Al 0.5 ) 0.5 P barrier layer 18 and an MQW active layer 20 and a 25 nm thick In 0.5 (Ga 0.5 A).
l 0.5 ) 0.5 P The second light guide layer 19 may be used.

【0040】次に、半導体レーザの共振器端面に平行に
例えば端面から20μmの開口部を持つようにストライ
プ状のSiO28を例えば膜厚200nmとなるように
堆積し、このストライプ状のSiO28をマスクとし
て、例えばウエットエッチングなどにより、n型GaA
sキャップ層7およびp型In0.5Ga0.5P通電容易層
6をエッチングする。
Next, by depositing a stripe-shaped SiO 2 8 As example a thickness 200nm to have an opening of 20μm from parallel to example end face cavity end face of the semiconductor laser, the stripe-shaped SiO 2 8 as a mask, for example, n-type GaAs by wet etching or the like.
The s cap layer 7 and the p-type In 0.5 Ga 0.5 P current easily layer 6 is etched.

【0041】次に、図1(b)に示したように、窓領域
10を形成する。具体的には、例えばMOCVD法など
の結晶成長法により、Znを2×1018cm-3以上ドー
ピングしたp型GaAs層9を選択成長し、その後アニ
ール処理を加えて、Znをp型GaAs層9からn型I
0.5(Ga0.3Al0.70.5Pクラッド層3の途中まで
拡散させ、Znが拡散された窓領域10をSiO28の
開口部の下に選択的に形成する。
Next, as shown in FIG. 1B, a window region 10 is formed. Specifically, for example, a p-type GaAs layer 9 doped with Zn at 2 × 10 18 cm −3 or more is selectively grown by a crystal growth method such as an MOCVD method, and then annealing is performed to add Zn to the p-type GaAs layer. 9 to n-type I
The n 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 3 is diffused partway, and a window region 10 in which Zn is diffused is selectively formed below the opening of SiO 2 8.

【0042】このZn拡散の手順をMOCVD法を用い
た場合を例に挙げてさらに詳細に説明する。まず、成長
温度650℃で、原料としてTMG(トリメチルガリウ
ム)、DMZ(ジメチル亜鉛)、AsH3を用いて、p
型GaAs層を例えば1.5μm成長する。ここで、Z
n濃度が2×1018cm-3となるように設定する。その
後、成長温度のまま、TMG、DMZ、AsH3の供給
を断ち、H2雰囲気中で20分間アニールをする。この
間に、Znがp型GaAs層9からn型In0.5(Ga
0.3Al0.70.5Pクラッド層3の途中まで拡散してい
く。この拡散により、MQW活性層20と光ガイド層1
6、19からなる活性領域は、隣接しているp型In
0.5(Ga0.3Al0.70.5Pクラッド層5およびn型I
0.5(Ga0 .3Al0.70.5Pクラッド層3と混晶化
し、この結果として実効的なバンドギャップが増大して
窓領域となる。
The procedure of Zn diffusion will be described in more detail by taking the case of using the MOCVD method as an example. First, at a growth temperature of 650 ° C., TMG (trimethylgallium), DMZ (dimethylzinc), and AsH 3
The type GaAs layer is grown, for example, to 1.5 μm. Where Z
The n concentration is set so as to be 2 × 10 18 cm −3 . Thereafter, supply of TMG, DMZ, and AsH 3 is stopped at the growth temperature, and annealing is performed for 20 minutes in an H 2 atmosphere. During this time, Zn is transferred from the p-type GaAs layer 9 to the n-type In 0.5 (Ga
0.3 Al 0.7 ) 0.5 P is diffused halfway through the cladding layer 3. By this diffusion, the MQW active layer 20 and the light guide layer 1
The active regions 6 and 19 are adjacent p-type In
0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer 5 and n-type I
n 0.5 (Ga 0 .3 Al 0.7 ) and 3 and disordering 0.5 P clad layer, the effective band gap becomes a window region increases as a result.

【0043】本実施例の場合、活性領域4のうち、この
Zn拡散領域とSiO28の下のZnが拡散していない
領域のフォトルミネッセンス(PL)波長はそれぞれ、
630nmと680nmであり、Zn拡散領域では50
nmの短波長化が実現でき、窓領域として十分に作用す
ることが分かった。
In the case of the present embodiment, the photoluminescence (PL) wavelengths of the Zn diffusion region and the region under which Zn is not diffused under SiO 2 8 in the active region 4 are respectively:
630 nm and 680 nm, and 50 nm in the Zn diffusion region.
It has been found that the wavelength can be shortened to nm, and that the film sufficiently functions as a window region.

【0044】図3は、ウェーハ表面からC−V法により
測定したイオン化不純物濃度の深さ方向プロファイル図
である。イオン化不純物が主にZnの場合はp型として
測定され、イオン化不純物が主にSi(シリコン)の場
合はn型として測定される。従って、p型の測定点のプ
ロファイルがZnの拡散プロファイルに対応するものと
みなすことができる。同図においては、実線がZnを拡
散した部分で測定したp型にイオン化した不純物濃度の
プロファイルであり、破線がZnを拡散していない部分
で測定したp型キャリア濃度のプロファイルである。Z
nの非拡散領域では、p型クラッド層のp型にイオン化
した不純物濃度は拡散処理前とほぼ同じであり、活性領
域のイオン化した不純物濃度もきわめて低く測定限界に
近い。これに対して、拡散領域のp型クラッド層のイオ
ン化した不純物濃度は、非拡散領域のイオン化した不純
物濃度の9×1017cm-3から1.3×1018cm-3
上がり、活性領域4でも非拡散領域に比べてp型にイオ
ン化した不純物濃度は大幅に増大している。また、n型
クラッド層3でイオン化した不純物濃度がp型からn型
に反転する位置が、非拡散領域(図中の白丸)に比べて
拡散領域(図中の黒四角)では約0.2μmほど深くな
っている。つまり、拡散領域でのZnの拡散は少なくと
もn型クラッド層中0.2μmの深さまで達しているこ
とが確認された。
FIG. 3 is a depth profile of the ionized impurity concentration measured from the wafer surface by the CV method. When the ionized impurity is mainly Zn, it is measured as p-type, and when the ionized impurity is mainly Si (silicon), it is measured as n-type. Therefore, it can be considered that the profile of the p-type measurement point corresponds to the Zn diffusion profile. In the figure, the solid line is the profile of the p-type ionized impurity concentration measured in the portion where Zn is diffused, and the broken line is the profile of the p-type carrier concentration measured in the portion where Zn is not diffused. Z
In the non-diffusion region of n, the impurity concentration of p-type ionization of the p-type cladding layer is almost the same as that before the diffusion treatment, and the ionization impurity concentration of the active region is extremely low and close to the measurement limit. On the other hand, the ionized impurity concentration of the p-type cladding layer in the diffusion region increases from 9 × 10 17 cm −3 of the ionized impurity concentration in the non-diffusion region to 1.3 × 10 18 cm −3 , and the active region is increased. In No. 4, the concentration of the impurity ionized to p-type is greatly increased as compared with the non-diffusion region. The position where the impurity concentration ionized in the n-type cladding layer 3 is inverted from p-type to n-type is about 0.2 μm in the diffusion region (black square in the figure) as compared with the non-diffusion region (white circle in the figure). It is getting deeper. That is, it was confirmed that the diffusion of Zn in the diffusion region reached at least a depth of 0.2 μm in the n-type cladding layer.

【0045】このZn拡散処理では、p型GaAs層9
の成長温度を高くするほど、あるいはその膜厚を厚くす
るほど、あるいはそのZn濃度を高くするほど、あるい
はp型GaAs層9成長後のH2アニール時間を長くす
るほど、あるいはそのアニール温度を高くするほど、Z
nはウェーハ中により深くまで拡散する。本発明者の検
討の結果、p型GaAs層9のZn濃度が2×1018
-3以上で、その層厚が0.2μm以上の場合に、良好
に作用する窓領域10を形成することができた。
In this Zn diffusion process, the p-type GaAs layer 9
As the growth temperature is increased, the film thickness is increased, the Zn concentration is increased, or the H 2 annealing time after growing the p-type GaAs layer 9 is increased, or the annealing temperature is increased. The more you do, the more Z
n diffuses deeper into the wafer. As a result of the study by the present inventors, the Zn concentration of the p-type GaAs layer 9 was 2 × 10 18 c
When the layer thickness is not less than m -3 and the layer thickness is not less than 0.2 μm, the window region 10 which works well can be formed.

【0046】本実施例における上記各パラメータの設定
はあくまでも一例であり、Znを拡散させる半導体層の
種類や膜厚およびZnを拡散させる深さにより上記パラ
メータを適宜決めればよい。
The setting of each of the above parameters in this embodiment is merely an example, and the above parameters may be determined as appropriate according to the type and thickness of the semiconductor layer for diffusing Zn and the depth for diffusing Zn.

【0047】非拡散領域のp型クラッド層5中のZnが
n型クラッド層3中に拡散しやすい場合には、上記パラ
メータの内、アニール温度と時間のパラメータは増すべ
きではなく、主に、p型GaAs層9中のZn濃度を増
やして、Znの拡散を深くすることが望ましい。また
は、p型GaAs層の厚さを増やすべきである。
In the case where Zn in the p-type cladding layer 5 in the non-diffusion region is easily diffused into the n-type cladding layer 3, the annealing temperature and time parameters should not be increased among the above parameters. It is desirable to increase the Zn concentration in the p-type GaAs layer 9 to deepen the diffusion of Zn. Alternatively, the thickness of the p-type GaAs layer should be increased.

【0048】また、本実施例では、p型GaAs層を成
長後、成長温度と同じ温度でH2アニールを行っている
が、アニール温度は成長温度以上であっても差し支えな
い。また、水素雰囲気の代わりに窒素ガス雰囲気や、A
sH3などのV族元素を含有した雰囲気でアニールを行
っても良い。
In this embodiment, after growing the p-type GaAs layer, H 2 annealing is performed at the same temperature as the growth temperature. However, the annealing temperature may be higher than the growth temperature. Also, instead of a hydrogen atmosphere, a nitrogen gas atmosphere,
Annealing may be performed in an atmosphere containing a group V element such as sH 3 .

【0049】さらに、本実施例では、Znの拡散源とし
て、高濃度にZnをドーピングしたp型GaAs層を用
いているが、GaAsに限らず他のIII−V族化合物半
導体でも勿論同じ効果が得られる。この場合にも、p型
III−V族化合物半導体成長後のアニールは水素雰囲
気、窒素雰囲気もしくはV族原料雰囲気中で行えばよ
い。
Further, in this embodiment, a p-type GaAs layer doped with Zn at a high concentration is used as a Zn diffusion source. However, the same effect can be obtained not only with GaAs but also with other III-V compound semiconductors. can get. Also in this case, the p-type
Annealing after growing the III-V compound semiconductor may be performed in a hydrogen atmosphere, a nitrogen atmosphere, or a group V material atmosphere.

【0050】また、本実施例では、MOCVD法を用い
てp型GaAs層を成長しているが、分子線エピタキシ
ー(MBE)法や、その他の結晶成長法でも同様な効果
が得られる。MBE法の場合は、p型GaAs層の成長
後のアニールはAs(砒素)雰囲気中もしくは真空中で
行えばよい。
In this embodiment, the p-type GaAs layer is grown by MOCVD, but the same effect can be obtained by molecular beam epitaxy (MBE) or other crystal growth methods. In the case of the MBE method, annealing after the growth of the p-type GaAs layer may be performed in an As (arsenic) atmosphere or in a vacuum.

【0051】さらに、不純物を固相拡散させるために、
アニール工程を別途設ける必要がない場合もある。すな
わち、p型III−V族化合物半導体を成長している際
に、含有されるp型不純物が下地の半導体層に固相拡散
する場合もある。このような場合には、p型III−V族
化合物半導体を成長後に別途アニール工程を実施するこ
となく、p型不純物を固相拡散することができる。
Further, in order to diffuse impurities in a solid phase,
In some cases, it is not necessary to separately provide an annealing step. That is, during the growth of the p-type III-V compound semiconductor, the contained p-type impurity may diffuse into the underlying semiconductor layer in a solid phase. In such a case, the p-type impurity can be diffused in a solid phase without performing a separate annealing step after growing the p-type III-V compound semiconductor.

【0052】次に、図1(c)に示したように、p型G
aAs層9をエッチングにより除去し、SiO28の開
口部にp型In0.5(Ga0.3Al0.70.5Pクラッド層
5のZn拡散領域10を露出させる。
Next, as shown in FIG.
The aAs layer 9 is removed by etching, and the Zn diffusion region 10 of the p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer 5 is exposed in the opening of the SiO 2 8.

【0053】この後、図1(d)に示したように、Si
28を取り除きn型GaAs7を露出させた後、共振
器となるリッジストライプを形成すべく、例えば幅4.
5μmで厚さ200nmのストライプ状SiO211を
n型GaAs7のストライプ状の開口部に対して直交す
るように形成する。
Thereafter, as shown in FIG.
After removing the O 2 8 and exposing the n-type GaAs 7, in order to form a ridge stripe serving as a resonator, for example, the width 4.
A 5 μm-thick, 200-nm-thick striped SiO 2 11 is formed so as to be orthogonal to the striped opening of n-type GaAs 7.

【0054】次に、図1(e)に示したように、ストラ
イプ状SiO211をマスクとして、n型GaAs7と
p型In0.5Ga0.5P通電容易層6をエッチングして取
り除く。
Next, as shown in FIG. 1 (e), the n-type GaAs 7 and the p-type In 0.5 Ga 0.5 P conductive layer 6 are removed by etching using the striped SiO 2 11 as a mask.

【0055】次に、図1(f)に示したように、ストラ
イプ状SiO211をマスクにして、P型In0.5(Ga
0.3Al0.70.5Pクラッド層5をリッジストライプ状
に形成する。その形状としては、例えば、リッジ幅約5
μm、リッジの厚さ1.7μm、リッジ側面の厚さ0.
25μmに形成される。
Next, as shown in FIG. 1 (f), and a stripe-shaped SiO 2 11 as a mask, P-type an In 0.5 (Ga
0.3 Al 0.7 ) 0.5 P clad layer 5 is formed in a ridge stripe shape. As the shape, for example, a ridge width of about 5
μm, ridge thickness 1.7 μm, ridge side thickness 0.
It is formed to 25 μm.

【0056】次に、図2(a)に示したように、n型G
aAs(n=2×1018cm-3)電流ブロック層を約1
μmの膜厚でリッジの側面に選択成長させる。
Next, as shown in FIG.
aAs (n = 2 × 10 18 cm −3 )
Selectively grow on the side surface of the ridge with a thickness of μm.

【0057】次に、図2(b)に示したように、ストラ
イプ状のSiO211をエッチングにより取り除く。
Next, as shown in FIG. 2B, the striped SiO 2 11 is removed by etching.

【0058】さらに、図2(c)に示したようにn型G
aAs7をエッチングにより取り除くことにより、p型
In0.5(Ga0.3Al0.70.5Pクラッド層5のリッジ
ストライプ上には、Zn拡散領域を開口部とするp型I
0.5Ga0.5P通電容易層6が露出した形となる。
Further, as shown in FIG.
By removing aAs7 by etching, p-type In 0.5 in (Ga 0.3 Al 0.7) 0.5 P cladding layer 5 of the ridge on the stripe, p-type to the Zn diffusion region and the opening I
The n 0.5 Ga 0.5 P conductive layer 6 is exposed.

【0059】この後、図2(d)に示したようにp型G
aAsコンタクト層(p=2×1018cm-3)13を3
μm形成し、p側電極としてAuZn/Au14を形成
し、n側電極としてAuGe/Au15を形成する。さ
らに、ウェーハを劈開やスクライブ、ダイシング、また
はドライエッチング法などの方法により分割し、レーザ
光が放出される端面を形成することにより半導体レーザ
が完成する。
Thereafter, as shown in FIG.
aAs contact layer (p = 2 × 10 18 cm −3 ) 13
μm, AuZn / Au14 is formed as a p-side electrode, and AuGe / Au15 is formed as an n-side electrode. Furthermore, the semiconductor laser is completed by dividing the wafer by a method such as cleavage, scribing, dicing, or dry etching, and forming an end surface from which laser light is emitted.

【0060】図2(e)は、本実施例により作成された
半導体レーザの一部断面斜視図である。同図からも分か
るように、レーザの光出射端面にはZn拡散による窓領
域10が形成されており、この直上には、p型In0.5
Ga0.5P通電容易層6を介さずに直接p型In0.5(G
0.3Al0.70.5Pクラッド層5とp型GaAsコン
タクト層13が接している。このため、この部分では両
層のバンドギャップ差が大きいためヘテロ障壁により電
流が遮断される。それに対して、Zn拡散領域10以外
のリッジストライプ上には、p型In0.5(Ga0.3Al
0.70.5Pクラッド層5とp型GaAsコンタクト層1
3の間に中間バンドギャップエネルギーを持つp型In
0.5Ga0.5P通電容易層6が存在することにより、電流
が流れる構造になる。このようにして、光出射端面に
は、Znの拡散による窓領域が形成され、しかも、この
窓領域には電流が流れない端面非注入型の窓構造が得ら
れる。
FIG. 2E is a partial cross-sectional perspective view of the semiconductor laser manufactured according to this embodiment. As can be seen from the figure, a window region 10 formed by Zn diffusion is formed on the light emitting end face of the laser, and a p-type In 0.5
Ga 0.5 P Direct p-type In 0.5 (G
a 0.3 Al 0.7 ) 0.5 P clad layer 5 and p-type GaAs contact layer 13 are in contact with each other. For this reason, in this portion, the current is cut off by the hetero barrier because the band gap difference between the two layers is large. On the other hand, on the ridge stripe other than the Zn diffusion region 10, p-type In 0.5 (Ga 0.3 Al
0.7 ) 0.5 P cladding layer 5 and p-type GaAs contact layer 1
3 having an intermediate band gap energy between 3
The presence of the 0.5 Ga 0.5 P conduction layer 6 provides a structure in which current flows. In this manner, a window region is formed on the light emitting end surface by the diffusion of Zn, and an end-face non-injection type window structure in which no current flows in this window region is obtained.

【0061】本実施例により得られた端面非注入型窓構
造半導体レーザは、共振器長800μm、ストライプ幅
5μm、前面反射率10%、裏面反射率90%にて、発
振波長680nmで発振し、150mWまでCODの発
生がないことが確認された。
The end face non-injection type window structure semiconductor laser obtained by this embodiment oscillates at an oscillation wavelength of 680 nm at a resonator length of 800 μm, a stripe width of 5 μm, a front surface reflectivity of 10%, and a back surface reflectivity of 90%. It was confirmed that no COD was generated up to 150 mW.

【0062】本実施例では、活性領域4は、MQW活性
層20と光ガイド層16、19で形成されているが、ク
ラッド層よりもバンドギャップエネルギーが小さい半導
体層であればいずれを用いてもよく、MQW活性層では
なく単層の活性層でも、Zn拡散によりバンドギャップ
エネルギーの増大が起こり同様な効果が得られる。
In this embodiment, the active region 4 is formed of the MQW active layer 20 and the light guide layers 16 and 19, but any semiconductor layer having a band gap energy smaller than that of the cladding layer may be used. Often, not only the MQW active layer but also a single-layer active layer can increase the band gap energy due to Zn diffusion and achieve the same effect.

【0063】また、本実施例では、発振波長は680n
mであったが、MQW活性層20の構造を適宜選択する
ことにより発振波長を調節することがとでき、どの波長
帯においてもZn拡散によって活性層部は少なくともP
L波長にして20nm以上は短波長化し、窓領域として
作用することができる。
In this embodiment, the oscillation wavelength is 680 nm.
m, but the oscillation wavelength can be adjusted by appropriately selecting the structure of the MQW active layer 20. In any wavelength band, the active layer portion is at least P
If the wavelength is 20 nm or more as the L wavelength, the wavelength can be shortened and can function as a window region.

【0064】なお、本実施例では、SiO28の開口部
にZnを2×1018cm-3以上ドーピングしたp型Ga
As層9を選択成長し、その後アニール処理を加えて、
Znをp型GaAs層9からn型In0.5(Ga0.3Al
0.70.5Pクラッド層3の途中まで拡散させ、Zn拡散
領域10を選択的にSiO28の開口部に形成する前
に、SiO28の開口部分のp型In0.5Ga0.5P通電
容易層6をエッチングしていたが、この順序は逆であっ
ても差し支えない。
In this embodiment, the p-type Ga doped with Zn 2 × 10 18 cm −3 or more is formed in the opening of SiO 2 8.
The As layer 9 is selectively grown, and then an annealing process is added.
Zn is transferred from the p-type GaAs layer 9 to the n-type In 0.5 (Ga 0.3 Al
0.7 ) Before the Zn diffusion region 10 is selectively formed in the opening portion of the SiO 2 8 by diffusing it to the middle of the 0.5 P cladding layer 3, the p-type In 0.5 Ga 0.5 P easy conducting layer in the opening portion of the SiO 2 8 is formed. 6 was etched, but this order may be reversed.

【0065】(実施例2)次に、本発明の第2の実施例
について説明する。図4及び図5は、本発明による第2
の半導体レーザの製造方法を表す概略工程図である。す
なわち、同図は、本発明をInGaAlP系可視光半導
体レーザに適用した場合を例示したものである。
(Embodiment 2) Next, a second embodiment of the present invention will be described. 4 and 5 show a second embodiment according to the present invention.
FIG. 5 is a schematic process chart illustrating a method for manufacturing a semiconductor laser of FIG. That is, FIG. 1 illustrates a case where the present invention is applied to an InGaAlP-based visible light semiconductor laser.

【0066】本実施例においても、第1実施例と同様
に、まず、図4(a)に示したように、有機金属気相成
長(MOCVD)法により、n型GaAs基板1上に、
例えばSiをドーピングしたn型GaAsバッファ層
2、例えばSiをドーピングした膜厚1.7μmのn型
In0.5(Ga0.3Al0.70.5Pクラッド層(n=3〜
4×1017cm-3)3、活性領域4、例えばZnをドー
ピングした膜厚1.7μmのp型In0.5(Ga0.3Al
0.70.5Pクラッド層(p=9×1017cm-3)5、例
えばZnをドーピングした膜厚50nmのp型In0.5
Ga0.5 P通電容易層6、例えばSiをドーピングした
厚さ1.7μmのn型GaAsキャップ層7を順次形成
する。
In this embodiment, as in the first embodiment, first, as shown in FIG. 4A, an n-type GaAs substrate 1 is formed on the n-type GaAs substrate 1 by metal organic chemical vapor deposition (MOCVD).
For example, an n-type GaAs buffer layer 2 doped with Si, for example, an n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer (n = 3 to 1.7 μm) doped with Si.
4 × 10 17 cm −3 ) 3, active region 4, for example, a 1.7 μm-thick p-type In 0.5 (Ga 0.3 Al doped with Zn)
0.7 ) 0.5 P cladding layer (p = 9 × 10 17 cm −3 ) 5, for example, a 50 nm-thick p-type In 0.5 doped with Zn.
A Ga 0.5 P conductive layer 6, for example, an n-type GaAs cap layer 7 doped with Si and having a thickness of 1.7 μm is sequentially formed.

【0067】ここで、活性領域4は、例えば図2(e)
に示したように、膜厚25nmのIn0.5(Ga0.5Al
0.50.5P第1光ガイド層16、膜厚6.5nmのIn
0.65Ga0.35P井戸層17と膜厚4nmのIn0.5(G
0.5Al0.50.5P障壁層18とからなるMQW活性
層20、及び膜厚25nmのIn0.5(Ga0.5
0.50.5P第2光ガイド層19からなるものとするこ
とができる。
Here, the active region 4 is formed, for example, as shown in FIG.
As shown in FIG. 3, a 25 nm thick In 0.5 (Ga 0.5 Al
0.5 ) 0.5 P First light guide layer 16, 6.5 nm thick In
0.65 Ga 0.35 P well layer 17 and 4 nm thick In 0.5 (G
a 0.5 Al 0.5 ) 0.5 P barrier layer 18 and an MQW active layer 20 and a 25 nm thick In 0.5 (Ga 0.5 A).
l 0.5 ) 0.5 P The second light guide layer 19 may be used.

【0068】本実施例が前述した第1の実施例と異なる
点は、n型GaAsキャップ層7の厚さをp型クラッド
層5厚さの少なくとも半分以上の厚さとなるように形成
する点である。本実施例では、一例としてクラッド層9
と同じ厚さとした。
This embodiment is different from the first embodiment in that the thickness of the n-type GaAs cap layer 7 is formed to be at least half the thickness of the p-type cladding layer 5 or more. is there. In the present embodiment, as an example, the cladding layer 9 is used.
And the same thickness.

【0069】この後、第1の実施例と同様にして、半導
体レーザの共振器端面に平行に例えば端面から20μm
の開口部を持つようにストライプ上のSiO28を例え
ば膜厚200nmとなるように堆積し、このストライプ
上のSiO28をマスクとして、例えばウエットエッチ
ングなどにより、n型GaAsキャップ層7およびp型
In0.5Ga0.5P通電容易層6をエッチングする。
Thereafter, in the same manner as in the first embodiment, for example, 20 μm from the end face in parallel with the end face of the resonator of the semiconductor laser.
SiO 2 8 on the stripe is deposited so as to have a thickness of, for example, 200 nm so as to have an opening of the n-type GaAs cap layer 7 and p-type by wet etching or the like using the SiO 2 8 on the stripe as a mask. The type In 0.5 Ga 0.5 P easy-to-conduct layer 6 is etched.

【0070】続いて、図4(b)に示したように、スト
ライプ状のSiO28をエッチングにより除去し、MO
CVD法などの結晶成長法により、Znを2×1018
-3以上ドーピングしたp型GaAs層9を成長し、そ
の後アニール処理を加えて、Znをp型GaAs層9か
らn型In0.5(Ga0.3Al0.70.5Pクラッド層3の
途中まで拡散させる。ここで、前述した第1実施例と異
なる点は、n型GaAsキャップ層7の上にも高濃度の
Znを有するp型GaAs層9が堆積するので、Znが
p型GaAs層9層からn型GaAsキャップ層7にも
拡散する点である。
Subsequently, as shown in FIG. 4B, the striped SiO 2 8 was removed by etching, and the MO
Zn is deposited at 2 × 10 18 c by a crystal growth method such as a CVD method.
A p-type GaAs layer 9 doped with m −3 or more is grown, and then annealing is applied to diffuse Zn from the p-type GaAs layer 9 to a point in the n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 3. . Here, the difference from the first embodiment is that the p-type GaAs layer 9 having a high concentration of Zn is deposited also on the n-type GaAs cap layer 7, so that Zn is changed from the p-type GaAs layer 9 to n. The point is that it also diffuses into the type GaAs cap layer 7.

【0071】しかし、p型クラッド層5の膜厚の少なく
とも半分以上の膜厚をn型GaAsキャップ層7が有し
ていれば、Znの拡散はp型クラッド層中で止まり、n
型GaAsキャップ層7の下部の活性領域4はZn拡散
による混晶化を起こさない。
However, if the n-type GaAs cap layer 7 has at least half the thickness of the p-type cladding layer 5, the diffusion of Zn stops in the p-type cladding layer.
The active region 4 under the type GaAs cap layer 7 does not cause mixed crystal due to Zn diffusion.

【0072】本実施例の場合は、n型GaAsキャップ
層7はp型クラッド層5と同じ膜厚を有しているので、
Znの拡散はn型GaAsキャップ層7中でほとんど止
まり、この結果、第1の実施例同様に、Zn拡散領域1
0が選択的にn型GaAsキャップ層7の開口部に形成
される。
In the case of the present embodiment, the n-type GaAs cap layer 7 has the same thickness as the p-type cladding layer 5, so that
The diffusion of Zn almost stops in the n-type GaAs cap layer 7, and as a result, as in the first embodiment, the Zn diffusion region 1
0 is selectively formed in the opening of the n-type GaAs cap layer 7.

【0073】本実施例の場合も、活性領域4のうち、Z
n拡散領域とn型GaAsキャップ層7下部のZnが拡
散していない領域のフォトルミネッセンス(PL)波長
はそれぞれ、630nmと680nmとなり、第1の実
施例と同様に、Zn拡散領域では50nmの短波長化が
実現でき、窓領域として十分に作用することが可能であ
る。このときのC−V法で測定したイオン化不純物濃度
のプロファイルも図3に示したものと同様な結果が得ら
れた。
In the case of the present embodiment, the Z
The photoluminescence (PL) wavelengths of the n-diffusion region and the region where Zn is not diffused below the n-type GaAs cap layer 7 are 630 nm and 680 nm, respectively, and as in the first embodiment, the photoluminescence (PL) wavelength is as short as 50 nm in the Zn-diffusion region. It is possible to realize a wavelength, and to sufficiently function as a window region. At this time, the profile of the ionized impurity concentration measured by the CV method was similar to that shown in FIG.

【0074】本実施例においても、Znが拡散する深さ
を決めるパラメータは第1の実施例同様である。しか
し、第1の実施例と大きく異なる点は、p型GaAs層
9からn型GaAsキャップ層7にZnが拡散してしま
うので、Zn拡散の選択性はn型GaAsキャップ層9
の厚さに強く依存する点である。n型GaAsキャップ
層9が厚ければ厚いほど、Zn拡散の選択性は強くな
る。n型GaAsキャップ層9の厚さは、p型クラッド
層5の厚さの少なくとも半分以上は必要である。
Also in the present embodiment, the parameters for determining the Zn diffusion depth are the same as in the first embodiment. However, a major difference from the first embodiment is that Zn is diffused from the p-type GaAs layer 9 to the n-type GaAs cap layer 7, so that the selectivity of Zn diffusion is limited to the n-type GaAs cap layer 9.
Is strongly dependent on the thickness of the substrate. The greater the thickness of the n-type GaAs cap layer 9, the stronger the selectivity of Zn diffusion. The thickness of the n-type GaAs cap layer 9 must be at least half the thickness of the p-type cladding layer 5 or more.

【0075】続いて、図4(c)に示したように、p型
GaAs層9およびn型GaAs7をエッチングにより
除去し、p型In0.5Ga0.5P通電容易層6の開口部に
Zn拡散領域10を露出させる。
Subsequently, as shown in FIG. 4C, the p-type GaAs layer 9 and the n-type GaAs 7 are removed by etching, and a Zn diffusion region is formed in the opening of the p-type In 0.5 Ga 0.5 P easy-to-conduct layer 6. Expose 10

【0076】この後、図4(d)に示したように、共振
器となるリッジストライプを形成すべく、例えば幅4.
5μmで厚さ200nmのストライプ状SiO211を
p型In0.5Ga0.5P通電容易層6のストライプ状の開
口部に対して直交するように形成する。
Thereafter, as shown in FIG. 4D, in order to form a ridge stripe serving as a resonator, for example, the width of the ridge stripe is 4.times.
A stripe-shaped SiO 2 11 having a thickness of 5 μm and a thickness of 200 nm is formed so as to be orthogonal to the stripe-shaped opening of the p-type In 0.5 Ga 0.5 P conductive layer 6.

【0077】次に、図4(e)に示したように、ストラ
イプ状SiO211をマスクとして、p型In0.5Ga
0.5P通電容易層6をエッチングして取り除く。
Next, as shown in FIG. 4E, p-type In 0.5 Ga is used with the striped SiO 2 11 as a mask.
The 0.5 P energization easy layer 6 is removed by etching.

【0078】次に、図4(f)に示したように、ストラ
イプ状SiO211をマスクにして、p型In0.5(Ga
0.3Al0.70.5Pクラッド層5をエッチングしてリッ
ジストライプ状に形成する。ここでは、例えば、リッジ
幅約5μm、リッジの厚さ1.7μm、リッジ側面の厚
さ0.25μmに形成する。
[0078] Next, as shown in FIG. 4 (f), and a stripe-shaped SiO 2 11 as a mask, p-type an In 0.5 (Ga
The 0.3 Al 0.7 ) 0.5 P clad layer 5 is etched to form a ridge stripe. Here, for example, the ridge width is about 5 μm, the ridge thickness is 1.7 μm, and the ridge side face thickness is 0.25 μm.

【0079】次に、図5(a)に示したように、n型G
aAs(n=2×1018cm-3)電流ブロック層をリッ
ジの側面に約1μmの膜厚で選択成長させる。
Next, as shown in FIG.
An aAs (n = 2 × 10 18 cm −3 ) current blocking layer is selectively grown on the side surface of the ridge with a thickness of about 1 μm.

【0080】次に、図5(b)に示したように、ストラ
イプ状SiO211をエッチングにより取り除く。すな
わち、p型In0.5(Ga0.3Al0.70.5Pクラッド層
3のリッジストライプ上には、n拡散領域10を開口部
とするp型In0.5Ga0.5P通電容易層6が露出する。
Next, as shown in FIG. 5B, the striped SiO 2 11 is removed by etching. That is, on the ridge stripe of the p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 3, the p-type In 0.5 Ga 0.5 P conducting layer 6 having the n-diffusion region 10 as an opening is exposed.

【0081】この後、図5(c)に示したように、p型
GaAsコンタクト層(p=2×1018cm-3)13を
3μm形成し、p側電極としてAuZn/Au14を形
成し、n側電極としてAuGe/Au15を形成して半
導体レーザが完成する。
Thereafter, as shown in FIG. 5C, a p-type GaAs contact layer (p = 2 × 10 18 cm −3 ) 13 is formed to 3 μm, and AuZn / Au 14 is formed as a p-side electrode. AuGe / Au15 is formed as an n-side electrode to complete a semiconductor laser.

【0081】図5(d)は、本実施例により作成された
半導体レーザの一部断面斜視図である。同図に示したよ
うに、本実施例によっても、第1実施例と同様の構造の
半導体レーザが得られる。本実施例により得られた端面
非注入型窓構造半導体レーザも第1の実施例とほぼ同様
な特性が得られた。
FIG. 5D is a partial cross-sectional perspective view of the semiconductor laser fabricated according to this embodiment. As shown in the figure, also in this embodiment, a semiconductor laser having the same structure as that of the first embodiment can be obtained. The end face non-injection type window structure semiconductor laser obtained by this embodiment also obtained substantially the same characteristics as those of the first embodiment.

【0082】本実施例においても、活性領域4は、MQ
W活性層20と光ガイド層16、19で形成されていた
が、無論、クラッド層よりもバンドギャップエネルギー
が小さい半導体層であればいずれを用いても、Zn拡散
によりバンドギャップエネルギーの増大が起こり同様な
効果が得られる。
Also in this embodiment, the active region 4
Although it was formed of the W active layer 20 and the light guide layers 16 and 19, of course, any semiconductor layer having a smaller band gap energy than the cladding layer may cause an increase in band gap energy due to Zn diffusion. Similar effects can be obtained.

【0083】また、本実施例では、発振波長は680n
mであったが、MQW活性層20の構造により発振波長
は可変にできる。ここで、どの波長帯においてもZn拡
散によって活性層部は少なくともPL波長にして20n
m以上は短波長化し窓構造レーザとして機能する。
In this embodiment, the oscillation wavelength is 680 nm.
m, but the oscillation wavelength can be varied by the structure of the MQW active layer 20. Here, in any wavelength band, the active layer portion is set to at least a PL wavelength of 20 n by Zn diffusion.
When the wavelength is equal to or more than m, the wavelength is shortened and functions as a window structure laser.

【0084】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、これらの具
体例に限定されるものではない。
The embodiment of the invention has been described with reference to examples. However, the present invention is not limited to these specific examples.

【0085】例えば、固相拡散させる不純物は、Znに
限定されず、この他にも、マグネシウム、ベリリウム、
カドミウム、水銀などのp型不純物や、シリコン、す
ず、硫黄、セレン、テルルなどのn型不純物なども同様
に固相拡散させることができる。
For example, the impurities to be solid-phase diffused are not limited to Zn, but may be magnesium, beryllium,
Similarly, p-type impurities such as cadmium and mercury and n-type impurities such as silicon, tin, sulfur, selenium, and tellurium can be solid-phase diffused.

【0086】また、p型不純物を固相拡散させるための
拡散源となるp型III−V族化合物半導体層の形成は、
前述した有機金属気相成長法の他に、分子線エピタキシ
ャル法、ハイドライド気相成長法、クロライド気相成長
法、または液層成長法のいずれを用いても良く、前述し
たものと同様の効果を得ることができる。
The formation of a p-type group III-V compound semiconductor layer serving as a diffusion source for solid-phase diffusion of a p-type impurity is as follows:
In addition to the metalorganic vapor phase epitaxy method described above, any of molecular beam epitaxy, hydride vapor phase epitaxy, chloride vapor phase epitaxy, or liquid layer epitaxy may be used, and the same effects as those described above can be obtained. Obtainable.

【0087】また、本発明は、前述した半導体レーザの
他にも、例えば、発光ダイオードや、フォトダイオー
ド、電界効果トランジスタ、バイポーラトランジスタな
どの各種のIII−V族化合物半導体素子に対して同様に
適用し、同様の効果を得ることができる。すなわち、本
発明によりZnなどのドーパントを高い制御性で固相拡
散することができる。
The present invention is similarly applied to various III-V compound semiconductor devices such as a light emitting diode, a photodiode, a field effect transistor, a bipolar transistor and the like in addition to the above-described semiconductor laser. Thus, a similar effect can be obtained. That is, according to the present invention, a solid phase diffusion of a dopant such as Zn can be performed with high controllability.

【0088】[0088]

【発明の効果】本発明によれば、III−V族化合物半導
体素子の製造に際して、Znなどのドーパントを従来よ
りも高い制御性でウェーハ中に導入することができる。
例えば、従来よりも低温、短時間で高い濃度のZnをウ
ェーハ中の深い位置まで拡散することが可能となる。
According to the present invention, a dopant such as Zn can be introduced into a wafer with higher controllability than before in the manufacture of a III-V compound semiconductor device.
For example, Zn at a higher concentration can be diffused to a deep position in a wafer at a lower temperature and in a shorter time than before.

【0089】特に、本発明によれば、半導体レーザの光
出力端面部分およびその近傍でZn拡散により活性層と
クラッド層を混晶化し窓構造を形成する際に、Znの拡
散源としてZnを多量に含有するIII−V族化合物半導
体層を用い、窓構造を形成する領域の直上のウェーハ表
面部にこのZnを多量に含有するIII−V族化合物半導
体層を堆積してZnを拡散させていく。従来例のZnO
をZnの拡散源に用いる場合、Znの拡散する深さを決
めていたのが、ZnO堆積後のアニール時間とアニール
温度だったのに対して、本発明によれば、さらにZnを
多量に含有するIIIV族化合物半導体層の厚さとZnの
含有濃度が新たにパラメータとして加わる。
In particular, according to the present invention, when the active layer and the clad layer are mixed and crystallized by Zn diffusion to form a window structure in and near the light output end face of the semiconductor laser, a large amount of Zn is used as a Zn diffusion source. The III-V compound semiconductor layer containing a large amount of Zn is deposited on the surface of the wafer immediately above the region where the window structure is formed, and the Zn is diffused. . Conventional ZnO
When Zn is used as a diffusion source of Zn, the diffusion time of Zn is determined by the annealing time and the annealing temperature after ZnO deposition, but according to the present invention, Zn is further contained in a large amount. The thickness of the group IIIV compound semiconductor layer and the concentration of Zn are newly added as parameters.

【0090】特に、Znの含有量に関しては、Znを多
量に含有するIII−V族化合物半導体層からのZn拡散
が顕著に生じ、他のZnを含有している層からのZn拡
散は抑制されるので、従来例に比べてZn拡散領域と非
Zn拡散領域の選択性が増大する。この結果として、本
発明によれば、非常に歩留まり良く窓構造半導体レーザ
などの各種III−V族化合物半導体素子を作成すること
ができるようになる。
In particular, with respect to the Zn content, Zn diffusion from the III-V compound semiconductor layer containing a large amount of Zn occurs remarkably, and Zn diffusion from other Zn-containing layers is suppressed. Therefore, the selectivity between the Zn diffusion region and the non-Zn diffusion region is increased as compared with the conventional example. As a result, according to the present invention, it becomes possible to produce various III-V compound semiconductor devices such as window structure semiconductor lasers with very high yield.

【0091】また、本発明によれば、クラッド層とコン
タクト層の大きなバンドギャップ差を利用して、窓構造
領域はこのヘテロ障壁により電流が非注入となる構造を
とることにより、信頼性の高い窓構造レーザを提供でき
る。すなわち、活性層に電流を注入するべきところに
は、通電容易層というクラッド層とコンタクト層のほぼ
中間のバンドギャップを持つ層をクラッド層とコンタク
ト層の間に挿入し、窓構造領域にはこの層を設けない構
造をとる。これは、従来の選択再成長により作成された
p型/n型/p型のトランジスタ構造で電流をブロック
する電流非注入構造に比べて、プロセスが非常に簡略化
でき、チップ表面上の再成長部に凹凸が生じることがな
くなり、半導体レーザチップをヒートシンク上にアップ
サイドダウンでマウントする場合に問題とならないとい
った効果も得ることができる。
Further, according to the present invention, the window structure region has a structure in which current is not injected by the hetero-barrier by utilizing a large band gap difference between the cladding layer and the contact layer, thereby achieving high reliability. A window structure laser can be provided. That is, where a current is to be injected into the active layer, a layer having an intermediate band gap between the cladding layer and the contact layer, which is an easy conducting layer, is inserted between the cladding layer and the contact layer. A structure without a layer is adopted. This greatly simplifies the process and reduces the regrowth on the chip surface as compared with a current non-injection structure in which current is blocked by a conventional p-type / n-type / p-type transistor structure created by selective regrowth. As a result, it is possible to obtain an effect that no problem occurs when the semiconductor laser chip is mounted on the heat sink upside down.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体レーザの製造方法を表す概
略工程図である。
FIG. 1 is a schematic process chart showing a method for manufacturing a semiconductor laser according to the present invention.

【図2】本発明による半導体レーザの製造方法を表す概
略工程図である。
FIG. 2 is a schematic process chart showing a method for manufacturing a semiconductor laser according to the present invention.

【図3】ウェーハ表面からC−V法により測定したイオ
ン化不純物濃度の深さ方向プロファイル図である。
FIG. 3 is a depth profile diagram of an ionized impurity concentration measured from a wafer surface by a CV method.

【図4】本発明による第2の半導体レーザの製造方法を
表す概略工程図である。
FIG. 4 is a schematic process chart showing a second semiconductor laser manufacturing method according to the present invention.

【図5】本発明による第2の半導体レーザの製造方法を
表す概略工程図である。
FIG. 5 is a schematic process chart showing a second method for manufacturing a semiconductor laser according to the present invention.

【符号の説明】[Explanation of symbols]

1 n型GaAs基板 2 n型GaAsバッファ層 3 n型In0.5(Ga0.3Al0.70.5Pクラッド層 4 活性領域 5 p型In0.5(Ga0.3Al0.70.5Pクラッド層 6 p型In0.5Ga0.5P通電容易層 7 n型GaAsキャップ層 8 SiO2マスク 9 Znを高濃度に含んだp型GaAs層 10 Zn拡散領域 11 SiO2マスク 12 n型GaAs電流ブロック層 13 p型GaAsコンタクト層 14 AuZn/Au p側電極 15 AuGe/Au n側電極 16 In0.5(Ga0.5Al0.50.5P第1光ガイド層 17 InGaP井戸層 18 In0.5(Ga0.5Al0.50.5P障壁層 19 In0.5(Ga0.5Al0.50.5P第2光ガイド層 20 多重量子井戸活性層Reference Signs List 1 n-type GaAs substrate 2 n-type GaAs buffer layer 3 n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 4 active region 5 p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 6 p-type In 0.5 Ga 0.5 P conduction easy layer 7 n-type GaAs cap layer 8 SiO 2 mask 9 p-type GaAs layer containing Zn at a high concentration 10 Zn diffusion region 11 SiO 2 mask 12 n-type GaAs current block layer 13 p-type GaAs contact layer 14 AuZn / Aup side electrode 15 AuGe / Aun side electrode 16 In 0.5 (Ga 0.5 Al 0.5 ) 0.5 P first optical guide layer 17 InGaP well layer 18 In 0.5 (Ga 0.5 Al 0.5 ) 0.5 P barrier layer 19 In 0.5 (Ga 0.5 Al 0.5 ) 0.5 P Second optical guide layer 20 Multiple quantum well active layer

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】第1導電型の化合物半導体基板と、第1導
電型のクラッド層と、活性層と、第2導電型のクラッド
層と、前記第2導電型のクラッド層より小さいバンドギ
ャップを有する第2導電型のコンタクト層と、前記第2
導電型のクラッド層よりもバンドギャップが小さく前記
第2導電型のコンタクト層よりもバンドギャップが大き
い第2導電型の通電容易層と、を備え、端面からレーザ
光を放出する半導体レーザ装置であって、 前記端面およびその近傍においては、前記第2導電型の
クラッド層と前記コンタクト層とが隣接して積層され、
且つ前記第2導電型のクラッド層と前記コンタクト層と
の界面におけるヘテロ障壁により電流が抑制されるもの
として構成され、 前記端面近傍以外の部分においては、前記第2導電型の
クラッド層と前記コンタクト層との間に、前記通電容易
層が介在してなることにより通電が促進されるものとし
て構成されたことを特徴とする半導体レーザ装置。
A first conductive type compound semiconductor substrate, a first conductive type clad layer, an active layer, a second conductive type clad layer, and a band gap smaller than the second conductive type clad layer. A contact layer of a second conductivity type having
A second conductive type conductive layer having a smaller band gap than the conductive type cladding layer and a larger band gap than the second conductive type contact layer, and emitting a laser beam from an end face. In the end face and the vicinity thereof, the cladding layer of the second conductivity type and the contact layer are laminated adjacently,
The current is suppressed by a hetero barrier at an interface between the second conductivity type clad layer and the contact layer. In a portion other than the vicinity of the end face, the second conductivity type clad layer and the contact are formed. A semiconductor laser device characterized in that energization is promoted by interposing the easy-to-conduct layer between the first and second layers.
【請求項2】前記半導体レーザ装置の前記端面およびそ
の近傍は、それら以外の部分の前記活性層よりもバンド
ギャップが大きい化合物半導体で形成された窓領域とさ
れ、 前記窓領域は、前記レーザ光のエネルギーよりも高いエ
ネルギーに対応するバンドギャップを有することによ
り、前記窓領域内で前記レーザ光を吸収しないものとし
て構成されたことを特徴とする請求項1記載の半導体レ
ーザ装置。
2. The end face of the semiconductor laser device and the vicinity thereof are a window region formed of a compound semiconductor having a band gap larger than that of the active layer in other portions, and the window region is formed of the laser light. 2. The semiconductor laser device according to claim 1, wherein the semiconductor laser device has a band gap corresponding to an energy higher than the energy of the laser beam, so that the laser light is not absorbed in the window region.
【請求項3】前記活性層は、前記クラッド層よりもバン
ドギャップが小さい井戸層と前記クラッド層よりもバン
ドギャップが小さく前記井戸層よりもバンドギャップが
大きい障壁層との多層構造からなる多重量子井戸構造を
有することを特徴とする請求項1または2に記載の半導
体レーザ装置。
3. The multiple quantum structure of the active layer, comprising a well layer having a smaller band gap than the clad layer and a barrier layer having a smaller band gap than the clad layer and a larger band gap than the well layer. 3. The semiconductor laser device according to claim 1, having a well structure.
【請求項4】前記活性層は、前記クラッド層よりもバン
ドギャップが小さい井戸層と前記クラッド層よりもバン
ドギャップが小さく前記井戸層よりもバンドギャップが
大きい障壁層との多層構造からなる多重量子井戸構造
と、前記多重量子井戸構造の実効バンドギャップよりも
大きく前記クラッド層より小さいバンドギャップを有す
る光ガイド層と、を有することを特徴とする請求項1〜
2のいずれか1つに記載の半導体レーザ装置。
4. The multiple quantum structure of the active layer has a multi-layer structure of a well layer having a smaller band gap than the clad layer and a barrier layer having a smaller band gap than the clad layer and a larger band gap than the well layer. The light guide layer having a well structure and a band gap larger than the effective band gap of the multiple quantum well structure and smaller than the cladding layer.
3. The semiconductor laser device according to any one of 2.
【請求項5】前記第2導電型のクラッド層は、前記レー
ザ光の放出される方向に沿って帯状に層厚が厚いものと
して構成されたリッジストライプを有することを特徴と
する請求項1〜4のいずれか1つに記載の半導体レーザ
装置。
5. The method according to claim 1, wherein the second conductivity type cladding layer has a ridge stripe which is formed in a band-like manner along the direction in which the laser light is emitted. 5. The semiconductor laser device according to any one of 4.
【請求項6】前記第2導電型のクラッド層の前記リッジ
ストライプの両側に、第1導電型の電流ブロック層がそ
れぞれ積層されてなることを特徴とする請求項5記載の
半導体レーザ装置。
6. The semiconductor laser device according to claim 5, wherein a current block layer of the first conductivity type is laminated on both sides of the ridge stripe of the cladding layer of the second conductivity type.
【請求項7】前記化合物半導体基板は、GaAsからな
り、 前記第1導電型のクラッド層と前記活性層と前記第2導
電型のクラッド層は、InGaAlP系材料からなるこ
とを特徴とする請求項1〜6のいずれか1つに記載の半
導体レーザ装置。
7. The compound semiconductor substrate is made of GaAs, and the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer are made of InGaAlP-based material. 7. The semiconductor laser device according to any one of 1 to 6.
【請求項8】端面からレーザ光を放出する半導体レーザ
装置の製造方法であって、 III−V族化合物半導体基板の上に、第1導電型のクラ
ッド層と、活性層と、第2導電型のクラッド層と、前記
第2導電型のクラッド層よりもバンドギャップの小さい
第2導電型の通電容易層とを順次積層したウェーハを形
成する工程と、前記端面及びその近傍部の直上において
前記通電容易層を選択的にエッチング除去し、前記第2
導電型クラッド層を表面に露出させる工程と、 前記露出させた前記第2導電型のクラッド層と前記通電
容易層の上に前記通電容易層よりもバンドギャップの小
さい第2導電型のコンタクト層を形成する工程と、を備
えたことを特徴とする半導体レーザ装置の製造方法。
8. A method of manufacturing a semiconductor laser device for emitting laser light from an end face, comprising: a first conductivity type cladding layer, an active layer, and a second conductivity type on a III-V compound semiconductor substrate. Forming a wafer in which a second conductive type conductive layer having a band gap smaller than that of the second conductive type clad layer is sequentially laminated, and the conductive layer is formed immediately above the end face and the vicinity thereof. The easy layer is selectively removed by etching,
Exposing a conductive type clad layer to the surface; and forming a second conductive type contact layer having a band gap smaller than that of the conductive layer on the exposed conductive layer and the conductive layer. Forming a semiconductor laser device.
【請求項9】端面からレーザ光を放出する半導体レーザ
装置の製造方法であって、 III−V族化合物半導体基板の上に、第1導電型のクラ
ッド層と、活性層と、第2導電型のクラッド層と、前記
第2導電型のクラッド層よりもバンドギャップの小さい
第2導電型の通電容易層とを順次積層したウェーハを形
成する工程と、開口部を有するマスクを前記通電容易層
の上に形成する工程と、 少なくとも前記開口部に露出した前記ウェーハの上にZ
nが2×1018cm-3以上ドーピングされたp型III−
V族化合物半導体層を形成し、前記p型III−V族化合
物半導体層から前記第2導電型のクラッド層と前記活性
層と前記第1導電型のクラッド層とにZnを順次拡散さ
せる工程と、 前記マスクの前記開口部が形成されていた部分を横切る
ように前記ウェーハを分割することにより前記端面を形
成する工程と、 を備えたことを特徴とする半導体レーザ装置の製造方
法。
9. A method of manufacturing a semiconductor laser device for emitting laser light from an end face, comprising: a first conductivity type cladding layer, an active layer, and a second conductivity type on a III-V compound semiconductor substrate. Forming a wafer in which a second conductive type conductive layer having a band gap smaller than that of the second conductive type clad layer is sequentially laminated, and forming a mask having an opening on the conductive layer. Forming Z on at least the wafer exposed at the opening.
n-type doped p-type III- doped with 2 × 10 18 cm −3 or more
Forming a group V compound semiconductor layer, and sequentially diffusing Zn from the p-type III-V compound semiconductor layer into the cladding layer of the second conductivity type, the active layer, and the cladding layer of the first conductivity type; Forming the end face by dividing the wafer so as to cross the portion of the mask where the opening is formed. A method of manufacturing a semiconductor laser device, comprising:
【請求項10】端面からレーザ光を放出する半導体レー
ザ装置の製造方法であって、 III−V族化合物半導体基板の上に、第1導電型のクラ
ッド層と、活性層と、第2導電型のクラッド層と、前記
第2導電型のクラッド層よりもバンドギャップの小さい
第2導電型の通電容易層とを順次積層したウェーハを形
成する工程と、 開口部を有するマスクを前記通電容易層の上に形成する
工程と、 前記マスクの前記開口部をエッチングすることにより前
記通電容易層を選択的にエッチング除去し、前記第2導
電型クラッド層を露出させる工程と、 少なくとも前記マスクの前記開口部に露出した前記第2
導電型のクラッド層の表面上にZnが2×1018cm-3
以上ドーピングされたp型III−V族化合物半導体層を
形成し、前記p型III−V族化合物半導体から前記第2
導電型のクラッド層と前記活性層と前記第1導電型のク
ラッド層とにZnを順次拡散させる工程と、 前記マスクの前記開口部が形成されていた部分を横切る
ように前記ウェーハを分割することにより前記端面を形
成する工程と、 を備えたことを特徴とする半導体レーザ装置の製造方
法。
10. A method of manufacturing a semiconductor laser device for emitting laser light from an end face, comprising: a first conductivity type cladding layer, an active layer, and a second conductivity type on a III-V compound semiconductor substrate. Forming a wafer in which a cladding layer having a bandgap smaller than that of the second conductivity type and a second conduction type conduction layer having a smaller band gap than the second conduction type cladding layer; Forming on the mask; selectively etching and removing the conductive layer by etching the opening of the mask to expose the second conductivity type cladding layer; and at least the opening of the mask. The second exposed to
2 × 10 18 cm −3 of Zn on the surface of the conductive type cladding layer
Forming a doped p-type III-V compound semiconductor layer and forming the second layer from the p-type III-V compound semiconductor;
Sequentially diffusing Zn into the conductive type clad layer, the active layer, and the first conductive type clad layer; and dividing the wafer so as to cross the portion of the mask where the opening was formed. Forming the end face by using the method. A method for manufacturing a semiconductor laser device, comprising:
【請求項11】前記拡散させる前記工程は、水素、窒
素、または前記p型III−V族化合物半導体層を構成す
るV族元素を含有する雰囲気中でアニール処理を行うこ
とにより、前記p型III−V族化合物半導体から前記第
2導電型のクラッド層と前記活性層と前記第1導電型の
クラッド層とにZnを順次拡散させる工程を有すること
を特徴とする請求項9または10に記載の半導体レーザ
装置の製造方法。
11. The step of diffusing is performed by performing an annealing treatment in an atmosphere containing hydrogen, nitrogen, or a group V element constituting the p-type III-V compound semiconductor layer. The method according to claim 9, further comprising a step of sequentially diffusing Zn from a —V compound semiconductor into the second conductivity type clad layer, the active layer, and the first conductivity type clad layer. A method for manufacturing a semiconductor laser device.
【請求項12】前記p型III−V族化合物半導体層の層
厚は、0.2μm以上である事を特徴とする請求項9〜
11のいずれか1つに記載の半導体レーザ装置の製造方
法。
12. The semiconductor device according to claim 9, wherein said p-type group III-V compound semiconductor layer has a thickness of 0.2 μm or more.
12. The method for manufacturing a semiconductor laser device according to any one of the eleventh to eleventh aspects.
【請求項13】前記p型III−V族化合物半導体層は、
GaAsからなることを特徴とする請求項9〜12のい
ずれか1つに記載の半導体レーザ装置の製造方法。
13. The p-type III-V compound semiconductor layer,
The method for manufacturing a semiconductor laser device according to claim 9, wherein the method is made of GaAs.
【請求項14】前記マスクは、酸化シリコン、窒化シリ
コン、及び酸化アルミニウムのいずれかであることを特
徴とする請求項9〜13のいずれか1つに記載の半導体
レーザ装置の製造方法。
14. The method according to claim 9, wherein said mask is made of one of silicon oxide, silicon nitride, and aluminum oxide.
【請求項15】前記マスクは、化合物半導体からなるこ
とを特徴とする請求項9〜13のいずれか1つに記載の
半導体レーザ装置の製造方法。
15. The method according to claim 9, wherein said mask is made of a compound semiconductor.
【請求項16】前記化合物半導体からなる前記マスク
は、アンドープまたはn型不純物がドープされているこ
とを特徴とする請求項15記載の半導体レーザ装置の製
造方法。
16. The method of manufacturing a semiconductor laser device according to claim 15, wherein said mask made of said compound semiconductor is doped with undoped or n-type impurities.
【請求項17】前記マスクの厚さは、前記第2導電型の
クラッド層の半分以上であることを特徴とする請求項1
5または16に記載の半導体レーザ装置の製造方法。
17. The semiconductor device according to claim 1, wherein the thickness of the mask is at least half the thickness of the cladding layer of the second conductivity type.
17. The method for manufacturing a semiconductor laser device according to item 5 or 16.
【請求項18】前記マスクは、GaAsからなることを
特徴とする請求項15〜17のいずれか1つに記載の半
導体レーザ装置の製造方法。
18. A method according to claim 15, wherein said mask is made of GaAs.
【請求項19】p型III−V族化合物半導体層の形成
は、有機金属気相成長法、分子線エピタキシャル法、ハ
イドライド気相成長法、クロライド気相成長法、または
液層成長法のいずれかにより行われることを特徴とする
請求項9〜18のいずれか1つに記載の半導体レーザ装
置の製造方法。
19. The p-type III-V compound semiconductor layer may be formed by any one of a metalorganic vapor phase epitaxy method, a molecular beam epitaxy method, a hydride vapor phase epitaxy method, a chloride vapor phase epitaxy method, and a liquid layer epitaxy method. 19. The method of manufacturing a semiconductor laser device according to claim 9, wherein the method is performed by:
【請求項20】ウェーハ上に開口部を有するマスクを形
成する工程と、 少なくとも前記マスクの前記開口部に露出した前記ウェ
ーハの表面上にZnが2×1018cm-3以上ドーピング
されたp型III−V族化合物半導体層を形成する工程
と、 前記p型III−V族化合物半導体から前記ウェーハ中に
Znを拡散させる工程と、 を備えたことを特徴とするIII−V族化合物半導体素子
の製造方法。
20. A step of forming a mask having an opening on a wafer, and a p-type wherein Zn is doped at least 2 × 10 18 cm -3 on a surface of the wafer exposed at the opening of the mask. Forming a group III-V compound semiconductor layer, and diffusing Zn from the p-type group III-V compound semiconductor into the wafer. Production method.
【請求項21】前記拡散させる前記工程は、アニール処
理を行うことにより前記Znを拡散させる工程を含むこ
とを特徴とする請求項20記載のIII−V族化合物半導
体素子の製造方法。
21. The method according to claim 20, wherein said step of diffusing includes a step of diffusing said Zn by performing an annealing treatment.
【請求項22】前記アニール処理は、水素、窒素、また
は前記p型III −V族化合物半導体層を構成するV族元
素を含有する雰囲気中で施されることを特徴とする請求
項21記載のIII−V族化合物半導体素子の製造方法。
22. The method according to claim 21, wherein the annealing is performed in an atmosphere containing hydrogen, nitrogen, or a group V element constituting the p-type III-V compound semiconductor layer. A method for manufacturing a III-V compound semiconductor device.
JP08342798A 1998-03-30 1998-03-30 Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element Expired - Fee Related JP3782230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08342798A JP3782230B2 (en) 1998-03-30 1998-03-30 Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08342798A JP3782230B2 (en) 1998-03-30 1998-03-30 Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element

Publications (2)

Publication Number Publication Date
JPH11284280A true JPH11284280A (en) 1999-10-15
JP3782230B2 JP3782230B2 (en) 2006-06-07

Family

ID=13802153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08342798A Expired - Fee Related JP3782230B2 (en) 1998-03-30 1998-03-30 Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element

Country Status (1)

Country Link
JP (1) JP3782230B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158403A (en) * 2000-11-20 2002-05-31 Hamamatsu Photonics Kk Semiconductor laser diode
JP2002261387A (en) * 2001-02-28 2002-09-13 Sharp Corp Semiconductor laser element and its fabricating method
US6834068B2 (en) 2001-06-29 2004-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7027474B2 (en) 2002-09-27 2006-04-11 Sharp Kabushiki Kaisha Semiconductor laser device and manufacturing method thereof
US7215691B2 (en) 2002-09-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7402447B2 (en) 2001-07-26 2008-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
JP2013115372A (en) * 2011-11-30 2013-06-10 Sharp Corp Semiconductor light-emitting element and manufacturing method therefor, manufacturing system for semiconductor light-emitting element
JP2018505567A (en) * 2015-01-06 2018-02-22 アップル インコーポレイテッド LED structure for reducing non-luminous sidewall recombination
US10714655B2 (en) 2015-01-06 2020-07-14 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158403A (en) * 2000-11-20 2002-05-31 Hamamatsu Photonics Kk Semiconductor laser diode
JP2002261387A (en) * 2001-02-28 2002-09-13 Sharp Corp Semiconductor laser element and its fabricating method
US6834068B2 (en) 2001-06-29 2004-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7041524B2 (en) 2001-06-29 2006-05-09 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7402447B2 (en) 2001-07-26 2008-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7215691B2 (en) 2002-09-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7027474B2 (en) 2002-09-27 2006-04-11 Sharp Kabushiki Kaisha Semiconductor laser device and manufacturing method thereof
JP2013115372A (en) * 2011-11-30 2013-06-10 Sharp Corp Semiconductor light-emitting element and manufacturing method therefor, manufacturing system for semiconductor light-emitting element
JP2018505567A (en) * 2015-01-06 2018-02-22 アップル インコーポレイテッド LED structure for reducing non-luminous sidewall recombination
JP2020036038A (en) * 2015-01-06 2020-03-05 アップル インコーポレイテッドApple Inc. Led structures for reduced non-radiative sidewall recombination
US10714655B2 (en) 2015-01-06 2020-07-14 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Also Published As

Publication number Publication date
JP3782230B2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP3095545B2 (en) Surface emitting semiconductor light emitting device and method of manufacturing the same
JP2004088054A (en) Group iii-v compound semiconductor device and method of manufacturing the same
JP3782230B2 (en) Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element
JP4288030B2 (en) Semiconductor structure using group III nitride quaternary material system
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JP2004146527A (en) Semiconductor laser element and method of manufacturing the same
JP3763708B2 (en) Manufacturing method of semiconductor laser
JP3763459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH10256647A (en) Semiconductor laser element and fabrication thereof
JPH0834338B2 (en) Semiconductor laser
JP3801410B2 (en) Semiconductor laser device and manufacturing method thereof
JPH10135567A (en) Semiconductor laser element
JP2865160B2 (en) Manufacturing method of semiconductor laser
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JP2004134786A (en) Semiconductor laser device and manufacturing method therefor
JPH0572118B2 (en)
JPH11145553A (en) Semiconductor laser device and manufacture thereof
JPS61139082A (en) Semiconductor light-emitting device
JP3410959B2 (en) Semiconductor laser device and method of manufacturing the same
JP3421836B2 (en) Method for manufacturing semiconductor device
KR100493145B1 (en) Gan laser diode
JP2855887B2 (en) Semiconductor laser and method of manufacturing the same
JP3028641B2 (en) Semiconductor laser and manufacturing method thereof
JPH0722697A (en) Semiconductor laser element and manufacture thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060309

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees