JPH0653887A - ローカルコール用受信器 - Google Patents

Abstract

(57)【要約】 【目的】 復号器によって供給される所望のメッセージ
情報を、メモリの外部にマイクロコンピュータ又はプロ
セッサから利用可能な制御装置を設ける必要なく、メモ
リに格納できる受信器を提供する。 【構成】 この受信器は、一般的にページャと呼ばれ、
コール信号情報とメッセージ情報とを含む無線放送メッ
セージ信号を受信するためのものである。それは、符号
化されたメッセージ信号を受信し復調するための受信器
３と、前記メッセージ情報を記憶するメモリ５と、メッ
セージ情報をメモリ５に選択的に供給する符号化メッセ
ージ信号復号器４と、制御信号を該メモリに供給しそこ
からそこに格納されたメッセージ情報を受信することが
可能な機能制御手段８と、を具備する。メモリ５は、前
記復号器４から来るメッセージ情報の受信を制御する内
部処理手段を具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ローカルコール(local
call)システムに関し、より詳細には、ローカルコール
受信器によって受信されるメッセージ情報の記憶及び操
作に関する。以下の説明において、かかるローカルコー
ル受信器は、「ページャ(pager) 」という語で呼ばれ
る。この語は、現在、該受信器を使用する公衆と同様に
多くの専門家によって、大変広く容認され使用されてい
る。

【０００２】本発明は、高周波数で放送されるメッセー
ジ信号を受信するのに適応した可搬型ページャにおいて
使用可能である。以下、本発明を適用例と関連付けて説
明する。しかしながら、本発明は、この適用例に限定さ
れない。

【０００３】

【従来の技術及び発明が解決しようとする課題】一般的
な遠隔通信システム及びより特定的に無線放送メッセー
ジ信号を使用するページャシステムは、中央局から選択
的に情報をそれらに送信する目的で、ページャのコーリ
ング(calling) を保証すべく現在広く使用されている。
かかる情報は、ＰＯＧＳＡＧ又はＧＯＬＡＹの語で知ら
れるもののような符号化体系及び所定のメッセージフォ
ーマットによって伝送される。符号化体系ＰＯＧＳＡＧ
については、国際無線諮問委員会(CCIR)、Dubrovnik,19
86の勧告を参照することができる。

【０００４】コーリングページャに使用される優れた伝
送符号化体系は、順次音響信号に基づく単純なシステム
から、数多くのビットでできた符号語に基づくフォーマ
ットへと発達した。また、ユーザに提供される機能は、
単純な音響警告信号から、ディスプレイ上の数字又は英
数字データの読み取りを必要とする複雑な多機能警報へ
と変化した。

【０００５】そのような多機能の可能性を得るために、
ページャシステム及び現在のページャ受信器は、マイク
ロプロセッサ又は均等のマイクロコンピュータを持ち、
それらによって、多様な符号化された無線放送メッセー
ジ信号を含む情報に反応することができる。したがっ
て、周知のページャは、かかる信号を受信し、それらを
復調し、それらから専用コール信号情報及びそのような
メッセージ情報を抽出し、かかる情報を記憶し、及び最
終的に伝送されるメッセージの所望の要素を表示するこ
とができる。

【０００６】従来技術に係るページャは、また、ユーザ
が、特別な機能的可能性、すなわち、既に受信されたメ
ッセージの後の方の繰り返し、及び受信されるメッセー
ジの数又は時刻の表示のようなものを彼の決定で得るこ
とを可能とする。

【０００７】周知のページャで使用されるマイクロコン
ピュータは、受信器が無線放送メッセージ信号を受信で
きるように、かつ、符号化されたメッセージ信号の復号
化機能、与えられたメッセージ信号の記憶、ディスプレ
イの制御、及び、種々のユーザ制御可能な機能を達成で
きるようにするための格納メッセージ信号の操作、を達
成するために、受信器の作動を制御するよう設計され
る。

【０００８】ページャの主要な要件の１つは、それがリ
アルタイムで受信される情報を処理しなければならない
こと、もしそうでなければ、例えば情報が受信される速
度に比して復号化速度があまりにも遅いという事実のた
めに、情報の損失という危険があろうということであ
る。したがって、受信される符号化されたメッセージ情
報の受信、復号化、記憶及び操作に関してマイクロコン
ピュータが実行する動作は、得られる結果が、情報の損
失という危険なくして装置を制御するのに有用であるよ
うに、十分に速くなければならない。かくして、高速で
動作する高性能マイクロコンピュータを特に使用しなけ
ればならない。

【０００９】リアルタイムでの高い動作速度を達成する
ために必要なクロック周波数としては、例えば５００ｋ
Ｈｚが可能である。このような高クロック周波数によっ
て、ページャによって消費される供給電圧及びエネルギ
ーは増大するが、その一方、ページャはより高価とな
る。現在のところ、現行のマイクロコンピュータを付勢
するために必要なバッテリによって、ページャのコス
ト、寸法及び重量が大部分決定されてしまう。

【００１０】加えて、高クロック周波数と、それらがそ
のクロック周波数の高調波周波数でページャ回路におい
て誘導する信号とは、良好なページャにて期待されるべ
き処理品質をかなり妨害するものである。さらに、高い
エネルギー消費及びかかるマイクロコンピュータの物理
的限界もまた、現在のページャにおいて実行されかつ提
供されうる機能に制限をもたらしている。

【００１１】また、メッセージ信号の拡散を２又は３回
繰り返して、該信号の目的とするページャが信号を正確
に受信するようにすることも、現在よく行われている。
かくして、周知のページャが持つメモリ空間の容量は、
元のメッセージ信号ばかりでなく、それらの繰り返しも
また記憶するのに適合しなければならない。かかる繰り
返しによって必要とされる付加的なメモリ容量は、さら
にまた、周知のページャのエネルギー消費とコストを増
大させる。

【００１２】本発明の目的は、従来技術に係るページャ
の不利益を制限し又は除去するページャを提供すること
にある。

【００１３】

【課題を解決するための手段及び作用】従って、本発明
は、コール信号情報と、１又はいくつかのメッセージを
備えるメッセージ情報と、を含む無線放送メッセージ信
号を受信するためのページャであって、該ページャは、
符号化されたメッセージ信号を受信しかつ復調する受信
器と、前記メッセージ情報を格納するメモリ装置と、か
かる符号化されたメッセージ信号を復号し、前記メッセ
ージ情報を前記メモリ装置に選択的に供給する復号器
と、制御信号を前記メモリ装置に供給し、かつ、そこか
らそこに格納されたメッセージ情報を受信することの可
能な機能制御手段と、を具備し、前記ページャは、前記
メモリ装置が、前記復号器から来るメッセージ情報の受
信を制御するための内部処理手段を具備する、ことを特
徴とするページャ、を目的として有する。

【００１４】かくして、該復号器によって供給される所
望のメッセージ情報は、該メモリ装置によって記憶可能
であり、その際、かかるメモリの外側のマイクロコンピ
ュータ又はマイクロプロセッサから利用可能な命令を持
つ必要がない。そのため、後者は、いわゆる「知的（イ
ンテリジェント）」となる。

【００１５】その結果、所望のメッセージ情報を、該知
的メモリ装置においてリアルタイムで直接に記憶可能と
なり、該知的メモリ装置により、その外部にあるマイク
ロコンピュータ又はマイクロプロセッサは、周知のペー
ジャほどクロック周波数又は処理速度を高くするするこ
となく、他のページャ機能を達成できる。

【００１６】本発明の他の特徴によれば、該ページャ
は、また、メモリ装置に格納されたメッセージ情報の操
作を保証するようにすることができ、それ故、記憶され
た情報の削除、複写及び移動は、メモリ装置内で実行可
能となる。そうして、そのような操作により機能制御手
段あるいはページャマイクロコンピュータと呼ばれるも
のに課せられる制限は、除去される。

【００１７】本発明のまた更なる特徴によれば、該ペー
ジャが、また、メモリ装置によって受信されるメッセー
ジ情報を、以前に格納された情報と比較することができ
るようにすることも可能である。このようにすれば、以
前に格納された情報と異なるメッセージ情報のみを記憶
するだけで十分となり、これによって、必要な記憶容量
は削減される。

【００１８】本発明の他の特徴及び利益は、次の説明に
現れるが、この説明は、単に例として提供され、添付図
面を参照しつつ記述される。

【００１９】

【実施例】最初に、図面の図１について説明する。その
図には、本発明に従って構成されるページャ１の略機能
ブロック図が示されている。ページャ１は、アンテナ２
とアンテナ２に接続される受信器３とを具備する。受信
器３は、ページャ１のユーザをコールすることを要求す
る中央局又は他のソースから伝送される符号化されたメ
ッセージ信号を受信するためのものである。伝送される
符号化されたメッセージ信号は、図１に示される型のい
くつかのページャの内の特定の１つを同定するコール信
号情報と、所望のメッセージ情報と、を含むことがで
き、また、ＰＯＧＳＡＧ又は他の適当な符号化体系のフ
ァーマットとすることができる。アンテナ２にて検出さ
れる伝送符号化メッセージ信号は、受信器３によって復
調され、これらの符号化されたメッセージ信号を表示す
るバイナリデータのシリアルストリームが、受信器３の
出力３ａに与えられる。

【００２０】また、ページャ１は、復号器４を具備して
おり、復号器４は、その入力４ａにて受信器３の出力３
ａに接続されている。該復号器４は、ページャ１が応答
する所定のアドレス情報を格納するためのメモリ領域４
ｄを含んでいる。入力４ａにて受信される符号化された
メッセージ信号と、メモリ領域４ｄに格納された所定の
アドレス情報と、の比較がなされるように復号器４はさ
れている。もしも選択的なコール信号情報が、該格納さ
れたアドレスの１つと一致するならば、該復号器は、該
符号化されたメッセージ信号と関連するメッセージ情報
をその出力４ｃに提供する。

【００２１】さらに、ページャ１は、入力５ａにて復号
器４の出力４ｃに接続される知的メモリデバイス５を具
備する。知的メモリデバイス５は、データ処理ユニット
６とメモリ領域７とを含んでいる。知的メモリデバイス
５は、その入力５ａに与えられる所望のメッセージ信号
を受信し、これらのメッセージ信号をメモリ領域７に格
納するようにされている。データ処理ユニット６は、こ
れらのメッセージ信号がメモリ領域７に格納されメモリ
領域７から検索されるような方法を制御し、そしてメッ
セージ信号、アドレス、スタックポインタ及び他の内部
変数の関連操作を実行するようにされている。知的メモ
リデバイス５の詳細な機能は、後で説明する。

【００２２】加えて、ページャ１は、入力８ａにて知的
メモリ５の出力５ｃに接続されるマイクロコンピュータ
８を具備する。マイクロコンピュータ８は、ディスプレ
イインタフェース９、マイクロプロセッサ１０、ランダ
ムアクセスメモリ（ＲＡＭ）領域１１及びリードオンリ
メモリ（ＲＯＭ）領域１２を、周知の方法で備えてい
る。ディスプレイインタフェース９は、入力１３ａを介
してディスプレイ１３を駆動することにより、所望のメ
ッセージ情報を表示するようにされており、シリアル駆
動回路と、いくつかの多重液晶（ＬＣＤ）駆動回路と、
を含んでいる。ディスプレイ１３は、知的メモリ５のメ
モリ領域７に格納されたメッセージ情報を表示するのに
適したＬＣＤディスプレイを具備し、また、時刻又は他
の情報を表示するようにされている。

【００２３】ＲＯＭ領域１２に含まれるファームウェア
は、メモリ領域７に格納されたメッセージ情報に対応す
るインディシャ(indicia) を表示するプログラムのよう
な、マイクロプロセッサ１０の動作を制御するため、マ
イクロコンピュータ８の入力及び出力機能を制御するた
め、知的メモリ５と復号器４にコマンド信号を提供する
ため、及び、マイクロコンピュータ８の基本システムタ
イミングを制御するため、のものである。ＲＡＭ領域１
１は、マイクロコンピュータ８内に一時的にデータを格
納するために使用され、他の機能と混じって、知的メモ
リ５から与えられる、表示されるべきメッセージ情報の
ためのデータバッファを提供する。

【００２４】さらに、ページャ１は、ユーザが与える入
力情報を表示するデータを、出力１４ａにてマイクロコ
ンピュータ８の入力８ｂへ提供する入力制御回路１４を
具備する。ユーザ入力１４ｂ，１４ｃ，１４ｄ及び１４
ｅは、入力制御回路１４に接続され、また、プッシュボ
タン、回転可能ボタン又は他の作動可能部材の形を取る
ことができるようになっているため、ユーザはページャ
１の動作のいくつかを制御できる。また、入力制御回路
１４は、ページャ１と関連する他のデバイスを制御する
ようにされている。例えば、時計をページャ１と結合す
ることができ、ユーザ入力１４ｂ，１４ｃ，１４ｄ及び
１４ｅは、時計の機能のいくつかのユーザ制御を提供す
るために使用可能である。加えて、入力制御回路１４
は、電子時計装置のモータ１５を付勢する電流を提供す
ることのような、ページャ１と関連する時計の機能のい
くつかの動作を直接制御できる。かくして時計と結合さ
れたページャは、腕時計の形を取ることができること
に、注目すべきである。

【００２５】また、バッテリで実現可能な可搬型電源１
６がページャ１に設けられており、これは、受信器３の
入力３ｂ、復号器４の入力４ｂ、知的メモリ５の入力５
ｂ及びマイクロコンピュータ８の入力８ｃへ、出力１６
ａから電力を供給するためのものである。出力１７ａを
有する他の可搬型電源１７は、入力制御回路１４に対し
てその入力１４ｆに電力を供給するために設けられてい
る。この装置は、有利なことに、別個の電源からページ
ャ１及び時計のような関連デバイスに電力を供給するの
で、例えば、ページャに供給するバッテリが放電するよ
うになった場合に、時計は、機能し続けることができ
る。しかしながら、ページャ１も関連デバイスも、単一
の電源から供給可能であることを認識すべきである。

【００２６】ページャ１によって使用されるようなメッ
セージ信号を伝送するために使用されるメッセージ情報
とベージャ符号化体系の例を、図２（Ａ），（Ｂ）によ
り示す。この技術分野の専門家にとって周知であるシス
テムＰＯＧＳＡＧは、符号語２０の各グループからでき
たディジタル符号化フォーマット（図２（Ａ））を使用
する。それら自身は、各々、同期語２１と、各々２つの
符号語からなる８つのフレームのグループ２２とからで
きている。かかる符号語の各グループは、規則的な間隔
でシリアルフォーマットにて伝送される。８つのフレー
ムからなる各グループ２２は、同期語２１に続いて伝送
され、その８つの別個のフレームは、アドレス情報又は
メッセージ情報のいずれかを含むようにされている。説
明のために、図２（Ｂ）は、各フレームがそれぞれアド
レス符号語２３．１〜２３．８とそれぞれメッセージ符
号語２４．１〜２４．８とを含むように示してある。

【００２７】かくして、図２（Ｂ）で示される例におい
ては、図１に示されるものに従うページャで形成される
１グループの各ページャは、８つのアドレス符号語の内
の１つ上で、かかる語の各々が、該グループの各ページ
ャをそれぞれ同定するのを助けるコール信号情報を表す
ように、作動しなければならない。

【００２８】本発明に係るページャ１の好適な実施例の
より詳細な略図を示す図３を参照することで、本発明は
さらによく理解されるであろう。上述のように、ページ
ャ１は、基本的に、アンテナ（図３には示されていな
い）、受信器３、復号器４、知的メモリ５及びマイクロ
コンピュータ８を具備する。該ページャと協働する時計
１５を制御するための制御入力の回路１４もまた図３に
示されている。

【００２９】受信器３は、可搬型電源１６（図３には図
示せず）の正電源線路１６．１に端子３．１によって接
続され、その負端子３．２は、電源１６の負電源線路１
６．２に接続されている。周知の方法で、無線放送の符
号化されたメッセージ信号は、受信器３とそれが接続さ
れるアンテナとによって捕捉及び復調される。そうし
て、図２（Ａ）に示されるもののようなバイナリデータ
の各グループが、受信器３の出力３．３に発生せしめら
れ、そして復号器４の入力４．１に伝送される。受信器
３は、その内部回路に、エネルギー源１６のテンション
(tension) をチェックするアセンブリ（図示されていな
いがそれ自体は周知である）を含んでおり、かかるアセ
ンブリは、受信器３の出力３．４に該エネルギー源の枯
渇を示す信号を提供する。出力３．４は、そのような場
合、枯渇表示信号をページャ１の他の回路に伝送し、ユ
ーザにより読み取り可能な表示がディスプレイ１３上に
保証されることを可能とする。

【００３０】復号器４は、その端子４．４によって正電
源線路１６．１に、またその端子４．５によって負電源
線路１６．２に、接続されている。電圧安定化キャパシ
タ４ｄが、端子４．４と端子４．５との間に接続されて
いる。該復号器は、フィリップスが製造するＰＣＡ５０
０１型のもので可能であり、その仕事は、符号化された
メッセージ信号におけるもののようなメッセージ情報か
ら、選択的なコール信号情報を分離すること、及び、該
コール信号情報を、該復号器に格納され当該ページャに
独自の所定のアドレス情報と比較すること、である。

【００３１】蓄積されたコール信号情報が、格納された
アドレスの１つに該当するならば、あとに続くアドレス
符号語まで当該アドレス符号に続く全てのメッセージ符
号語が、シリアルデータ形式で出力４．６から知的メモ
リ５の入力５．１に伝送される。

【００３２】復号器４からの出力４．７は、出力４．６
にて利用可能なデータの知的メモリ５による読み取りを
可能とすべくデータ転送信号を供給する。その信号は、
メモリ５の入力５．２にてハイレベル又はロウレベルで
ある。出力４．６に供給されるメッセージ情報は、完全
なデータバイトが受信器３から復号器４へ転送されたと
きに、知的メモリ５の記憶領域７に導入される。

【００３３】復号器４には、その入力４．８及び４．９
を介して、共振器回路２５が接続されている。それは、
基本的に、減衰抵抗２５ｂと入力４．８及び４．９とに
並列に接続される水晶共振器２５ａからなる。正電源線
路１６．１は、共振キャパシタ２５ｃを介して水晶共振
器端子２５ａの１つに接続される。共振器回路２５は、
復号器４の内部回路と協働して、例えば３２ｋＨｚの周
期波形を復号器４に供給する発振器回路を形成し、受信
器３から復号器４へのメッセージ信号の伝送速度を決定
する。よく知られているように、メッセージ信号の伝送
速度の機能として、他のクロック周波数を使用可能であ
る。また、共振器回路２５は、マイクロコンピュータ８
及び知的メモリ５にクロック信号を供給するために使用
される。かかるクロック信号は、復号器４の出力４．１
０を介してマイクロコンピュータ８に供給される。抵抗
２５ｂとキャパシタ２５ｃの値としては、それぞれ、
４．７ＭΩ及び１０ｐＦが可能である。

【００３４】復号器４は、復号器４のシステムパラメー
タが格納されるＥＥＰＲＯＭ型の再プログラム可能な、
電気的に消去可能なメモリ（図示せず）を具備する。マ
イクロコンピュータ８から入力４．１１、４．１２及び
４．１３へ制御信号を送り、復号器４の機能を制御する
ことが可能である。制御可能な復号器４の機能の１つ
は、復号器４と知的メモリ５との間のビット伝送速度で
あり、その速度は５０００ビット／秒ほどの高さとな
る。かかる場合、該メッセージ情報は、（今格納された
ところの最後の２つのメッセージ間の比較のような）他
の処理を受けることなく、知的メモリ５に配設された循
環バッファに格納される。

【００３５】知的メモリ５の入力５．３は、正電源線路
１６．１に接続され、入力５．１３は、負線路１６．２
に接続されている。知的メモリ５のための時間基準は、
マイクロコンピュータ８の出力８．８によって入力５．
４に供給されるクロック信号により決定される。

【００３６】知的メモリ５は、マイクロコンピュータ８
の対応端子８．１，８．２，８．３及び８．４にそれぞ
れ接続された４つの端子５．５，５．６，５．７及び
５．８を示す。これにより簡単な並列接続が保証され、
マイクロコンピュータ８から知的メモリ５への制御信号
の送信、及び、知的メモリ５のメモリ領域７に格納され
たメッセージ情報のマイクロコンピュータ８への逆送信
が可能となり、かかるメッセージ情報が表示できるよう
になる。伝送される制御信号の性質に依存して、端子
５．５〜５．８は、また、知的メモリ５によるメッセー
ジ情報の受信に関する状態情報をマイクロコンピュータ
８に供給すべく、知的メモリ５を制御可能である。他の
制御信号は、該知的メモリがそこに格納されたメッセー
ジ情報を、続いて現れるように操作するために、該知的
メモリを制御可能である。また、端子５．５〜５．８へ
のデータの同時転送を保証するために、メモリ５にはデ
ータ転送入力５．１１が設けられている。

【００３７】入力５．９は、入力５．５〜５．８が知的
メモリ５にデータを送るのか、あるいは制御信号を導入
するのかを決定する。ハイレベル信号が入力５．９にあ
るとき、入力５．５〜５．８上の信号は、マイクロコン
ピュータ８から来る制御信号であると解釈され、一方、
ロウレベル信号ならば、該信号は、データを構成すると
解釈される。

【００３８】知的メモリ５の端子５．１０によって、該
メモリが制御信号を受信する準備ができていることをマ
イクロコンピュータ８に報知することが可能となる。端
子５．１０上のハイレベル論理信号は、メモリ５がマイ
クロコンピュータ８との更なる通信の準備ができている
ことを示すと、マイクロコンピュータ８によって解釈さ
れる。一方、ロウレベル論理信号は、メモリ５が未だ、
データについての操作若しくは他の動作を達成するため
の処理中か、又は、マイクロコンピュータ８にデータを
転送していることを意味すると、解釈される。

【００３９】メモリ５からの出力端子５．１２は、受信
メッセージ情報又は制御信号に応答してその機能状態を
マイクロコンピュータ８に示すべく、マイクロコンピュ
ータ８に割り込み信号を与える働きをする。例えば新し
いか若しくは繰り返されたメッセージ情報が受信される
場合、又は、未知の、禁止された若しくは実行不可能な
機能がマイクロコンピュータ８によって要求される場
合、ハイレベル論理信号がマイクロコンピュータ８に送
られる。かくして、かかる割り込み信号は、例えば新規
なメッセージ情報の到着又は新しい命令の知的メモリ５
への送信を表すためのような新規な動作が要求されるこ
とを、マイクロコンピュータ８に示すために使用可能で
ある。ロウレベル信号は、マイクロコンピュータ８によ
って新しい作動が何も要求されないことを表示する。

【００４０】かかるマイクロコンピュータ８は、適当に
プログラムされる周知の型のものでよい。マイクロコン
ピュータ８は、その入力８．５によって正電源線路１
６．１に、かつ、その入力８．６によって負電源線路
に、接続される。入力８．７は、復号器４の出力４．１
０からクロックパルス列を受信する。出力端子８．８
は、知的メモリ５の入力５．４にクロック信号を供給す
る。

【００４１】また、マイクロコンピュータ８は、上述の
ように、知的メモリ５の入力５．９及び５．１１に、制
御信号を供給し、データを転送するために、それぞれ、
出力端子８．９及び８．１１を具備する。またその一
方、上述のように、知的メモリ５の受諾信号及び割り込
み信号をそれぞれ受信するために、入力端子８．１０及
び８．１２が設けられている。

【００４２】液晶ディスプレイ１３がマイクロコンピュ
ータ８に接続される。液晶ディスプレイ１３は、００〜
４７の番号を付されたセグメントからなり、それらは、
バス１３ａによってマイクロコンピュータ８のディスプ
レイ駆動回路（図３には図示せず）に接続されている。
そして、各セグメントは個々に制御可能とされ、また、
所望のメッセージ情報がディスプレイ１３によって表示
可能なようにされている。ディスプレイ１３の各セグメ
ントを制御するために、該駆動回路にいろいろな電圧値
を必要とすることを、当該技術分野の専門家は理解する
であろう。入力端子８．１３〜８．１６は、キャパシタ
８ｄ〜８ｇを介して正電源線路１６．１に接続され、こ
れらの各種電圧が与えられる。キャパシタ８ｄ〜８ｇの
各値は、２２０，１００，１００及び１００ｎＦでよ
い。また、マイクロコンピュータ８は、出力端子８．１
７，８．１８及び８．１９を具備し、駆動回路から来る
ディスプレイ１３に制御信号及び時間基準信号を、周知
の方法で供給する。

【００４３】入力端子８．２０，８．２１及び８．２２
は、マイクロコンピュータ８の内部電圧レベルを安定化
及び平滑化するために設けられている。キャパシタ８ｈ
の端子の１つが入力８．２０に接続される一方、他のキ
ャパシタ８ｉの端子の１つが入力８．２１に接続され
る。キャパシタ８ｈ及び８ｉの他の端子は、ともに端子
８．２２に接続される。

【００４４】マイクロコンピュータ８には、また、ユー
ザ制御入力８．２３〜８．２６が設けられており、その
各々は、ユーザが動かすことのできるスイッチ８ｊ，８
ｋ，８ｌ及び８ｍを介して、正電源線路１６．１に接続
される。これが発生するとき、例えば、ユーザが、後に
説明するように、ページャ１を作動させ、それを停止さ
せ、ディスプレイ１３によって表示されるメッセージを
保護し、又は、表示されたメッセージを削除するとき、
ユーザによって該制御入力にハイレベル論理信号が与え
られる。他のいろいろなユーザ制御機能をこのようにし
て設けることができること、及び、こうして設けられた
機能の各々について別個の入力を必要とはしないこと、
が理解されるであろう。例えば、１つ又はいくつかのス
イッチ又はプッシュボタンを特別のシーケンスで動かし
て、特定の機能が実行されるべきことを、マイクロコン
ピュータ８に指示することが可能である。

【００４５】制御入力のための回路１４と時計とは、端
子１４．１によって可搬型エネルギー源１７（図３には
図示せず）からの正電源線路１７．１に、かつ、端子１
４．２によってエネルギー源１７からの負電源線路１
７．２に、接続される。

【００４６】また、回路１４は、入力１４．３，１４．
４及び１４．５を具備する。これらは、補足的にユーザ
入力を形成して、ユーザによって命令された特定の機能
をページャ１が実行するのを可能にするとともに、さら
に回路１４によって制御される時計１４の作動をページ
ャ１が制御するのを可能とする働きをする。入力１４．
３，１４．４及び１４．５に加えられる信号、又は、他
の入力に初期に送られる信号、の特別なシーケンスが、
入力１４．３，１４．４及び１４．５がページャの作動
を制御しているのか、それとも時計１５の作動を制御し
ているのかを決定するために使用可能である。入力１
４．３，１４．４及び１４．５は、スイッチ１４ｂ，１
４ｃ及び１４ｄの端子の１つにそれぞれ接続され、それ
らの他の端子は、ともに入力１４．１に接続されてい
る。これらのスイッチは、ユーザにより使用可能な任意
の形にして設けることができる。もうひとつのスイッチ
１４ｅは、正電源線路１７．１とマイクロコンピュータ
８の入力８．２７との間に接続され、制御されているの
がページャであるのか、それとも時計であるのかを、マ
イクロコンピュータ８に指示する。

【００４７】さらに、回路１４は、時計１５の２つの巻
き線１５ａ及び１５ｂの各端子の１つにそれぞれ接続さ
れる２つの出力１４．６及び１４．８を含んでいる。か
かる巻き線の他の端子は、共通の戻り接続１４．７に接
続されている。ここで選択された実施例においては、巻
き線１５ａ及び１５ｂはよく知られたアナログ水晶時計
の双方向モータの一部として存在するが、ディジタル時
計（この場合、よく理解されているように、時計モータ
は必要でない。）を含め、他の型のあらゆる時計を設け
ることができる、ということを当業者は理解するであろ
う。時計の他の任意の機能を制御するために、回路１４
に他のいろいろな入力を設けてもよい。

【００４８】回路１４の他の出力１４．９及び１４．１
０は、入力８．２８及び８．２９にそれぞれ接続され
て、入力１４．３，１４．４及び１４．５に加えられる
信号を表すデータをマイクロコンピュータ８に供給す
る。水晶共振器１４．９は、回路１４の入力１４．１１
と出力１４．１２とに結合されて、回路１４の時間基準
を構成する。

【００４９】ページャ１は、また、復号器４によって受
信される新規なメッセージ情報を公表することができる
ように、マイクロコンピュータ８に結合された警告デバ
イス２６を具備する。電気音響トランスデューサ２６ａ
（ブザー）は、その端子の１つによってスイッチングト
ランジスタ２６ｂのコレクタに、そして、他の端子によ
って正電源線路１６．１に、接続されている。また、ト
ランジスタ２６ｂのコレクタは、１８ｋΩの値をとるこ
とができるポラライゼーション抵抗２６ｃを介してマイ
クロコンピュータ８の出力８．３１に接続される。通
常、この出力は、ハイ論理レベルに保持される。トラン
ジスタ２６ｂのエミッタは、負電源線路１６．２とマイ
クロコンピュータ８の端子８．６とに接続される。トラ
ンジスタ２６ｂのベースは、マイクロコンピュータ８の
出力８．３０に接続されている。例えば４５ｍＨのイン
ダクタンスを有するチョーク２６ｄは、ブザー２６ａと
並列に接続されている。最後に、４．７μＦの値を有す
る電圧安定化キャパシタ２６ｅは、正電源線路１６．１
と負電源線路１６．２との間に接続されている。通常動
作では、出力８．３０は、ロウレベルに保持され、トラ
ンジスタ２６ｂは、非導通状態にある。

【００５０】ページャ１がコールの受信又は他の機能の
達成を公表すべきときには、可変波形を有することので
きる信号が、ブザー２６ａの各端子に電圧を発生させる
出力８．３１によって伝送され、かくしてブザー２６ａ
が最初の音声を生成する。トランジスタ２６ｂのベース
に、出力８．３０によって信号が送られて導通し始める
とき、異なる音声をトランスデューサ２６によって生成
できる。次いで、ブザー２６ａの各端子に異なる電圧が
発生し、第２の音声が生成される。このような異なる両
音声は、ページャ１による各種機能の実行を報知するた
めに使用可能である。

【００５１】図４は、知的メモリ５の略図を示す。知的
メモリ５は、基本的に、データ処理のためのユニット
６、メモリ領域７、ＲＯＭ２７、レジスタスタック２
８、マイクロプロセッサインタフェース２９及び復号器
インタフェース３０を具備する。先述の端子５．５〜
５．１２は、マイクロプロセッサインタフェース２９に
接続され、一方、これも先述の端子５．１及び５．２
は、復号器インタフェース３０に接続される。知的メモ
リ５に３２ｋＨｚのクロック信号を提供する入力は、デ
ータ処理ユニット６に接続される。さらに、マイクロプ
ロセッサインタフェース２９は、テスト入力５．１３、
負電源線路１６．２に接続され１５ｎＦの値を有するこ
とが可能なキャパシタ５ｄ、及び、メモリ領域７の入力
５．１４を具備する。

【００５２】知的メモリ５は、また、メモリ５の各種内
部要素間に接続されるアドレス及びデータバス５ｅ〜５
ｋを具備し、それら自身の間の通信及びデータ転送を保
証する。ＲＯＭ２７は、メモリ５の作動をもたらすのに
必要なプログラムを格納する。ここに記載する実施例に
おいて、メモリ領域７は、５１２オクテットの容量を有
するＲＡＭであって、復号器４から来るメッセージ信号
と該システムの内部変数とを記憶するためのものであ
り、レジスタのスタック２８は、一方において、メモリ
領域７のメッセージ情報を操作するのに使用されるデー
タの一時的記憶用のメモリを形成し、他方において、ス
タックポインタ及びプログラムカウンタを形成する。

【００５３】コールは、通常、中央局から所与のページ
ャへ、かかるページャによる良好な受信を保証するため
１回より多く伝送される、ということを、当業者は理解
するであろう。従って、メッセージ情報を復号器４から
メモリ領域７に書き込む前に、知的メモリ５は、受信さ
れたメッセージ情報を、ページャが今受信したばかりの
先行する２つのメッセージと比較すると都合がよいであ
ろう。新しいメッセージ情報が最近の２つのメッセージ
の内の一方又は他方に一致するならば、その新しいメッ
セージは、メモリ領域７へ書き込まれない。

【００５４】既に説明しかつ図５に示すように、本発明
の当該実施例においては、メモリ領域７に５１２オクテ
ットの容量を与えることとする。かかる容量は、ページ
ャ１をユーザフレンドリなものとすべくページャに十分
な情報操作の可能性を与えるのに十分である。

【００５５】５１２オクテットの容量は、メモリ領域７
におけるオクテット０〜５１１のアドレッシングを可能
とするために９ビットを必要とする。このことは、この
メモリ領域の各書き込み又は読み出し操作に関して、バ
ス５ｅ〜５ｋの転送容量が一時には８ビットに制限され
るため、各々８ビットのデータ転送を２回必要とするこ
とを意味する。ＲＯＭ２７に格納されたプログラムは、
そのような８ビットで２回の転送をするようになされて
おり、本実施例においては、その内の９ビットのみ使用
される。事実、ＲＯＭ２７に格納されるプログラムを実
質的に変更することなく、メモリ領域７の容量を６５キ
ロオクテットの最大値まで容易に増大可能である。この
値は、ユーザにとって十分な程度である値を既に構成し
ていると思われる４キロオクテットの容量を大きく越え
る値である。このようなメモリ容量の拡張によって、ペ
ージャは、ユーザによるより多くの制御機能を実行する
可能性と、さらに、受信メッセージ情報のより大きな格
納容量と、を与えられるであろう。

【００５６】メモリ領域７は、アドレスセグメント７
ａ，７ｂ及び７ｃを具備する（図５）。その内のセグメ
ント７ａ及び７ｂは、アドレス０〜４８９を具備し、復
号器４から受信されるメッセージ情報の格納用に利用可
能であり、また、セグメント７ｃは、アドレス４９０〜
５１１を具備し、知的メモリ５の内部変数を収容する。

【００５７】アドレスセグメント７ａは、アドレス０〜
３００を具備し、復号器４から来るメッセージ情報を格
納するための循環バッファとしてデータ処理ユニット６
により使用され、そうして、循環バッファに割り当てら
れたメモリロケーションは、最初、受信メッセージ情報
で順次満たされる。循環バッファの各利用可能なアドレ
スにメッセージ情報を格納したのに続いて、最新のメッ
セージ情報が知的メモリ５によって受信された瞬間に、
最も古いメッセージ情報が転送される。デフォルトアド
レスによって、アドレス３０１〜４８９を占めるセグメ
ント７ｂは、ユーザが転送されるのを望まない、循環バ
ッファから来るメッセージ情報を格納する保護セクショ
ンとして使用される。

【００５８】アドレスセグメントｃは、メモリ領域７に
おいて見い出されるデータを操作すべくデータ処理ユニ
ット６によって使用される次のアドレスを具備する。アドレス 機能 ５１０ このメモリロケーションは、保護セグメント７ｂにおける最後 の保護メッセージの終わりのアドレスを収容する。 ５０８ 循環バッファ７ａの開始アドレス、すなわちトップ・オブ・Ｒ ＡＭ（ＴＯＲ）。 このメモリロケーションに格納される値を変えることによって 、循環バッファ７ａの容量を変化させることが可能となる。 ５０３ このレジスタは、解釈処理なく復号器４から知的メモリ５へデ ータが転送される、秒当たりオクテット数を設定するデータ値 を収容する。 ５００ 命令「ＰＦＩＮ・リード・ディクリメント」（後に説明される 。）をデータ処理ユニット６が実行していたときに読み出され た最後のオクテットのアドレスを収容する。 ４９９ このアドレスに格納されるデータは、どの新しく受信されるメ ッセージ情報が先行する２つと比較されるかを決定するために 使用される。このアドレスは、データ０１Ｈｅｘ（ヘキサ）で 初期化され、比較を最新の２つのメッセージを用いてしようと するとき、値０３Ｈｅｘに変えられる。

【００５９】加えて、メモリ領域７に格納可能な次の符
号は、データ処理ユニット６によって特別な値を持つも
のと解釈される。符号 意味 08Hex 保護ゾーン７ｂの開始及び終了 04Hex,84Hex 新しく受信されるメッセージのためのヘッダ 05Hex,85Hex 循環バッファ７ａから消去されるべきメッセージのためのヘッ ダ 06Hex,86Hex ページングデバイス１のユーザによって処理されたメッセージ のためのヘッダ 02Hex,82Hex 循環バッファ７ａから保護ゾーン８ｂへ転送された保護メッセ ージのためのヘッダ

【００６０】次に、データ処理ユニット６の動作と、い
ろいろな命令信号がマイクロコンピュータ８によって受
信されるときに、知的メモリ５によって連続して実行さ
れる機能と、について説明する。前述のように、マイク
ロコンピュータ８は、出力８．９にハイレベル論理信号
を設定することによって、命令信号を送信することを望
んでいることを知的メモリ５に指示可能である。出力
５．１０がハイ論理レベルにあるとき、出力８．１〜
８．４に設定される命令信号は、出力８．１１にロウか
らハイへの論理遷移が発生した時点で、知的メモリ５に
よって読み取られる。これらの条件下では、次の機能を
知的メモリ５が実行可能である。ここで、各機能符号
は、それぞれ出力８．１〜８．４の論理状態を表してい
る。符号 機能 ００００ メモリ記憶領域７のハードウェアがリセットされる。この機能 は、ページャデバイス１のターンオンで知的メモリ５に送信さ れる。循環バッファのサイズは、デフォルトにより３００バイ トに設定される。チップのリセット状態は、少なくとも２クロ ック期間の間保持されねばならない。 ０１００ 循環バッファ７ａを調節することなく、ＲＡＭ７の全内容を「 ．」又は他の均一な文字で複写する。ＲＡＭを上述のように初 期化するが、循環バッファ７ａのサイズはリセットされない。 これは、ＴＯＲを置換することにより３００オクテット以外の バッファサイズが選択された場合に都合がよい。 １０００ 知的メモリ５は、出力５．５〜５．８を状態フラグとして使用 し、復号器４から受信されたメッセージ情報についてマイクロ コンピュータ８に報知する。出力５．５〜５．８は、次の意味 を持つ。 ５．５ メッセージ１の繰り返し ５．６ メッセージ２の繰り返し ５．７ 新しいメッセージ ５．８ エラー ０００１ 書き込みスタックポインタ（ＰＴＡ）。ＰＴＡを収容するＲＡ Ｍアドレスは、各々４ビットの３つのパケットにおいてＲＡＭ ７に送信された新データを用いて複写される。ＰＴＡの実際の 値の変化は、４ビットの全パケットが正確に入った場合のみ発 生する。 １００１ 読み取りスタックポインタ（ＰＴＡ）。ＰＴＡの格納値は、各 々４ビットの３つの連続的なパケットにおいてデータ処理ユニ ット６により読み取られる。

【００６１】次の機能は、メモリ領域７から読み取りま
たそこへ書き込むための働きをする。メッセージ情報が
格納されるべき又は読み取られるべきメモリ領域７の実
際のアドレスは、最初、ＰＴＡレジスタに設定されねば
ならない。マイクロコンピュータ８の出力８．９がハイ
論理レベルにあるとき、入力５．５〜５．８に存在する
データは、命令信号として処理される。その結果、出力
８．９の論理レベルが再びロウとなるときに、メッセー
ジ情報を知的メモリ５に転送したり又はそこから転送す
ることができる。

【００６２】オクテット全体（各々４ビットの２つのパ
ケット）が完全に転送し終わったとき、ポインタＰＴＡ
の位置は不変である。それ故、ＰＴＡの位置を変える必
要なく、ＲＡＭ７内の既に読み取られたオクテットを複
写することが可能である。ＰＴＡがインクリメント又は
デクリメントされかつそれがポイントするＲＡＭ７のア
ドレスが変化するのは、出力８．１１のロウからハイへ
の論理レベル遷移の前縁に従って、上位４データビット
である、４ビットの最初のパケットが転送されるときの
みである。符号 機能 １０１０ 読み取り後のＲＡＭインクリメント。ＰＴＡがポイントしてい るアドレスの内容が読み取られ、次いで該ＰＴＡが自動的にイ ンクリメントされる。 １０１１ 読み取り後のＲＡＭデクリメント。ＰＴＡがポイントしている アドレスの内容が読み取られ、次いで該ＰＴＡが自動的にデク リメントされる。 ００１０ 書き込み後のＲＡＭインクリメント。データが、知的メモリ５ に転送され、次いで、ＰＴＡが自動インクリメントでポイント しているアドレスに書き込まれる。 ００１１ 書き込み後のＲＡＭデクリメント。データが、知的メモリ５に 転送され、次いで、ＰＴＡが自動デクリメントでポイントして いるアドレスに書き込まれる。 １１００ 読み取り後のＰＦＩＮデクリメント。ＰＦＩＮは、ＲＡＭ７の 循環バッファの終わりを示すスタックポインタである。命令１ １００は、ＰＦＩＮのアドレスを有するメモリの内容が読み取 られるよう誘発する。各オクテットが読み取られた後、各オク テットが１回しか読まれないように、ＰＦＩＮは自動的にデク リメントされる。ＰＦＩＮがヘッダ０４Ｈ又は８４Ｈで示され るような、メッセージ情報の最終オクテットに達したならば、 出力５．１２の論理レベルがハイとなり、４ビットの下位パケ ットの読み取り時、状態語にエラーが表示される。それ故、メ モリセグメント７ａに格納された全メッセージ情報を循環バッ ファの終わりまで読み取ることが可能となる。ＰＦＩＮは、Ｔ ＯＲの値で初期化される。

【００６３】次の機能は、メッセージを具備するメッセ
ージ情報の個々の各オクテットよりむしろ単一の完全な
メッセージに関係する。各メッセージを互いに分離する
ために、各メッセージの終わり及び次のメッセージの始
め（ヘッダ）にデータパケットを用いて符号０４Ｈ又は
８４Ｈが書かれる。ＰＴＡは、次の命令が実行可能なよ
うに、データ処理ユニット６によって操作されるべきメ
ッセージのヘッダのアドレスを収容する。ＰＴＡがこの
アドレスを含んでいないならば、出力５．１２における
論理ハイレベルによって割り込み信号が与えられ、状態
語にエラーが含まれる。符号 機能 ０１０１ 変更ヘッダ。メッセージは、メッセージの始めのオクテットを ０６Ｈ又は８６Ｈに変更することによって、処理されたメッセ ージとしてマークされる。これにより都合よく、古いメッセー ジ情報と新しく受信されたメッセージ情報との間のコンフリク トを避けることができる。 ０１１０ メッセージ保護。メッセージをアドレスセグメント７ｂの保護 領域に複写することにより、書き込み誤りからメッセージを保 護することができる。循環バッファのメッセージヘッダが、最 初に０５Ｈ又は８５Ｈに変更され、次いでオクテットごとに保 護領域に複写される。この後、循環バッファ７ａからメッセー ジが自動的に削除される（新しい符号は何も必要ない）。 ０１１１ メッセージ削除。循環バッファ又は保護ゾーンからメッセージ を削除できる。まず、メッセージは、ヘッダを０５Ｈ又は８５ Ｈに変更することによって、削除に関してマークされる。次い で、繰り返してメッセージを格納するのを防ぐべく、このメッ セージがページャ１によって受信される新メッセージと比較さ れる必要があるかについてチェックされる。メッセージが削除 可能な場合、そのメッセージの全オクテットが消去される。す ぐには削除が不可能ならば、メッセージはマークされたままで あり、可能なときに消去される（しかしながら、これは更なる 削除コマンドを必要とする）。

【００６４】

【発明の効果】以上の説明からわかるように、本発明に
係る知的メモリ５は、復号器４からメッセージ情報をリ
アルタイムで受信するようにされており、そうして、受
信されるメッセージを先に受信したメッセージと比較
し、選択されたメッセージをメモリ領域に格納するもの
である。また、本知的メモリ５は、格納されたメッセー
ジ情報を複写し、削除し、移動し及びその他の操作をす
るようになされており、さらに、マイクロコンピュータ
８と通信し、データを交換するようになされており、メ
ッセージ情報の受信、記憶及び操作に結合した制限のい
くつかから、マイクロコンピュータ８を開放するように
作用する。

【図面の簡単な説明】

【図１】本発明に係るページャの実施例の略図である。

【図２】（Ａ）及び（Ｂ）は、図１のページャのための
メッセージ情報の伝送用に使用可能なＰＯＧＳＡＧ符号
化体系を示す図である。

【図３】本発明に係るページャのより詳細な略図であ
る。

【図４】図１のページャにおいて使用されるメモリ装置
の略図である。

【図５】図４のメモリ装置において使用される読み出し
書き込みメモリ（ＲＡＭ）を示す略図である。

【符号の説明】

１…ページャ ２…アンテナ ３…受信器 ４…復号器 ５…知的メモリデバイス ６…データ処理ユニット ７…メモリ領域 ８…マイクロコンピュータ ９…ディスプレイインタフェース １０…マイクロプロセッサ １１…ＲＡＭ領域 １２…ＲＯＭ領域 １３…ディスプレイ １４…入力制御回路 １５…電子時計装置のモータ １６…可搬型電源 １７…可搬型電源 ２６…警告デバイス

Claims (14)

【特許請求の範囲】
1. 【請求項１】 コール信号情報と、１又はいくつかのメ
   ッセージを備えるメッセージ情報と、を含む符号化され
   た無線放送メッセージ信号を受信するためのページャで
   あって、該ページャは、 前記符号化された信号を受信しかつ復調する受信器と、 前記メッセージ情報を格納するためのメモリ装置と、 前記符号化されたメッセージ信号を復号し、前記メッセ
   ージ情報を前記メモリ装置に選択的に供給する復号器
   と、 制御信号を前記メモリ装置に供給し、かつ、そこから格
   納されたメッセージ情報を受信するための機能制御手段
   と、を具備し、 前記メモリ装置は、前記復号器からの前記メッセージ情
   報の受信を制御するための内部処理手段を具備する、ペ
   ージャ。
2. 【請求項２】 前記内部処理手段は、前記機能制御手段
   から来る制御信号から独立して、直接前記復号器からの
   前記メッセージ情報の受信を制御するようにされてい
   る、請求項１に記載のページャ。
3. 【請求項３】 前記内部処理手段は、また、前記メモリ
   装置に格納された前記メッセージ情報を操作するように
   されている、請求項１又は請求項２に記載のページャ。
4. 【請求項４】 前記メモリ装置は、該復号器から来る前
   記メッセージ情報が格納される循環バッファを形成する
   メモリロケーションを具備する、請求項１に記載のペー
   ジャ。
5. 【請求項５】 前記循環バッファ内のメモリロケーショ
   ンの数は調節可能である、請求項４に記載のページャ。
6. 【請求項６】 前記内部処理手段は、また、前記復号器
   から来て前記メモリ装置によって受信されるメッセージ
   と、以前に格納されたメッセージと、を比較するように
   されている、請求項１に記載のページャ。
7. 【請求項７】 前記復号器から受信されるメッセージの
   各々は、それが１又はいくつかの以前に格納されたメッ
   セージと異なるときのみ、該メモリ装置に格納される、
   請求項６に記載のページャ。
8. 【請求項８】 前記メモリ装置は、前記復号器から続い
   て受信されるメッセージ情報による非認可の置換から保
   護されるように、格納されるメモリ情報の保護のため
   の、メモリロケーションについての保護ゾーンを具備
   し、前記内部処理手段は、さらに、所望の格納されたメ
   ッセージ情報を、前記メモリ装置の前記保護ゾーンに書
   き込むようにされている、請求項１に記載のページャ。
9. 【請求項９】 前記内部処理手段は、さらに、前記メモ
   リ装置に格納されたメッセージ情報を削除するようにさ
   れている、請求項８に記載のページャ。
10. 【請求項１０】 前記内部処理手段は、さらに、前記保
    護ゾーン又は前記循環バッファのいずれかに含まれるメ
    ッセージ情報を削除するようにされている、請求項４又
    は請求項９に記載のページャ。
11. 【請求項１１】 前記メモリ装置は、前記機能制御手段
    から前記制御信号を受信し、そこへメッセージ情報を供
    給するようにされており、かつ、前記機能制御手段は、
    かかる実施のために、並行入力／出力を具備する、請求
    項１に記載のページャ。
12. 【請求項１２】 前記並行入力／出力は、一時に４つの
    データビットを転送するようにされている、請求項１１
    に記載のページャ。
13. 【請求項１３】 動作を制御するための、ユーザによる
    起動用に適合せしめらた少なくとも１つの入力と、該ペ
    ージャに収容された時計と、をさらに具備し、前記ユー
    ザにより起動可能な入力は、また、前記時計の動作を制
    御するようにされている、請求項１に記載のページャ。
14. 【請求項１４】 腕時計の形を装う、請求項１３に記載
    のページャ。