EP0571848B1 - Récepteur d'appel local - Google Patents

Récepteur d'appel local Download PDF

Info

Publication number
EP0571848B1
EP0571848B1 EP93107925A EP93107925A EP0571848B1 EP 0571848 B1 EP0571848 B1 EP 0571848B1 EP 93107925 A EP93107925 A EP 93107925A EP 93107925 A EP93107925 A EP 93107925A EP 0571848 B1 EP0571848 B1 EP 0571848B1
Authority
EP
European Patent Office
Prior art keywords
memory
pager
message
message information
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP93107925A
Other languages
German (de)
English (en)
Other versions
EP0571848A1 (fr
Inventor
Bruno De Luigi
Ulrich Maas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ETA SA Manufacture Horlogere Suisse
Ebauchesfabrik ETA AG
Original Assignee
Ebauchesfabrik ETA AG
Eta SA Fabriques dEbauches
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebauchesfabrik ETA AG, Eta SA Fabriques dEbauches filed Critical Ebauchesfabrik ETA AG
Publication of EP0571848A1 publication Critical patent/EP0571848A1/fr
Application granted granted Critical
Publication of EP0571848B1 publication Critical patent/EP0571848B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B3/00—Audible signalling systems; Audible personal calling systems
    • G08B3/10—Audible signalling systems; Audible personal calling systems using electric transmission; using electromagnetic transmission
    • G08B3/1008—Personal calling arrangements or devices, i.e. paging systems
    • G08B3/1016—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B3/1025—Paging receivers with audible signalling details
    • G08B3/105—Paging receivers with audible signalling details with call or message storage means
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/222—Personal calling arrangements or devices, i.e. paging systems
    • G08B5/223—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B5/224—Paging receivers with visible signalling details
    • G08B5/227—Paging receivers with visible signalling details with call or message storage means

Definitions

  • the present invention relates to call systems local and, more particularly, the memorization and manipulation of message information received by a local pager.
  • pager such local pagers because this term is now very widely accepted and used in French-speaking countries, both by specialists and by the general public who is the user.
  • the present invention can be used in portable pagers capable of receiving signals from high frequency message, the invention being described below in relation to this example application to which however, it is not limited.
  • Telecommunication systems in general, and local calling systems in particular, using broadcast message signals are currently widely used to ensure the appeal of pagers in a purpose of selectively sending them information to from a central station.
  • This information is transmitted using coding schemes and formats specific messages, such as those known as POCSAG or GOLAY.
  • POGSAG scheme we may refer in particular to CCIR recommendation 584-1, Dubrovnik, 1986.
  • local calling systems and pager receivers present include microprocessors or even microcomputers allowing them to react to information containing a wide variety of coded message signals broadcast.
  • the already known pagers are capable of receiving these signals, demodulating them, extract the dedicated call signaling information and the actual message information, to memorize this information and finally to display certain elements chosen from the message transmitted.
  • the prior art pagers allow also the user to have possibilities special functions such as recall subsequent messages already received and display of the number received messages or current time.
  • microcomputers used in known pagers are designed to control the operation of the receiver so that it can receive the message signals broadcast, and to perform decoding functions coded message signals, signal storage given messages, display control and manipulation of stored message signals, so that the various functional possibilities to order can be implemented.
  • One of the important requirements for a pager consists in that it must process the information received in real time, otherwise there is a risk of information loss, for example due to the fact that the decoding speed is too weak compared to that at which information is received. Therefore, operations carried out by the microcomputer relating to the reception, decoding, storage and manipulation of the encoded message information received must be fast enough for the results to be achieved useful for controlling the device without there being risk of information loss. We must therefore use particularly efficient microcomputers operating at high speed.
  • the clock frequency required to reach high real-time operating speeds can be 500 kHz, for example. These high clock frequencies increase supply voltage and energy consumed from the pager, while making it more expensive. Gold, the battery needed to power the microcomputers extensively determines the cost, dimensions and weight of pagers.
  • the object of the invention is to provide a pager which mitigates or even eliminates the disadvantages of pagers prior art.
  • the subject of the invention is therefore a pager intended for receive broadcast message signals, including call signaling information and message information, said message information comprising one or more messages, said pager comprising a receiver for receiving and demodulating coded message signals, a memory device, to store said message information, a decoder for decoding said coded message signals and for selectively providing said audit message information memory device, function control means capable of providing audit control signals memory device and receive information from it message stored therein, said pager being characterized in that said memory device comprises means processing interns to control receipt of message information from said decoder.
  • So selected message information provided by the decoder can be memorized by the memory device without the need to have the command of a microcomputer or a external microprocessor compared to this device memory, the latter thus becoming, in a way, "clever".
  • the message information selected can be stored directly and in time real in the "smart" memory device which allows the microcomputer or the external microprocessor with respect to the means of memorization, to accomplish other pager functions, without the frequencies clock speed or processing speed is as high than in known pagers.
  • the pager can also be adapted to ensure the manipulation of the message information stored in the memory device, so that deleting, copy and offset of the information thus memorized, can be performed inside the device memory, thereby removing the constraints imposed by these operations to the function control means, otherwise said to the pager's microcomputer.
  • the pager can also be made capable of compare the message information received by the device memory with previously stored information. In this way, it suffices to memorize only message information that differs from information from previously stored message, which reduces capacity memorization required.
  • FIG. 1 a simplified diagram of a pager 1 is shown constructed, by way of example, according to the present invention.
  • This pager 1 comprises an antenna 2 to which is connected a receiver 3 intended to receive the message signals coded broadcast by one central station or another source from which we wish to call pager user 1.
  • Coded message signals disseminated may include, on the one hand, information selective call signaling to identify a pager particular among several or a large number of pagers in accordance with Figure 1 and, on the other hand, information specific message, signals can be coded in POGSAG format or any other coding format appropriate.
  • the coded message signals transmitted received on antenna 2 are demodulated by receiver 3 and a packet of serial binary data representing these signals of coded message is supplied to an output 3a of the receiver 3.
  • Pager 1 also includes a connected decoder 4 at the output 3a of the receiver 3 by its input 4a.
  • the decoder 4 comprises a memory area 4d intended for the storing predetermined address information at which will respond to pager 1 considered.
  • the decoder 4 is suitable for making a comparison between the signals of coded messages received at entry 4a and information predetermined address stored in the memory area 4d. If the selective call signaling information corresponds to one of the stored addresses, the decoder provides the actual message information associated coded message signals, at output 4c of the decoder.
  • Pager 1 also includes a device for smart memory 5 connected to the decoder output 4c 4 by its input 5a.
  • This device 5 includes a unit 6 data processing and a memory area 7 and it is suitable for receiving coded message signals on its input 5a and to memorize these message signals in the memory area 7.
  • the data processing unit 6 is suitable for controlling the manner in which these message signals are stored in the memory area 7 and extracted therefrom; she can also accomplish manipulations on message signals, addresses, pointers and other internal variables. The detailed operation of the memory device intelligent 5 will be described later.
  • Pager 1 also includes a microcomputer 8 connected to output 5c of smart memory 5 by its entry 8a.
  • the microcomputer 8 comprises, in a way known per se, a display interface 9, a microprocessor 10, a memory 11 with random access (RAM) and a read only memory (ROM) area 12.
  • the interface display is designed to display information from message chosen by ordering a display 13 by through an input 13a and it includes a serial driver and serial drivers multiplexed for a crystal display cell liquids. This is adapted to display message information stored in the memory area 7 of smart memory 5 and it can also be suitable for displaying the time or other information.
  • the ROM zone 12 contains, by construction, instructions for controlling the operation of the microprocessor 10, for example a program for the display of signs corresponding to the information of message stored in memory area 7, for control the microcomputer input / output functions 8, to provide control signals for smart memory 5 and decoder 4, and to control the microcomputer time base 8.
  • the RAM area 11 is used for temporary storage data in the microcomputer 8 and ensures, among other functions, a data buffer for message information provided by memory smart 5 and to be displayed.
  • Pager 1 also includes a circuit 14 of inputs command to apply data via output 14a at an input 8b of the microcomputer 8, this data representing input information provided by the user.
  • User inputs 14b, c, d and e are connected to the control input circuit 14, these inputs can be in the form of push buttons, rotary knobs or other command allowing the user to order certain pager functions 1.
  • the circuit 14 of control inputs can also be adapted to order other devices associated with pager 1. For example, a room clock can be combined with pager 1 and inputs 14b, c, d and e can be used to provide certain commands for such associated devices.
  • control input circuit 14 can directly control certain room functions timepieces associated with pager 1, such as that to supply the current to energize the motor 15 of a electronic watch movement. It should be noted that the pager combined with a timepiece can be present in the form of a wristwatch.
  • a portable power supply 16 such as a battery is also provided in pager 1 to provide by via output 16a, energy at the input 3b of receiver 3, at input 4b of decoder 4, at input 5b from smart memory 5 and at input 8c from the microcomputer 8.
  • Another portable power supply 17 provided an outlet 17a is provided to supply energy to the control input circuit 14 through input 14f.
  • the arrangement just described provides energy from separate sources respectively at pager and its associated devices, such as a coin of clockwork, so that if, for example, the stack of the pager is running out, the timepiece can continue to operate. However, we understand that the pager and its associated devices can just as well be powered by a single source of energy.
  • FIG. 2A and 2B An example of message information and schema pager coding used to broadcast signals from messages such as those used by pager 1, are shown in Figures 2A and 2B.
  • the POGSAG system uses a digital coding format (Figure 2A) composed of groups of code words 20, each composed of a synchronization word 21 and a group 22 of eight frames of two code words each, these groups of code words being transmitted in serial format at regular intervals.
  • Each group 22 of eight frames is transmitted in succession of a synchronization word 21, the eight distinct frames which may contain either address information or message information.
  • Figure 2B shows that each frame has an address code word, 23.1 to 23.8 respectively, and a message code word, 24.1 to 24.8 respectively.
  • each pager of a group composed of pagers conforming to the one represented in figure 1 must operate on one of the eight address code words so that each of these words represent signaling information to using which each pager in the group is respectively identified.
  • pager 1 essentially comprises an antenna (not shown in Figure 3), the receiver 3, decoder 4, smart memory 5 and the microcomputer 8.
  • the circuit 14 of control inputs for controlling an associated timepiece 15 the pager is also shown in Figure 3.
  • the receiver 3 is connected by its terminal 3.1 to a 16.1 positive power supply conductor in portable energy 16 (not shown in FIG. 3), its terminal 3.2 being connected to a supply conductor negative 16.2 of the power supply 16.
  • broadcast coded message signals are received and demodulated by receiver 3 and the antenna which one is connected, so that packets binary data such as those shown on the Figure 2A, are generated at the output 3.3 of the receiver 3 and transmitted to the input 4.1 of the decoder 4.
  • the receiver 3 has in its internal circuit a mounting (not shown in the figures and known per se) of monitoring the voltage of the power source 16, this assembly providing an indication signal of exhaustion of this source on the output 3.4 of the receiver 3.
  • the output 3.4 transmits, if necessary, the indication signal exhaustion at the other circuits of pager 1, so that a user-readable display can be assured on display 13.
  • Decoder 4 is connected to the conductor positive supply 16.1 via its terminal 4.4 and at negative supply conductor 16.2 via its terminal 4.5.
  • a 4d voltage stabilizing capacitor is connected between terminals 4.4 and 4.5.
  • the decoder can be of the PCA 5001 type manufactured by Philips and its purpose is task of separating call signaling information selective message information proper in coded message signals, and compare information signage with address information preset stored in the decoder and specific to the pager considered.
  • any code word message following the address code considered until following address codeword is transmitted as serial data, from output 4.6 to input 5.1 of the smart memory 5
  • the output 4.7 of decoder 4 provides a signal data transfer to allow reading by the smart memory 5 of the data on the output 4.6, this signal can take a high level or a low level at entry 5.2 of memory 5.
  • Information message provided at exit 4.6 is introduced in the memory area 7 of smart memory 5, when complete data byte has been transferred from the receiver 3 at decoder 4.
  • a resonator circuit 25 is connected to the decoder 4 via entries 4.8 and 4.9 of the latter. It essentially includes a 25a quartz resonator connected in parallel to a damping resistor 25b and entries 4.8 and 4.9.
  • the power conductor positive 16.1 is connected to one of the terminals of the 25a quartz resonator via a resonance capacitor 25c.
  • the resonator circuit 25 cooperates with the internal circuit of the decoder 4 to form an oscillator circuit that provides a waveform 32 kHz periodic, for example at decoder 4 for determine the transmission rate of the message from receiver 3 to decoder 4. Of course, other clock frequencies can be used in depending on the transmission rate of the signals message.
  • the resonator circuit 25 is also used to supply a clock signal to the microcomputer 8 and to smart memory 5. This clock signal is supplied to microcomputer 8 via output 4.10 of decoder 4.
  • the values of resistance 25b and of capacitor 25c can be 4.7 M ⁇ and 10 pF.
  • the decoder 4 includes a reprogrammable memory electrically erasable type EEPROM (not shown) in which the system parameters of the decoder 4. Control signals can be sent from microcomputer 8 to inputs 4.11, 4.12 and 4.13 to control the functions of the decoder 4.
  • One of the functions of decoder 4 which can be controlled, is the bit transmission rate between decoder 4 and the smart memory 5, this rate can also be high than 5000 bits / sec. In this case, information from message is memorized by the circular buffer located in smart memory 5 without suffering any other processing (such as comparing the last two messages that have just been memorized).
  • Smart memory 5 input 5.3 is connected to the positive supply conductor 16.1, while input 5.13 is connected to the driver negative supply 16.2.
  • the time base for the smart memory 5 is determined by the signal clock provided by output 8.8 of microcomputer 8 to entry 5.4.
  • the intelligent memory 5 has four terminals 5.5, 5.6, 5.7 and 5.8 connected respectively to the terminals 8.1, 8.2, 8.3 and 8.4 of the microcomputer 8, which ensures a simple parallel connection with this last allowing the sending of control signals from the microcomputer 8 to smart memory 5 and sending back message information stored in memory area 7 from smart memory 5 to the microcomputer 8 so that this message information can be displayed.
  • terminals 5.5 to 5.8 can also control smart memory 5 to provide microcomputer status information 8 relating to the receipt of message information by memory 5.
  • Other control signals can control this to manipulate message information there is memorized, as it will appear later.
  • a data transfer input 5.11 from memory 5 is also provided for the simultaneous transfer of data to terminals 5.5 to 5.8.
  • An entry 5.9 determines whether entries 5.5 to 5.8 carry data or enter signals control in smart memory 5. When a signal high level is present at input 5.9, the signals on entries 5.5 to 5.8 are interpreted as control signals from the microcomputer 8, while if a low level signal is present, the signals are interpreted as data.
  • a 5.10 terminal of smart memory 5 allows to indicate to the microcomputer 8 that it is ready to use it receive control signals.
  • a level signal logic high on terminal 5.10 is interpreted by the microcomputer 8 as indicating that memory 5 is ready for a new communication with the microcomputer 8, while a low level logic signal is interpreted to mean that memory 5 is still in the process of performing a manipulation on data or other operation, either to transfer data to the microcomputer 8.
  • An output terminal 5.12 of memory 5 is used to provide an interrupt signal to the microcomputer 8 to indicate its functional state in response to message information received or to signals from ordered.
  • a high logic level signal is sent to the microcomputer 8, if for example information from fresh or repeated message is received, or if a function unknown, prohibited or impracticable is requested by the microcomputer.
  • This interrupt signal can thus be used to indicate to the microcomputer 8 that a new operation is required, such as for example, the announcement of the arrival of fresh message information or sending a new command to the smart memory 5.
  • a low level signal indicates that no action news is not requested by the microcomputer 8.
  • This microcomputer 8 can be of any known type properly programmed. It is connected to the conductor positive supply 16.1 through its input 8.5 and at negative supply conductor through its input 8.6. A input 8.7 receives the clock pulse train from the output 4.10 from decoder 4. An output terminal 8.8 provides a clock signal at input 5.4 of the memory smart 5.
  • the microcomputer 8 also includes the terminals 8.9 and 8.11 to provide control signals and data transfer described above respectively to the entries 5.9 and 5.11 of the memory smart 5, while input terminals 8.10 and 8.12 are provided to receive respectively, acceptance and abort signals described above smart memory 5.
  • a liquid crystal display 13 is connected to the microcomputer 8. It includes numbered segments of 00 to 47 which are connected to the driver display (not shown in Figure 3) of the microcomputer 8 by a bus 13a so that each segment can be individually ordered and desired message information can be displayed by posting 13. Specialists will understand that various voltage values are required for the driver to control the various segments of display 13.
  • the input terminals 8.13 to 8.16 are connected to the positive supply conductor 16.1 by through capacitors 8d to 8g to provide these various tensions. Capacitors 8d to 8g can have values of 220, 100, 100 and 100 nF respectively.
  • the microcomputer 8 also includes output terminals 8.17, 8.18 and 8.19 to provide, in a manner known per se, control and time base signals on the display 13 from the attack circuit.
  • Input terminals 8.20, 8.21 and 8.22 are provided to stabilize and smooth internal tension levels to the microcomputer 8.
  • One of the terminals of a capacitor 8h is connected to input 8.20, while one of the terminals of another capacitor 8i is connected to the input 8.21.
  • the other terminals of capacitors 8h and 8i are connected together at terminal 8.22.
  • the microcomputer 8 is also provided with inputs 8.23 to 8.26 of user control, each of which is connected to the positive supply conductor 16.1 via switches 8j, 8k, 8l and 8m can be operated by the user.
  • a high logic level signal is applied to user control inputs, for example when he wishes to turn on or off the pager 1, make it silent, protect the message displayed by display 13 or delete a displayed message, such as it will be explained later.
  • various other user-controlled functions can be this way and that a separate entrance is not not necessary for each of these functions as well planned; for example, one or more switches or pushbuttons can be activated in a sequence particular to indicate to the microcomputer 8 that a certain function must be performed.
  • Circuit 14 for control and room inputs timepiece is connected to driver 17.1 portable power supply positive 17 (no represented in figure 3) by terminal 14.1 and at negative power supply 17.2 17 via terminal 14.2.
  • the circuit 14 also includes inputs 14.3, 14.4 and 14.5 which are used to constitute entries additional users to allow the performance by pager 1 of certain functions to user control, and also control of the operation of timepiece 14 which is controlled by circuit 14.
  • a particular sequence of signals applied to inputs 14.3, 14.4 and 14.5, or signals initially sent to other inputs, may be used to determine if entries 14.3, 14.4 and 14.5 control the operation of the pager or the coin timepieces 15.
  • the inputs 14.3, 14.4 and 14.5 are respectively connected to one of the terminals of the switches 14b, 14c and 14d, their other terminals being connected together at input 14.1. Switches can be made in any form usable by the user.
  • Another 14th switch is connected between the positive supply conductor 17.1 and a input 8.27 of the microcomputer 8 in order to indicate to it whether it is the pager or the timepiece that is ordered.
  • Circuit 14 also has two outputs 14.6 and 14.8, connected respectively to one of the terminals of two coils 15a and 15b of timepiece 15. The others terminals of these coils are connected to a connection return ses 14.7. Specialists will understand that in the example chosen here, the coils 15a and 15b belong to a one-piece bidirectional motor analog quartz watchmaking, otherwise well known, but that a timepiece of any other type can be provided, including a timepiece digital, in which case, of course, a watch engine is not necessary. Various other entries can be provided for circuit 14 to order any other function of the timepiece.
  • Two other outputs 14.9 and 14.10 of circuit 14 are connected respectively to inputs 8.28 and 8.29 in order to provide the microcomputer 8 with data representing the signals applied to inputs 14.3, 14.4 and 14.5.
  • a 14.9 quartz resonator is connected to input 14.11 and to the output 14.12 of circuit 14 in order to constitute a base of time for this one.
  • Pager 1 also includes an alarm 26 coupled to microcomputer 8 so that a new message information received by the decoder 4 can be announced.
  • An electric sound transducer 26a or "buzzer" is connected by one of its terminals to collector of a switching transistor 26b and by its other terminal to the positive supply conductor 16.1.
  • the collector of transistor 26b is also connected to the microcomputer 8 output 8.31 via of a bias resistor 26c which may have a 18 k ⁇ value. Normally this output is kept at a high logical level.
  • the emitter of transistor 26b is connected to negative supply conductor 16.2 and to terminal 8.6 of the microcomputer 8.
  • the base of the transistor 26b is connected to output 8.30 of it.
  • a self 26d with a value of 45 mH, for example is connected in parallel to buzzer 26a.
  • a 26th capacitor of voltage stabilization with a value of 4.7 ⁇ F, is connected between positive power leads 16.1 and negative 16.2. In normal operation, the output 8.30 is kept low and transistor 26b is non-conductive.
  • Figure 4 shows a simplified memory diagram smart 5 which basically includes unit 6 of data processing, memory area 7, ROM 27, register stack 28, microprocessor interface 29 and the decoder interface 30. Terminals 5.5 to 5.12, already described, are connected to the microprocessor interface 29, while terminals 5.1 and 5.2, also already described, are connected to the decoder interface 30.
  • the input providing the 32 kHz clock signal to the smart memory 5 is connected to unit 6 of data processing.
  • the interface of microprocessor 29 includes a test input 5.13, a 5d capacitor which can have a value of 15 nF, being connected between negative supply conductor 16.2 and an entry 5.14 of memory area 7.
  • Smart memory 5 also includes buses 5th and 5k addresses and data connected between various internal elements of memory 5 in order to be able ensure communication and transfer between them data.
  • ROM 27 contains the necessary programs to operate the memory 5.
  • memory area 7 is RAM with a capacity of 512 bytes and intended to memorize the message signals from decoder 4 and the internal system variables, the register stack 28 forming, on the one hand, a memory for memorization temporary data used to manipulate message information stored in the memory area 7, and, on the other hand, the stack pointer and the counter of program.
  • smart memory 5 can advantageously compare this message information received in the two previous messages that the pager has just to receive. If the new message information matches to either of these two most recent messages, the new message is not written to the memory area 7.
  • memory area 7 a capacity of 512 bytes. Such a capacity is sufficient for give pager 1 manipulation possibilities information that makes it comfortable to use.
  • a capacity of 512 bytes requires nine bits to allow addressing of bytes 0 to 511 of the memory 7. This means that for each operation write or read in this memory area, two transfers of eight bits each are necessary because the buses 5e to 5k have eight bit transfer capacity only at a time.
  • the program stored in ROM 27 is suitable for working with such a double transfer to eight bits of which, in the present embodiment, only nine bits are used. In fact, we can therefore, without significantly changing the program contained in the ROM 27, easily increase the capacity of the memory area 7 up to a maximum of 65 kilobytes, which is a value far exceeding the capacity of 4 kilobytes which would already be a value giving great comfort of use. Such an extension of the capacity of memory would give the pager the ability to run more user-controlled functions and also a greater ability to retain message information received.
  • the memory area 7 includes address segments 7a, 7b and 7c ( Figure 5), including segments 7a and 7b include addresses 0 to 489 and are available for storage of message information received from the decoder 4 and whose segment 7c includes the addresses 490 to 511 and contain internal memory variables smart 5.
  • Address segment 7a includes addresses 0 to 300 and it is used by data processing unit 6 as a circular buffer to store information from incoming message from decoder 4 so that the memory location assigned to the circular buffer is first sequentially filled with information from message received. After memorizing information from message to each available address of the circular buffer, oldest message information is transferred at the time the most recent message information is received by smart memory 5.
  • the address segment 7b occupying addresses 301 to 489 east used as a protective section in which is stored message information from buffer circular that the user does not wish to make to transfer.
  • the address segment 7c comprises the following addresses which are used by the data processing unit 6 to handle the data located in the memory area 7: Address Function 510 This memory location contains the address of the end of the last protected message located in the protection segment 7c. 508 Start address of circular buffer 7a or Top-Of-RAM (TOR). By changing the value stored in this memory location, it is possible to change the capacity of the circular buffer 7a. 503 This register contains a data value which determines the speed, in number of bytes per second, at which the data is transferred from the decoder 4 to the intelligent memory 5 without undergoing any processing or interpretation. 500 Contains the address of the last byte read, when the data processing unit 6 was executing the instruction "PFIN read decrement", described below.
  • the intelligent memory 5 is capable of 'indicate to the intelligent memory 5 that it wishes to send a control signal by bringing the output 8.9 to a high level.
  • a control signal present at the outputs 8.1 to 8.4 is read by the intelligent memory 5, when a logical transition from bottom to top occurs at the output 8.11.
  • the following functions can be performed by the intelligent memory 5, each function code representing the logic state of the outputs 8.4 to 8.1 respectively: Coded Function 0000
  • the circuit of the memory area 7 is reset. This function is sent to the smart memory 5 when the pager is started.
  • the size of the circular buffer is set to 300 bytes by default.
  • the reset of the chip must be maintained for at least two clock periods. 0100
  • the total contents of RAM 7 are copied with ".” or with another uniform character without new setting of the circular buffer 7a.
  • the RAM is initialized as above, but without resetting the size of the buffer 7a. This can be advantageous if the buffer size is other than 300 bytes by replacing TOR. 1000
  • the intelligent memory 5 uses the outputs 5.5 to 5.8 as a status indicator in order to inform the microcomputer 8 about the message information received from the decoder 4.
  • the outputs 5.5 to 5.8 have the following meaning: 5.5 Repeat message 1 5.6 Repeating message 2 5.7 New message 5.8 Error 0001 Write stack pointer (PTA) - The address of the RAM containing the PTA is copied with new data sent to RAM 7 in three packets of four bits each. A change in the actual PTA value will only occur if all four bit packets are entered correctly. 1001 Stack pointer (PTA) for reading - The stored value of the PTA is read by the data processing unit 6 in three consecutive packets of four bits each.
  • the following functions are used for reading and writing in memory area 7.
  • the current address of the area memory 7 to which message information should be stored or read, must first be placed in the PTA register. With a high logic level at output 8.9 microcomputer 8, the data present at the inputs 5.5 to 5.8 are treated as control signals. Message information can then be forwarded to intelligent memory 5 or be extracted therefrom, when the logic level at output 8.9 again takes a level low.
  • PFIN has reached the last byte of the message information, as indicated by the header 04 H or 84 H, the logic level of output 5.12 is raised to a high level with an error indicated in the word state, when the least significant four-bit packet is read. It is therefore possible to read all the message information stored in the memory segment 7a until the end of the circular buffer. PFIN is initialized to the TOR value.
  • the following functions relate to a single complete message, instead of separate bytes of message information comprising the message.
  • the 04 H or 84 H code is written with the data packet at the end of each message and at the start of the next message (header).
  • the PTA must contain the address of the header of the message to be handled by the data processing unit 6 so that the following instructions can be executed. If the PTA does not contain this address, an interrupt signal is supplied by a high logic level at output 5.12, an error being found in the status word.
  • Coded Function 0101 Change header - a message is marked as having already been processed, by changing the byte at the start of the message to 06H or 86H. This can advantageously avoid a conflict between old message information and message information just received.
  • 0110 Message protection - a message can be protected against a write fault by copying it to the protected area of address segments 7b.
  • the message header in the circular buffer is first changed to 05 H or 85 H, then copied, byte after byte in the protected area. Then, the message is automatically deleted in the circular buffer 7a (no new code is necessary).
  • 0111 Deleting a message - a message can be deleted from the circular buffer or the protected area. First, a message is marked for deletion by changing the header to 05H or 85H. It is then checked whether this message should be compared with new messages received by pager 1, in order to avoid the memorization of a repeated message. When the message can be deleted, all of its bytes will be deleted. If deletion is not possible immediately, the message remains marked and is deleted as soon as possible (but this requires a new delete command).
  • the memory intelligent 5 is suitable for receive real-time message information from decoder 4, to compare the message received with the messages previously received and to store information from message selected in the memory area.
  • Memory intelligent 5 is also able to copy, delete, move or otherwise manipulate information from memorized message and to communicate and exchange information with the microcomputer 8 in a way such that it is freed from the constraints linked to the reception, storage and manipulation message information.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Peptides Or Proteins (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Radio Relay Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Superheterodyne Receivers (AREA)
  • Orthopedics, Nursing, And Contraception (AREA)
  • Details Of Garments (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Description

La présente invention concerne les systèmes d'appel local et, plus particulièrement, la mémorisation et la manipulation d'information de message reçue par un récepteur d'appel local. Dans la suite de la présente description, on désignera par le mot "pager" de tels récepteurs d'appel local, car ce terme est maintenant très largement admis et utilisé dans les pays francophones, tant par les spécialistes que par le grand public qui en est l'utilisateur.
La présente invention peut être utilisée dans des pagers portables capables de recevoir des signaux de message émis à haute fréquence, l'invention étant décrite ci-après en relation avec cet exemple d'application auquel elle n'est toutefois pas limitée.
Les systèmes de télécommunication en général, et les systèmes d'appel local en particulier, utilisant des signaux de message radiodiffusés sont à l'heure actuelle largement employés pour assurer l'appel de pagers dans un but de leur envoyer sélectivement de l'information à partir d'une station centrale. Cette information est transmise au moyen de schémas de codage et de formats de message déterminés, tels que ceux connus sous le vocable POCSAG ou GOLAY. Pour ce qui concerne le schéma POGSAG, on peut se référer notamment à la recommandation du CCIR 584-1, Dubrovnik, 1986.
Les schémas de codage prédominants de transmission utilisés pour l'appel des pager ont évolués de simples systèmes à base de signaux acoustiques séquentiels vers des formats basés sur des mots-code composés de nombreux bits, et les fonctions offertes à l'utilisateur ont changé de façon concomitante d'un simple signal acoustique d'avertissement à un signal d'avertissement complexe multifonctionnel impliquant la lecture sur un affichage de données numériques ou alphanumériques (voir par example EP-A-232123).
Pour réaliser ces possibilités multifonctionnelles, les systèmes d'appel local et les récepteurs-pagers actuels comportent des microprocesseurs, voire des microordinateurs leur permettant de réagir à de l'information contenant une grande variété de signaux de message codés radiodiffusés. A cet effet, les pagers déjà connus sont capables de recevoir ces signaux, de les démoduler, d' en extraire l'information dédicacée de signalisation d'appel et l'information de message proprement dite, de mémoriser cette information et enfin d'afficher certains éléments choisis du message transmis.
Les pagers de la technique antérieure permettent aussi à l'utilisateur de disposer de possibilités fonctionnelles particulières telles que le rappel ultérieur de messages déjà reçus et l'affichage du nombre de messages reçus ou de l'heure courante.
Les micro-ordinateurs utilisés dans les pagers connus sont conçus pour commander le fonctionnement du récepteur afin que celui-ci puisse recevoir les signaux de message radiodiffusés, et pour accomplir les fonctions de décodage des signaux de message codés, de mémorisation de signaux de message donnés, de commande de l'affichage et de manipulation des signaux de message mémorisés, afin que les diverses possibilités fonctionnelles à commander puissent être mises en oeuvre.
L'une des exigences importantes imposées à un pager consiste en ce qu'il doit traiter l'information reçue en temps réel, sinon il y a risque de perte d'information, par exemple en raison du fait que la vitesse de décodage est trop faible par rapport à celle à laquelle l'information est reçue. Par conséquent, les opérations réalisées par le micro-ordinateur relatives à la réception, le décodage, la mémorisation et la manipulation de l'information de message codée reçue doivent être suffisamment rapides pour que les résultats obtenus soient utiles pour la commande du dispositif sans qu'il y ait risque de perte d'information. On doit donc utiliser des micro-ordinateurs particulièrement performants fonctionnant à une vitesse élevée.
La fréquence d'horloge nécessaire pour atteindre les vitesses de fonctionnement élevées en temps réel peut être de 500 kHz, par exemple. Ces fréquences d'horloge élevées augmentent la tension d'alimentation et l'énergie consommée du pager, tout en le rendant plus coûteux. Or, la pile nécessaire pour l'alimentation des microordinateurs existants détermine dans une large mesure le coût, les dimensions et le poids des pagers.
De plus, de telles fréquences d'horloge élevées et les signaux qu'elles induisent dans les circuits du pager à des fréquences harmoniques de la fréquence d'horloge, perturbent sérieusement la qualité de traitement à laquelle on doit s'attendre dans un bon pager. Par ailleurs, la consommation en énergie élevée et les limites physiques de ces micro-ordinateurs entraínent également une limitation des fonctions pouvant être mises en oeuvre et offertes par les pagers existants.
Il est également courant de répéter deux ou trois fois la diffusion des signaux de message pour garantir que celui des pagers auquel ces signaux sont destinés les reçoit correctement. Les pagers connus comportent ainsi de l'espace mémoire dont les dimensions doivent être compatibles avec une mémorisation non seulement des signaux de message originaux, mais également de leurs répétitions. La capacité de mémoire supplémentaire que nécessitent ces répétitions augmente encore davantage la consommation en énergie et le coût des pagers connus.
Le but de l'invention consiste à fournir un pager qui atténue, voire élimine les inconvénients des pagers de la technique antérieure.
L'invention a donc pour objet un pager destiné à recevoir des signaux de message radiodiffusés, comprenant de l'information de signalisation d'appel et de l'information de message, ladite information de message comprenant un ou plusieurs messages, ledit pager comprenant un récepteur destiné à recevoir et à démoduler les signaux de message codés, un dispositif de mémoire, pour mémoriser ladite information de message, un décodeur destiné à décoder lesdits signaux de message codés et pour fournir sélectivement ladite information de message audit dispositif de mémoire, des moyens de commande de fonctions capables de fournir des signaux de commande audit dispositif de mémoire et d'en recevoir de l'information de message qui y est mémorisée, ledit pager étant caractérisé en ce que ledit dispositif de mémoire comprend des moyens internes de traitement pour commander la réception de l'information de message provenant dudit décodeur.
Ainsi, de l'information de message sélectionnée fournie par le décodeur peut être mémorisée par le dispositif de mémoire sans qu'il soit nécessaire de disposer de la commande d'un micro-ordinateur ou d'un microprocesseur externe par rapport à ce dispositif de mémoire, ce dernier devenant ainsi, en quelque sorte, "intelligent".
Il en résulte que l'information de message sélectionnée peut être mémorisée directement et en temps réel dans le dispositif de mémoire "intelligent" ce qui permet au micro-ordinateur ou au microprocesseur externe par rapport aux moyens de mémorisation, d'accomplir d'autres fonctions du pager, sans que les fréquences d'horloge ou la vitesse de traitement soient aussi élevées que dans les pagers connus.
Selon une autre caractéristique de l'invention, le pager peut également être adapté pour assurer la manipulation de l'information de message mémorisée dans le dispositif de mémoire, si bien que la suppression, la copie et le décalage de l'information ainsi mémorisée, peuvent être réalisées à l'intérieur du dispositif de mémoire, ôtant ainsi les contraintes imposées par ces opérations aux moyens de commande des fonctions, autrement dit au micro-ordinateur du pager.
Selon encore une autre caractéristique de l'invention, le pager peut également être rendu capable de comparer l'information de message reçue par le dispositif de mémoire avec de l'information précédemment mémorisée. De cette manière, il suffit de ne mémoriser que de l'information de message qui diffère de l'information de message précédemment mémorisée, ce qui réduit la capacité de mémorisation requise.
D'autres caractéristiques et avantages de l'invention apparaítront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels:
  • la figure 1 est un schéma simplifié d'un mode de réalisation d'un pager suivant l'invention;
  • les figures 2A et 2B montrent un diagramme représentant le schéma de codage POGSAG pouvant être utilisé pour la transmission de l'information de message destinée au pager de la figure 1;
  • la figure 3 est un schéma plus détaillé du pager suivant l'invention;
  • la figure 4 est un schéma simplifié d'un dispositif de mémoire utilisé dans le pager de la figure 1; et
  • la figure 5 représente schématiquement une mémoire vive utilisée dans le dispositif de mémoire de la figure 4.
En se référant maintenant a la figure 1 des dessins annexés, on a représenté un schéma simplifié d'un pager 1 construit, à titre d'exemple, selon la présente invention. Ce pager 1 comprend une antenne 2 à laquelle est raccordé un récepteur 3 destiné à recevoir les signaux de message codés diffusés par une station centrale ou par une autre source à partir de laquelle on souhaite appeler l'utilisateur du pager 1. Les signaux de message codés diffusés peuvent comprendre, d'une part, de l'information de signalisation d'appel sélectif pour identifier un pager particulier parmi plusieurs ou un grand nombre de pagers conformes à la figure 1 et, d'autre part, de l'information de message particulière, les signaux pouvant être codés selon le format POGSAG ou tout autre format de codage approprié. Les signaux de message codés transmis reçus sur l'antenne 2 sont démodulés par le récepteur 3 et un paquet de données binaires en série représentant ces signaux de message codés est fourni à une sortie 3a du récepteur 3.
Le pager 1 comprend également un décodeur 4 connecté à la sortie 3a du récepteur 3 par son entrée 4a. Le décodeur 4 comprend une zone de mémoire 4d destinée à la mémorisation d'une information d'adresse prédéterminée à laquelle répondra le pager 1 considéré. Le décodeur 4 est adapté pour effectuer une comparaison entre les signaux de message codés reçus à l'entrée 4a et l'information d'adresse prédéterminée mémorisée dans la zone de mémoire 4d. Si l'information de signalisation d'appel sélectif correspond à l'une des adresses mémorisées, le décodeur fournit l'information de message proprement dite associée aux signaux de message codés, à la sortie 4c du décodeur.
Le pager 1 comprend également un dispositif de mémoire intelligent 5 connecté à la sortie 4c du décodeur 4 par son entrée 5a. Ce dispositif 5 comprend une unité 6 de traitement de données et une zone de mémoire 7 et il est adapté pour recevoir des signaux de message codés sur son entrée 5a et à mémoriser ces signaux de message dans la zone de mémoire 7. L'unité 6 de traitement de données est adaptée pour commander la manière selon laquelle ces signaux de message sont mémorisés dans la zone de mémoire 7 et en sont extraits; elle peut également accomplir des manipulations sur des signaux de message, des adresses, des pointeurs et d'autres variables internes. Le fonctionnement détaillé du dispositif de mémoire intelligent 5 sera décrit par la suite.
Le pager 1 comprend également un micro-ordinateur 8 connecté à la sortie 5c de la mémoire intelligente 5 par son entrée 8a. Le micro-ordinateur 8 comprend, d'une façon connue en soi, une interface d'affichage 9, un microprocesseur 10, une mémoire 11 à accès aléatoire (RAM) et une zone 12 de mémoire morte (ROM). L'interface d'affichage est conçue pour afficher de l'information de message choisie en commandant un affichage 13 par l'intermédiaire d'une entrée 13a et elle comprend un circuit d'attaque série et des circuits d'attaque série multiplexés pour une cellule d'affichage à cristaux liquides. Celle-ci est adaptée pour afficher de l'information de message mémorisée dans la zone de mémoire 7 de la mémoire intelligente 5 et elle peut également être adaptée pour afficher l'heure ou d'autres informations.
La zone ROM 12 contient, par construction, des instructions pour commander le fonctionnement du microprocesseur 10, par exemple un programme pour l'affichage de signes correspondant à l'information de message mémorisée dans la zone de mémoire 7, pour commander les fonctions d'entrée/sortie du micro-ordinateur 8, pour fournir des signaux de commande destinés à la mémoire intelligente 5 et au décodeur 4, et pour commander la base de temps du micro-ordinateur 8. La zone RAM 11 est utilisée pour la mémorisation temporaire de données dans le micro-ordinateur 8 et assure, parmi d'autres fonctions, un tampon de données pour l'information de message fournie par la mémoire intelligente 5 et devant être affichée.
Le pager 1 comprend également un circuit 14 d'entrées de commande pour appliquer, par une sortie 14a des données à une entrée 8b du micro-ordinateur 8, ces données représentant de l'information d'entrée fournie par l'utilisateur. Des entrées d'utilisateur 14b,c,d et e sont connectées au circuit 14 d'entrées de commande, ces entrées pouvant se présenter sous la forme de boutonspoussoirs, de boutons rotatifs ou d'autres organes de commande permettant à l'utilisateur de commander certains fonctions du pager 1. Le circuit 14 d'entrées de commande peut également être adapté pour commander d'autres dispositifs associés au pager 1. Par exemple, une pièce d'horlogerie peut être combinée au pager 1 et les entrées d'utilisateur 14b,c,d et e peuvent être utilisées pour assurer certaines commandes de tels dispositifs associés. De plus, le circuit 14 d'entrées de commande peut commander directement certaines fonctions de la pièce d'horlogerie associée au pager 1, comme par exemple celle de fournir le courant pour exciter le moteur 15 d'un mouvement électronique d'horlogerie. Il est à noter que le pager ainsi combiné à une pièce d'horlogerie peut se présenter sous la forme d'une montre-bracelet.
Une alimentation portable 16 telle qu'une pile est également prévue dans le pager 1 pour fournir par l'intermédiaire de la sortie 16a, de l'énergie à l'entrée 3b du récepteur 3, à l'entrée 4b du décodeur 4, à l'entrée 5b de la mémoire intelligente 5 et à l'entrée 8c du microordinateur 8. Une autre alimentation portable 17 munie d'une sortie 17a est prévue pour fournir de l'énergie au circuit 14 d'entrées de commande par l'entrée 14f. L'agencement que l'on vient de décrire fournit de l'énergie provenant de sources séparées respectivement au pager et à ses dispositifs associés, tels qu'une pièce d'horlogerie, de telle sorte que si, par exemple, la pile du pager vient à s'épuiser, la pièce d'horlogerie puisse continuer à fonctionner. Cependant, on comprend que le pager et ses dispositifs associés peuvent tout aussi bien être alimentés par une seule source d'énergie.
Un exemple d'information de message et de schéma de codage de pager utilisés pour diffuser des signaux de message tels que ceux utilisés par le pager 1, sont représentés sur les figures 2A et 2B. Le système POGSAG, bien connus des spécialistes de cette technique, utilise un format de codage numérique (figure 2A) composé de groupes de mots-code 20, eux-mêmes composés chacun d'un mot de synchronisation 21 et d'un groupe 22 de huit trames de deux mots-code chacune, ces groupes de mots-code étant transmis sous un format série à des intervalles réguliers. Chaque groupe 22 de huit trames est transmis à la suite d'un mot de synchronisation 21, les huit trames distinctes pouvant contenir, soit de l'information d'adresse, soit de l'information de message. Pour les besoin de l'explication, la figure 2B montre que chaque trame comporte un mot-code d'adresse, 23.1 à 23.8 respectivement, et un mot-code de message, 24.1 à 24.8 respectivement.
Ainsi, dans l'exemple représenté à la figure 2B, chaque pager d'un groupe composé de pagers conformes à celui représenté à la figure 1, doit fonctionner sur l'une des huit mots-code d'adresse de telle sorte que chacun de ces mots représente de l'information de signalisation à l'aide de laquelle chaque pager du groupe est respectivement identifié.
L'invention sera mieux comprise en référence à la figure 3 qui montre un schéma plus détaillé d'un mode de réalisation préféré du pager 1 selon l'invention. Comme déjà décrit ci-dessus, le pager 1 comprend essentiellement une antenne (non représentée sur la figure 3), le récepteur 3, le décodeur 4, la mémoire intelligente 5 et le micro-ordinateur 8. Le circuit 14 d'entrées de commande destiné à la commande d'une pièce d'horlogerie 15 associée au pager est également représenté sur la figure 3.
Le récepteur 3 est connecté par sa borne 3.1 à un conducteur d'alimentation positive 16.1 de l'alimentation en énergie portable 16 (non représentée à la figure 3), sa borne 3.2 étant connectée à un conducteur d'alimentation négative 16.2 de l'alimentation 16. De façon connue en soi, des signaux de message codés radiodiffusés sont captés et démodulés par le récepteur 3 et l'antenne à laquelle celui-ci est connecté, de sorte que des paquets de données binaires tels que ceux représentés sur la figure 2A, sont engendrés à la sortie 3.3 du récepteur 3 et transmis à l'entrée 4.1 du décodeur 4. Le récepteur 3 comporte dans son circuit interne un montage (non représenté sur les figures et connu en soi) de surveillance de la tension de la source d'énergie 16, ce montage fournissant un signal d'indication d'épuisement de cette source sur la sortie 3.4 du récepteur 3. La sortie 3.4 transmet, le cas échéant, le signal d'indication d'épuisement aux autres circuits du pager 1, pour qu'un affichage lisible par l'utilisateur puisse en être assuré sur l'affichage 13.
Le décodeur 4 est connecté au conducteur d'alimentation positive 16.1 par sa borne 4.4 et au conducteur d'alimentation négative 16.2 par sa borne 4.5. Un condensateur 4d de stabilisation de tension est connecté entre les bornes 4.4 et 4.5. Le décodeur peut être du type PCA 5001 fabriqué par Philips et il a pour tâche de séparer l'information de signalisation d'appel sélectif de l'information de message proprement dite dans les signaux de message codés, et de comparer l'information de signalisation avec l'information d'adresse prédéterminée mémorisée dans le décodeur et propre au pager considéré.
Si l'information de signalisation d'appel sélectif correspond à l'une des adresses mémorisées, tout mot-code de message suivant le code d'adresse considéré jusqu'au mot-code d'adresse suivant est transmis sous forme de données en série, de la sortie 4.6 à l'entrée 5.1 de la mémoire intelligente 5
La sortie 4.7 du décodeur 4 fournit un signal de transfert de données pour permettre la lecture par la mémoire intelligente 5 des données se présentant sur la sortie 4.6, ce signal pouvant prendre un niveau haut ou un niveau bas à l'entrée 5.2 de la mémoire 5. L'information de message fournie à la sortie 4.6 est introduite dans la zone de mémoire 7 de la mémoire intelligente 5, lorsqu'un multiplet de données complet a été transféré du récepteur 3 au décodeur 4.
Un circuit résonateur 25 est connecté au décodeur 4 par l'intermédiaire des entrées 4.8 et 4.9 de ce dernier. Il comprend essentiellement un résonateur à quartz 25a connecté en parallèle à une résistance d'amortissement 25b et aux entrées 4.8 et 4.9. Le conducteur d'alimentation positive 16.1 est connecté à l'une des bornes du résonateur à quartz 25a par l'intermédiaire d'un condensateur de résonance 25c. Le circuit résonateur 25 coopère avec le circuit interne du décodeur 4 pour former un circuit oscillateur qui fournit une forme d'onde périodique de 32 kHz, par exemple au décodeur 4 pour déterminer la cadence de transmission des signaux de message du récepteur 3 vers le décodeur 4. Bien entendu, d'autres fréquences d'horloge peuvent être utilisées en fonction de la cadence de transmission des signaux de message. Le circuit résonateur 25 est également utilisé pour fournir un signal d'horloge au micro-ordinateur 8 et à la mémoire intelligente 5. Ce signal d'horloge est fourni au micro-ordinateur 8 par la sortie 4.10 du décodeur 4. Les valeurs de la résistance 25b et du condensateur 25c peuvent respectivement être de 4,7 MΩ et de 10 pF.
Le décodeur 4 comprend une mémoire reprogrammable effaçable électriquement du type EEPROM (non représentée) dans laquelle sont conservés les paramètres de système du décodeur 4. Des signaux de commande peuvent être envoyées du micro-ordinateur 8 vers les entrées 4.11, 4.12 et 4.13 pour commander les fonctions du décodeur 4. L'une des fonctions du décodeur 4 qui peut être commandée, est la cadence de transmission des bits entre le décodeur 4 et la mémoire intelligente 5, cette cadence pouvant être aussi élevée que 5000 bits/sec. Dans ce cas, l'information de message est mémorisée par le tampon circulaire se trouvant dans la mémoire intelligente 5 sans subir aucun autre traitement (tel que la comparaison entre les deux derniers messages qui viennent d'être mémorisés).
L'entrée 5.3 de la mémoire intelligente 5 est connectée au conducteur d'alimentation positive 16.1, tandis que l'entrée 5.13 est reliée au conducteur d'alimentation négative 16.2. La base de temps pour la mémoire intelligente 5 est déterminée par le signal d'horloge fourni par la sortie 8.8 du micro-ordinateur 8 à l'entrée 5.4.
La mémoire intelligente 5 présente quatre bornes 5.5, 5.6, 5.7 et 5.8 connectées respectivement aux bornes correspondantes 8.1, 8.2, 8.3 et 8.4 du micro-ordinateur 8, ce qui assure une simple connexion parallèle avec ce dernier permettant l'envoi de signaux de commande du micro-ordinateur 8 vers la mémoire intelligente 5 et l'envoi en retour d'information de message mémorisée dans la zone de mémoire 7 de la mémoire intelligente 5 vers le micro-ordinateur 8 pour que cette information de message puisse être affichée. En fonction de la nature du signal de commande envoyé, les bornes 5.5 à 5.8 peuvent également commander la mémoire intelligente 5 pour fournir des information d'état au micro-ordinateur 8 relative à la réception d' information de message par la mémoire 5. D'autres signaux de commande peuvent commander celle-ci pour qu'elle manipule de l'information de message qui y est mémorisée, comme il apparaítra par la suite. Une entrée de transfert de données 5.11 de la mémoire 5 est également prévue pour assure le transfert simultané de données vers les bornes 5.5 à 5.8.
Une entrée 5.9 détermine si les entrées 5.5 à 5.8 transportent des données ou introduisent des signaux de commande dans la mémoire intelligente 5. Lorsqu'un signal de niveau haut est présent à l'entrée 5.9, les signaux sur les entrées 5.5 à 5.8 sont interprétés comme étant des signaux de commande provenant du micro-ordinateur 8, tandis que si un signal de niveau bas est présent, les signaux sont interprétés comme étant des données.
Une borne 5.10 de la mémoire intelligente 5 permet d'indiquer au micro-ordinateur 8 qu'elle est prête à en recevoir des signaux de commande. Un signal de niveau logique haut sur la borne 5.10 est interprété par le micro-ordinateur 8 comme indiquant que la mémoire 5 est prête pour une nouvelle communication avec le micro-ordinateur 8, tandis qu'un signal logique de niveau bas est interprété comme signifiant que la mémoire 5 est encore en train, soit d'accomplir une manipulation sur des données ou une autre opération, soit de transférer des données au micro-ordinateur 8.
Une borne de sortie 5.12 de la mémoire 5 sert à fournir un signal d'interruption au micro-ordinateur 8 pour lui indiquer son état fonctionnel en réponse à de l'information de message reçue ou à des signaux de commande. Un signal de niveau logique haut est envoyé au micro-ordinateur 8, si par exemple de l'information de message fraíche ou répétée est reçue, ou si une fonction inconnue, interdite ou irréalisable est demandée par le micro-ordinateur. Ce signal d'interruption peut ainsi être utilisé pour indiquer au micro-ordinateur 8 qu'une nouvelle opération est requise, telle que par exemple, l'annonce de l'arrivée d'information de message fraíche ou l'envoi d'une nouvelle commande à la mémoire intelligente 5. Un signal de niveau bas indique qu'aucune action nouvelle n'est demandée par le micro-ordinateur 8.
Ce micro-ordinateur 8 peut être de tout type connu programmé convenablement. Il est connecté au conducteur d'alimentation positive 16.1 par son entrée 8.5 et au conducteur d'alimentation négative par son entrée 8.6. Une entrée 8.7 reçoit le train d'impulsions d'horloge de la sortie 4.10 du décodeur 4. Une borne de sortie 8.8 fournit un signal d'horloge à l'entrée 5.4 de la mémoire intelligente 5.
Le micro-ordinateur 8 comprend également les bornes de sortie 8.9 et 8.11 pour fournir des signaux de commande et de transfert de données décrits ci-dessus respectivement aux entrées 5.9 et 5.11 de la mémoire intelligente 5, tandis que les bornes d'entrée 8.10 et 8.12 sont prévues pour recevoir respectivement, les signaux d'acceptation et d'interruption décrits ci-dessus de la mémoire intelligente 5.
Un affichage 13 à cristaux liquides est connecté au micro-ordinateur 8. Il comprend des segments numérotés de 00 à 47 qui sont connectés au circuit d'attaque d'affichage (non représenté sur la figure 3) du micro-ordinateur 8 par un bus 13a de sorte que chaque segment puisse individuellement être commandé et que de l'information de message souhaitée puisse être affichée par l'affichage 13. Les spécialistes comprendront que diverses valeurs de tension sont nécessaires pour le circuit d'attaque pour commander les divers segments de l'affichage 13. Les bornes d'entrée 8.13 à 8.16 sont connectées au conducteur d'alimentation positive 16.1 par l'intermédiaire de condensateurs 8d à 8g pour fournir ces diverses tensions. Les condensateurs 8d à 8g peuvent avoir respectivement des valeurs de 220, 100, 100 et 100 nF. Le micro-ordinateur 8 comprend également des bornes de sortie 8.17, 8.18 et 8.19 pour fournir, de façon connue en soi, des signaux de commande et de base de temps à l'affichage 13 provenant du circuit d'attaque.
Les bornes d'entrée 8.20, 8.21 et 8.22 sont prévues pour stabiliser et lisser les niveaux de tension internes au micro-ordinateur 8. L'une des bornes d'un condensateur 8h est connectée à l'entrée 8.20, tandis que l'une des bornes d'un autre condensateur 8i est connectée à l'entrée 8.21. Les autres bornes des condensateurs 8h et 8i sont raccordées ensemble à la borne 8.22.
Le micro-ordinateur 8 est également pourvu d'entrées 8.23 à 8.26 de commande par l'utilisateur, dont chacune est connectée au conducteur d'alimentation positive 16.1 par l'intermédiaire d'interrupteurs 8j, 8k, 8l et 8m pouvant être actionnés par l'utilisateur. Lorsque tel est le cas, un signal de niveau logique haut est appliqué aux entrées de commande par l'utilisateur, par exemple lorsqu'il souhaite mettre en marche ou hors service le pager 1, le rendre silencieux, protéger le message affiché par l'affichage 13 ou supprimer un message affiché, comme il sera expliqué par la suite. On comprendra que diverses autres fonctions à commande par l'utilisateur peuvent être prévues de cette manière et qu'une entrée séparée n'est pas nécessaire pour chacune de ces fonctions ainsi prévues; par exemple, un ou plusieurs commutateurs ou boutons-poussoirs peuvent être activés, selon une séquence particulière pour indiquer au micro-ordinateur 8 qu'une certaine fonction doit être exécutée.
Le circuit 14 d'entrées de commande et de pièce d'horlogerie est connecté au conducteur 17.1 d'alimentation positive de l'alimentation portable 17 (non représentée sur la figure 3) par la borne 14.1 et au conducteur d'alimentation négative 17.2 de l'alimentation 17 par la borne 14.2.
Le circuit 14 comprend également des entrées 14.3, 14.4 et 14.5 qui servent à constituer des entrées d'utilisateur supplémentaires pour permettre l'accomplissement par le pager 1 de certaines fonctions à commande par l'utilisateur, et également de la commande du fonctionnement de la pièce d'horlogerie 14 qui est commandée par le circuit 14. Une séquence particulière des signaux appliqués aux entrées 14.3, 14.4 et 14.5, ou des signaux envoyés initialement à d'autres entrées, peut être utilisée pour déterminer si les entrées 14.3, 14.4 et 14.5 commandent le fonctionnement du pager ou de la pièce d'horlogerie 15. Les entrées 14.3, 14.4 et 14.5 sont connectées respectivement à l'une des bornes des interrupteurs 14b, 14c et 14d, leurs autres bornes étant connectées ensemble à l'entrée 14.1. Les interrupteurs peuvent être réalisés sous toute forme utilisable par l'utilisateur. Un autre interrupteur 14e est connecté entre le conducteur d'alimentation positive 17.1 et une entrée 8.27 du micro-ordinateur 8 afin de lui indiquer si c'est le pager ou la pièce d'horlogerie qui est commandé.
Le circuit 14 comporte encore deux sorties 14.6 et 14.8, connectées respectivement à l'une des bornes de deux bobines 15a et 15b de la pièce d'horlogerie 15. Les autres bornes de ces bobines sont raccordées à une connexion commune de retour 14.7. Les spécialistes comprendront que dans l'exemple choisi ici, les bobines 15a et 15b appartiennent à un moteur bidirectionnel d'une pièce d'horlogerie analogique à quartz, par ailleurs bien connue, mais qu'une pièce d'horlogerie de tout autre type peut être prévue, y compris une pièce d'horlogerie digitale, cas auquel, bien entendu, un moteur de montre n'est pas nécessaire. Diverses autres entrées peuvent être prévues pour le circuit 14 pour commander toute autre fonction de la pièce d'horlogerie.
Deux autres sorties 14.9 et 14.10 du circuit 14 sont reliées respectivement aux entrées 8.28 et 8.29 afin de fournir au micro-ordinateur 8 des données représentant les signaux appliqués aux entrées 14.3, 14.4 et 14.5. Un résonateur à quartz 14.9 est relié à l'entrée 14.11 et à la sortie 14.12 du circuit 14 afin de constituer une base de temps pour celui-ci.
Le pager 1 comprend également un avertisseur 26 couplé au micro-ordinateur 8 pour qu'une nouvelle information de message reçue par le décodeur 4 puisse être annoncée. Un transducteur sonore électrique 26a ou "buzzer" est connecté par l'une de ses bornes au collecteur d'un transistor de commutation 26b et par son autre borne au conducteur d'alimentation positive 16.1. Le collecteur du transistor 26b est également connecté à la sortie 8.31 du micro-ordinateur 8 par l'intermédiaire d'une résistance de polarisation 26c qui peut avoir une valeur de 18 kΩ. Normalement, cette sortie est maintenue à un niveau logique élevé. L'émetteur du transistor 26b est connecté au conducteur d'alimentation négative 16.2 et à la borne 8.6 du micro-ordinateur 8. La base du transistor 26b est connectée à la sortie 8.30 de celui-ci. Une self 26d d'une valeur de 45 mH, par exemple est connectée en parallèle au buzzer 26a. Enfin, un condensateur 26e de stabilisation de tension d'une valeur de 4.7 µF, est connecté entre les conducteurs d'alimentation positive 16.1 et négative 16.2. En fonctionnement normal, la sortie 8.30 est maintenu à un faible niveau et le transistor 26b est non conducteur.
Lorsque le pager 1 doit annoncer la réception d'un appel ou l'accomplissement d'une autre fonction, un signal pouvant avoir une forme d'onde variable est envoyée par la sortie 8.31 ce qui engendre une tension aux bornes du buzzer 26a, qui va ainsi produire un premier son. Un son différent peut être produit par l'avertisseur 26, lorsqu'un signal est envoyé par la sortie 8.30 vers la base du transistor 26b qui alors se met à conduire. Une tension différente est alors engendrée aux bornes du buzzer 26a et un second son est produit. Ces différents sons peuvent être utilisés pour annoncer l'accomplissement de diverses fonctions par le pager 1.
La figure 4 montre un schéma simplifié de la mémoire intelligente 5 qui comprend essentiellement l'unité 6 de traitement de données, la zone de mémoire 7, la ROM 27, la pile de registres 28, l'interface de microprocesseur 29 et l'interface de décodeur 30. Les bornes 5.5 à 5.12, déjà décrites, sont connectées à l'interface de microprocesseur 29, tandis que les bornes 5.1 et 5.2, également déjà décrites, sont connectées à l'interface de décodeur 30. L'entrée fournissant le signal d'horloge de 32 kHz à la mémoire intelligente 5 est connectée à l'unité 6 de traitement de données. En outre, l'interface de microprocesseur 29 comprend une entrée de test 5.13, un condensateur 5d qui peut avoir une valeur de 15 nF, étant connecté entre le conducteur d'alimentation négative 16.2 et une entrée 5.14 de la zone de mémoire 7.
La mémoire intelligente 5 comprend également des bus d'adresses et de données 5e à 5k connectés entre les divers éléments internes de la mémoire 5 afin de pouvoir assurer entre eux la communication et le transfert des données. La ROM 27 contient les programmes nécessaires pour faire fonctionner la mémoire 5. Dans le mode de réalisation décrit ici, la zone de mémoire 7 est une RAM d'une capacité de 512 octets et destinée à mémoriser les signaux de message provenant du décodeur 4 et les variables internes de système, la pile de registres 28 formant, d'une part, une mémoire pour la mémorisation temporaire des données utilisées pour manipuler l'information de message mémorisée dans la zone de mémoire 7, et, d'autre part, le pointeur de pile et le compteur de programme.
Le spécialistes comprendront que des appels sont normalement transmis plus d'une fois d'une station centrale à un pager donné pour garantir la sécurité d'une bonne réception par ce pager. Par conséquent, avant d'écrire l'information de message reçue du décodeur 4 dans la zone de mémoire 7, la mémoire intelligente 5 peut avantageusement comparer cette information de message reçue aux deux messages précédents que le pager vient de recevoir. Si la nouvelle information de message correspond à l'un ou l'autre de ces deux messages les plus récents, le nouveau message n'est pas écrit dans la zone de mémoire 7.
Comme déjà indiqué et comme représenté sur la figure 5, on envisage, dans le mode de réalisation de l'invention considéré de donner à la zone de mémoire 7 une capacité de 512 octets. Une telle capacité est suffisante pour conférer au pager 1 des possibilités de manipulation de l'information qui en rendent l'utilisation confortable.
Une capacité de 512 octets demande neuf bits pour permettre l'adressage des octets 0 à 511 de la zone de mémoire 7. Ceci signifie que pour chaque opération d'écriture ou de lecture dans cette zone de mémoire, deux transferts de huit bits chacun sont nécessaires, car les bus 5e à 5k ont une capacité de transfert de huit bits seulement à la fois. Le programme mémorisé dans la ROM 27 est adapté pour travailler avec un tel double transfert à huit bits dont, dans le présent mode de réalisation, seulement neuf bits sont utilisés. En fait, on peut donc, sans changer sensiblement le programme contenu dans le ROM 27, facilement augmenter la capacité de la zone de mémoire 7 jusqu'à un maximum de 65 kilo-octets, ce qui est une valeur dépassant largement la capacité de 4 kilo-octets qui serait déjà une valeur donnant un grand confort d'utilisation. Une telle extension de la capacité de mémoire donnerait au pager la possibilité d'exécuter davantage de fonctions à commande par l'utilisateur et également une plus grande capacité de conserver de l'information de message reçue.
La zone de mémoire 7 comprend des segments d'adresse 7a, 7b et 7c (figure 5), dont les segments 7a et 7b comprennent les adresses 0 à 489 et sont disponibles pour la mémorisation d'information de message reçue du décodeur 4 et dont le segment 7c comprend les adresses 490 à 511 et contiennent des variables internes de la mémoire intelligente 5.
Le segment d'adresse 7a comprend les adresses 0 à 300 et il est utilisé par l'unité 6 de traitement de données comme tampon circulaire pour mémoriser l'information de message entrant provenant du décodeur 4 de sorte que l'emplacement de mémoire assigné au tampon circulaire est d'abord séquentiellement rempli avec de l'information de message reçue. Après la mémorisation d'information de message à chaque adresse disponible du tampon circulaire, l'information de message la plus ancienne est transférée au moment où l'information de message la plus récente est reçue par la mémoire intelligente 5. Par défaut, le segment d'adresse 7b occupant les adresses 301 à 489 est utilisé comme section de protection dans laquelle est mémorisée de l'information de message provenant du tampon circulaire que l'utilisateur ne souhaite pas faire transférer.
Le segment d'adresse 7c comprend les adresses suivantes qui sont utilisées par l'unité 6 de traitement de données pour manipuler les données se trouvant dans la zone de mémoire 7:
Adresse Fonction
510 Cet emplacement de mémoire contient l'adresse de la fin du dernier message protégé se trouvant dans le segment de protection 7c.
508 Adresse de début du tampon circulaire 7a ou Top-Of-RAM (TOR). En changeant la valeur mémorisée à cet emplacement de mémoire, il est possible de changer la capacité du tampon circulaire 7a.
503 Ce registre contient une valeur de donnée qui détermine la vitesse, en nombre d'octets par seconde, à laquelle les données sont transférées du décodeur 4 vers la mémoire intelligente 5 sans subir aucun traitement ou interprétation.
500 Contient l'adresse du dernier octet lu, lorsque l'unité 6 de traitement de données était en train d'exécuter l'instruction "PFIN read decrement", décrite par la suite.
499 La donnée mémorisée à cette adresse est utilisée pour déterminer laquelle des informations de message nouvellement reçues sera comparée avec les deux précédentes. Cette adresse est initialisée avec la donnée 01 Hex et peut être transférée avec la valeur 03 Hex lorsqu'il est souhaitable de faire une telle comparaison avec les deux messages les plus récents.
De plus, les codes suivants pouvant être mémorisés dans la zone de mémoire 7 sont interprétés par l'unité 6 de traitement des données comme ayant une signification particulière:
Code Signification
08 Hex Début et fin de la zone de protection 7b.
04 Hex, 84 Hex Tête d'un message nouvellement reçu.
05 Hex, 85 Hex Tête d'un message devant être effacé dans le tampon circulaire 7a.
06 Hex, 86 Hex Tête d'un message qui a été traité par l'utilisateur du pager 1.
02 Hex, 82 Hex Tête d'un message protégé qui a été transféré du tampon circulaire 7a vers la zone de protection 7b.
On va maintenant décrire le fonctionnement de l'unité 6 de traitement de données et les fonctions qui sont successivement réalisées par la mémoire intelligente 5 lorsque les divers signaux de commande sont reçus du micro-ordinateur 8. Comme décrit précédemment, ce dernier est capable d'indiquer à la mémoire intelligente 5 qu'il souhaite envoyer un signal de commande en portant la sortie 8.9 à un niveau élevé. Lorsque la sortie 5.10 est au niveau haut, un signal de commande présent aux sorties 8.1 à 8.4 est lu par la mémoire intelligente 5, lorsqu'il se produit une transition logique de bas en haut à la sortie 8.11. Dans ces conditions, les fonctions suivantes peuvent être réalisées par la mémoire intelligente 5, chaque code de fonction représentant l'état logique respectivement des sorties 8.4 à 8.1:
Code Fonction
0000 Le circuit de la zone de mémoire 7 est remis à l'état initial. Cette fonction est envoyée à la mémoire intelligente 5 lorsque le pager est mis enmarche. La dimension du tampon circulaire est réglée par défaut à 300 octets. La remise à l'état initial de la puce doit être maintenue pendant au moins deux périodes d'horloge.
0100 Le contenu total de la RAM 7 est copié avec "." ou avec une autre caractère uniforme sans nouveau réglage du tampon circulaire 7a. La RAM est initialisée comme ci-dessus, mais sans la remise à l'état initial de la dimension du tampon 7a. Ceci peut être avantageux, si la dimension du tampon à une valeur autre que 300 octets en remplaçant TOR.
1000 La mémoire intelligente 5 utilise les sorties 5.5 à 5.8 comme indicateur d'état afin d'informer le micro-ordinateur 8 à propos de l'information de message reçue du décodeur 4. Les sorties 5.5 à 5.8 ont la signification suivante:
5.5 Répétition du message 1
5.6 Répétition du message 2
5.7 Nouveau message
5.8 Erreur
0001 Pointeur de pile d'écriture (PTA) - L'adresse de la RAM contenant le PTA est copiée avec de nouvelles données envoyées vers la RAM 7 en trois paquets de quatre bits chacun. Un changement de la valeur réelle du PTA ne se produira que si tous les paquets de quatre bits sont entrés correctement.
1001 Pointeur de pile (PTA) de lecture - La valeur mémorisée du PTA est lue par l'unité 6 de traitement de données en trois paquets consécutifs de quatre bits chacun.
Les fonctions suivantes servent à lire et à écrire dans la zone de mémoire 7. L'adresse courante de la zone de mémoire 7 à laquelle l'information de message doit être mémorisée ou lue, doit d'abord être placée dans le registre PTA. Avec un niveau logique élevé à la sortie 8.9 du micro-ordinateur 8, les données présentes aux entrées 5.5 à 5.8 sont traitées comme des signaux de commande. L'information de message peut ensuite être transférée vers la mémoire intelligente 5 ou en être extraite, lorsque le niveau logique à la sortie 8.9 prend de nouveau un niveau bas.
Lorsqu'un octet entier (deux paquets de quatre bits chacun) a été complètement transféré, la position du pointeur PTA reste inchangée. Par conséquent, il est possible de copier un octet déjà lu dans la RAM 7 sans devoir changer la position du PTA. Ce n'est que lors du transfert du premier paquet de quatre bits qui sont les bits les plus significatifs des données, à savoir lors de l'apparition du flanc montant de la transition de bas en haut de la sortie 8.11, que le PTA sera augmenté ou diminué et l'adresse de la RAM 7 sur laquelle celui-ci pointe, changée.
Code Fonction
1010 Incrément après lecture dans la RAM - le contenu de l'adresse sur laquelle le pointeur pointe, est lu, puis le PTA est automatiquement incrémenté.
1011 Décrément après lecture dans la RAM - le contenu de l'adresse sur laquelle le pointeur pointe est lu, puis le PTA est automatiquement décrémenté.
0010 Incrément après écriture dans la RAM - une donnée est transférée vers la mémoire intelligente 5, puis écrite à l'adresse sur laquelle pointe le pointeur PTA avec un incrément automatique.
0011 Décrément après écriture dans la RAM - une donnée est transférée vers la mémoire intelligente 5, puis écrite à l'adresse sur laquelle pointe le pointeur PTA, avec un décrément automatique.
1100 Décrément après lecture dans PFIN - PFIN est un pointeur de pile qui indique la fin du tampon circulaire dans la RAM 7. La commande 1100 provoque la lecture du contenu de la mémoire ayant l'adresse de PFIN. Après lecture de chaque octet, PFIN est automatiquement décrémenté de sorte que chaque octet n'est lu qu'une seule fois. Si PFIN a atteint le dernier octet de l'information de message, comme indiqué par l'en-tête 04 H ou 84 H, le niveau logique de la sortie 5.12 est portée à un niveau élevé avec une erreur indiquée dans le mot d'état, lorsque le paquet de quatre bits ayant le poids le plus faible est lu. Il est donc possible de lire toute l'information de message mémorisée dans le segment de mémoire 7a jusqu'à la fin du tampon circulaire.
PFIN est initialisé à la valeur TOR.
Les fonctions suivantes concernent un seul message complet, au lieu d'octets distincts d'information de message comprenant le message. Pour séparer les messages les uns des autres, le code 04 H ou 84 H est écrit avec le paquet de données à la fin de chaque message et au début du message suivant (en-tête). Le PTA doit contenir l'adresse de l'en-tête du message à manipuler par l'unité 6 de traitement de données pour que les instructions suivantes puissent être exécutées. Si le PTA ne contient pas cette adresse, un signal d'interruption est fourni par un niveau logique élevé à la sortie 5.12, une erreur se trouvant dans le mot d'état.
Code Fonction
0101 Changer l'en-tête - un message est marqué comme ayant déjà été traité, en changeant l'octet au début du message en 06 H ou 86 H. Ceci peut avantageusement éviter un conflit entre de l'information de message ancienne et de l'information de message qui vient d'être reçue.
0110 Protection de message - un message peut être protégé contre un défaut d'écriture en le copiant dans la zone protégée des segment d'adresse 7b. L'en-tête de message dans le tampon circulaire est tout d'abord changé en 05 H ou 85 H, puis copié, octet après octet dans la zone protégée. Ensuite, le message est automatiquement supprimé dans le tampon circulaire 7a (aucun nouveau code n'est nécessaire).
0111 Suppression d'un message - un message peut être supprimé du tampon circulaire ou de la zone protégée. Tout d'abord, un message est marqué pour être supprimé en changeant l'en-tête en 05 H ou 85 H. On contrôle ensuite si ce message doit être comparé à de nouveaux messages reçus par le pager 1, afin d'éviter la mémorisation d'un message répété. Quand le message peut être supprimé, tous ses octets seront effacés. Si la suppression n'est pas possible immédiatement, le message reste marqué et il est effacé dès que cela devient possible (mais cela demande une nouvelle commande de suppression).
D'après ce qui précède, on peut voir que la mémoire intelligente 5 suivant l'invention est adaptée pour recevoir en temps réel de l'information de message du décodeur 4, pour comparer le message reçu aux messages précédemment reçus et pour mémoriser de l'information de message choisie dans la zone de mémoire. La mémoire intelligente 5 est également capable de copier, supprimer, déplacer ou manipuler d'une autre façon l'information de message mémorisée et pour communiquer et échanger de l'information avec le micro-ordinateur 8 d'une manière telle que celui-ci soit libéré des contraintes liées à la réception, la mémorisation et la manipulation d'information de message.

Claims (14)

  1. Pager destiné à recevoir des signaux de message codés radiodiffusés comprenant de l'information de signalisation d'appel et de l'information de message, ladite information de message comprenant un ou plusieurs messages, le pager comprenant:
    un récepteur (3) pour recevoir et démoduler lesdits signaux codés,
    un dispositif de mémoire (5) destiné à mémoriser ladite information de message,
    un décodeur (4) destiné à décoder lesdits signaux de mes sage codés pour fournir sélectivement ladite information de message audit dispositif de mémoire (5), et
    des moyens de commande de fonctions (8) incluant un microprocesseur ou un micro-ordinateur destinés à fournir des signaux de commande audit dispositif de mémoire (5) et à en recevoir de l'information de message mémorisée,
    ledit pager étant caractérisé en ce que
       ledit dispositif de mémoire (5) comprend des moyens internes de traitement (6) destinés à commander la réception de ladite information de message dudit décodeur (4), lesdits moyens internes de traitement étant distincts desdits moyens de commande.
  2. Pager suivant la revendication 1, caractérisé en ce que lesdits moyens internes de traitement (6) sont agencés pour commander la réception de ladite information de message directement dudit décodeur (4), indépendamment des signaux de commande provenant desdits moyens de commande de fonctions (8).
  3. Pager suivant l'une des revendications 1 ou 2, caractérisé en ce que lesdits moyens internes de traitement (6) sont également agencés pour manipuler ladite information de message mémorisée dans ledit dispositif de mémoire (5).
  4. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce que ledit dispositif de mémoire (5) comprend des emplacements de mémoire formant un tampon circulaire (7a) dans lequel est mémorisée ladite information de message provenant du décodeur (4).
  5. Pager suivant la revendication 4, caractérisé en ce que le nombre d'emplacements de mémoire dans ledit tampon circulaire (7a) est ajustable.
  6. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce que lesdits moyens internes de traitement (6) sont également agencés pour comparer les messages reçus par ledit dispositif de mémoire (5) et provenant dudit décodeur (4) avec des messages précédemment mémorisés.
  7. Pager suivant la revendication 6, caractérisé en ce que chacun desdits messages reçus dudit décodeur (4) n'est mémorisé dans ledit dispositif de mémoire (5) que s'il diffère de l'un ou de plusieurs messages précédemment mémorisés.
  8. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce que ledit dispositif de mémoire (5) comprend une zone de protection (7b) avec des emplacements de mémoire destinés à la protection d'information de mémoire qui y est mémorisée pour être protégée contre un remplacement non autorisé par de l'information de message reçu ultérieurement dudit décodeur (4), lesdits moyens internes de traitement (6) étant en outre adaptés pour écrire de l'information de message choisie mémorisée dans ladite zone de protection (7b) dudit dispositif de mémoire (5).
  9. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce que lesdits moyens internes de traitement (6) sont en outre adaptés pour supprimer de l'information de message mémorisée dans ledit dispositif de mémoire (5).
  10. Pager suivant la revendication 9, caractérisé en ce que lesdits moyens internes de traitement (6) sont en outre adaptés pour supprimer de l'information de message contenue, soit dans ladite zone de protection (7b), soit dans ledit tampon circulaire (7a).
  11. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce que ledit dispositif de mémoire (5) est agencé pour recevoir lesdits signaux de commande desdits moyens de commande de fonctions (8) et de lui fournir de l'information de message, et en ce que lesdits moyens de commande de fonctions (8) comprennent à cet effet une entrée/sortie parallèle (5.5, 5.6, 5.7, 5.8).
  12. Pager suivant la revendication 11, caractérisé en ce que ladite entrée/sortie parallèle (5.5, 5.6, 5.7, 5.8) est adaptée pour transférer quatre bits de données à la fois.
  13. Pager suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend en outre au moins une entrée (14b, 14c,14d) pouvant être activée par un utilisateur pour commander son fonctionnement, en ce qu'une pièce d'horlogerie (14,15) est logée dans le pager, et en ce que ladite entrée (14b,14c,14d) pouvant être activée par l'utilisateur est également adaptée pour commander le fonctionnement de ladite pièce d'horlogerie (14,15)
  14. Pager suivant la revendication 13, caractérisé en ce qu'il se présente sous la forme d'un bracelet-montre.
EP93107925A 1992-05-27 1993-05-14 Récepteur d'appel local Expired - Lifetime EP0571848B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH1717/92 1992-05-27
CH1717/92A CH683665B5 (fr) 1992-05-27 1992-05-27 Récepteur d'appel local.

Publications (2)

Publication Number Publication Date
EP0571848A1 EP0571848A1 (fr) 1993-12-01
EP0571848B1 true EP0571848B1 (fr) 1998-03-11

Family

ID=4216958

Family Applications (1)

Application Number Title Priority Date Filing Date
EP93107925A Expired - Lifetime EP0571848B1 (fr) 1992-05-27 1993-05-14 Récepteur d'appel local

Country Status (12)

Country Link
US (1) US5418529A (fr)
EP (1) EP0571848B1 (fr)
JP (1) JPH0653887A (fr)
CN (1) CN1082275A (fr)
AT (1) ATE164018T1 (fr)
AU (1) AU669890B2 (fr)
CA (1) CA2095961A1 (fr)
CH (1) CH683665B5 (fr)
DE (1) DE69317328D1 (fr)
FI (1) FI932392A (fr)
IL (1) IL105798A (fr)
NO (1) NO931907L (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426264B1 (en) * 1994-01-05 2008-09-16 Henderson Daniel A Method and apparatus for improved personal communication devices and systems
US7266186B1 (en) * 1994-01-05 2007-09-04 Intellect Wireless Inc. Method and apparatus for improved paging receiver and system
US5701414A (en) * 1995-06-19 1997-12-23 Motorola, Inc. Controller for selective call receiver having memory for storing control information, plurality of addresses, status information, receive address information, and message
JP2845777B2 (ja) * 1995-06-29 1999-01-13 静岡日本電気株式会社 無線選択呼出受信機
DE19527185A1 (de) * 1995-07-26 1997-01-30 Philips Patentverwaltung RDS-TMC-Rundfunkempfänger
JP2990072B2 (ja) * 1996-08-14 1999-12-13 静岡日本電気株式会社 無線選択呼出受信機
US6611681B2 (en) * 1997-09-26 2003-08-26 Daniel A. Henderson Method and apparatus for an improved call interrupt feature in a cordless telephone answering device
JP2908428B1 (ja) 1998-04-27 1999-06-21 静岡日本電気株式会社 外部接続機能付き無線選択呼出受信機及びそのメッセージ転送方法
US6658552B1 (en) * 1998-10-23 2003-12-02 Micron Technology, Inc. Processing system with separate general purpose execution unit and data string manipulation unit
JP3771420B2 (ja) * 2000-04-19 2006-04-26 富士通株式会社 交換局装置，基地局制御装置及びマルチコール通話呼数変更方法
US7593034B2 (en) 2006-08-31 2009-09-22 Dekeyser Paul Loop recording with book marking
US8310540B2 (en) * 2006-08-31 2012-11-13 Stellar, Llc Loop recording with book marking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL176889C (nl) * 1980-01-30 1985-06-17 Nira Int Bv Personenzoekontvanger.
JPS62500005U (fr) * 1984-12-05 1987-06-18
EP0232123B2 (fr) * 1986-01-31 1999-04-14 Nec Corporation Récepteur radio pour appel de personne avec diode luminescente pour production d'alarme visuelle et transmission de signal
ATE62349T1 (de) * 1987-01-02 1991-04-15 Motorola Inc Kontrollschnittstelle fuer kombinierte funktionen von uhr und personensuchanlage.
AU615163B2 (en) * 1987-01-02 1991-09-26 Motorola, Inc. System for over-the-air reprogramming of communication receivers
US4835777A (en) * 1987-01-07 1989-05-30 Motorola, Inc. Radio paging receiver including duplicate page detection and error correction capability
US4839628A (en) * 1988-01-11 1989-06-13 Motorola, Inc. Paging receiver having selectively protected regions of memory
US5134711A (en) * 1988-05-13 1992-07-28 At&T Bell Laboratories Computer with intelligent memory system
US5012234A (en) * 1989-05-04 1991-04-30 Motorola, Inc. User activated memory programming authorization in a selective call receiver
WO1991002434A1 (fr) * 1989-08-09 1991-02-21 Motorola, Inc. Protection automatique de messages pour adresses selectionnees dans un recepteur d'appel selectif
US5177477A (en) * 1989-08-14 1993-01-05 Motorola, Inc. Selective call receiver having a file for retaining multiple messages
US5225826A (en) * 1989-09-05 1993-07-06 Motorola, Inc. Variable status receiver
US5182553A (en) * 1990-09-04 1993-01-26 Motorola, Inc. Communication receiver providing displayed operating instructions
US5258751A (en) * 1991-11-04 1993-11-02 Motorola, Inc. Method of presenting messages for a selective call receiver

Also Published As

Publication number Publication date
FI932392A0 (fi) 1993-05-26
CN1082275A (zh) 1994-02-16
ATE164018T1 (de) 1998-03-15
FI932392A (fi) 1993-11-28
CA2095961A1 (fr) 1993-11-28
CH683665B5 (fr) 1994-10-31
JPH0653887A (ja) 1994-02-25
DE69317328D1 (de) 1998-04-16
NO931907D0 (no) 1993-05-26
EP0571848A1 (fr) 1993-12-01
CH683665GA3 (fr) 1994-04-29
AU669890B2 (en) 1996-06-27
NO931907L (no) 1993-11-29
AU3879493A (en) 1993-12-02
IL105798A (en) 1996-05-14
US5418529A (en) 1995-05-23

Similar Documents

Publication Publication Date Title
EP0571848B1 (fr) Récepteur d'appel local
EP0447278B1 (fr) Installation pour commander à distance l'affichage des prix dans un magasin
KR0185004B1 (ko) 통신시스템에서 전력보존을 위한장치
FR2709625A1 (fr) Dispositif et procédé de coopération entre mémoires dans un terminal de télécommunications mobile.
FR2671893A1 (fr) Systeme d'appel de personnes avec composition automatique de numeros et procede s'y rapportant.
EP0700192A1 (fr) Enregistreur numérique de signaux sonores compressés
FR2645380A1 (fr) Dispositif de traitement de messages de signalisation dans un reseau de telecommunication en technique temporelle asynchrone
JPH03151731A (ja) ページング受信機及びページング受信システム
EP0571847B1 (fr) Récepteur d'appel local à faible consommation d'énergie
EP2130097B1 (fr) Procedure d'acces à une memoire non volatile pour montre
EP0377379A1 (fr) Dispositif appeleur téléphonique automatique
BE1004785A3 (fr) Procede de reception et de traitement de signaux predetermines au cours du fonctionnement d'un circuit d'economie de batterie dans un recepteur de recherche de personnes.
EP1154645B1 (fr) Procédé et dispositif d'affichage d'un sommaire de pages télétexte
JP3235460B2 (ja) Ｆｍ多重情報受信装置
EP0951180B1 (fr) Procédé d'acquisition de données sur un signal vidéo.
JPH0389639A (ja) 表示機能付き選択呼出受信装置
JP2716772B2 (ja) 選択呼出受信機及び無線機
FR2533380A1 (fr) Procede de telecommande, notamment pour televiseur
WO2000079788A1 (fr) Procede de programmation d'un appareil electronique et appareil electronique associe
WO1994014290A1 (fr) Procede de traitement d'informations au sein d'un recepteur, en particulier de radio-messagerie, et recepteur correspondant
JP3102768B2 (ja) 選択呼出受信機
JPH0691491B2 (ja) 表示付選択呼出受信装置
JP2669222B2 (ja) 選択呼び出し受信装置
EP1096464B1 (fr) Procédé et dispositif d'affichage de caractères étendus pour le rafraîchissement d'une page télétexte
EP1027690A1 (fr) Dispositif de communication et procede de mise en oeuvre

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE DE DK ES FR GB GR IE IT LU NL SE

17P Request for examination filed

Effective date: 19931221

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

17Q First examination report despatched

Effective date: 19970430

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE DE DK ES FR GB GR IE IT LU NL SE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980311

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRE;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.SCRIBED TIME-LIMIT

Effective date: 19980311

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980311

Ref country code: GB

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980311

Ref country code: ES

Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY

Effective date: 19980311

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980311

REF Corresponds to:

Ref document number: 164018

Country of ref document: AT

Date of ref document: 19980315

Kind code of ref document: T

REF Corresponds to:

Ref document number: 69317328

Country of ref document: DE

Date of ref document: 19980416

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19980420

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980514

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19980515

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980611

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980611

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19980613

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: 79256

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]

Effective date: 19980311

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19980924

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

Ref document number: 79256

Country of ref document: IE

BERE Be: lapsed

Owner name: S.A. ETA FABRIQUES D'EBAUCHES

Effective date: 19980531

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20000131

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST