JPH0653259A - 実装基板及びダイボンディング方法 - Google Patents
実装基板及びダイボンディング方法Info
- Publication number
- JPH0653259A JPH0653259A JP20526892A JP20526892A JPH0653259A JP H0653259 A JPH0653259 A JP H0653259A JP 20526892 A JP20526892 A JP 20526892A JP 20526892 A JP20526892 A JP 20526892A JP H0653259 A JPH0653259 A JP H0653259A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor
- thermoplastic layer
- thermoplastic
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子の位置合わせの容易な
実装基板及びダイボンディング方法を提供することを目
的とする。 【構成】 本発明は、各半導体素子４ａ〜４ｄが搭載さ
れる部分を各半導体素子の裏面の形状と略同一形状に形
成したシート状のサーモプラスチックシート３ｂを、実
装基板本体の上部に融着してサーモプラスチック層３ａ
を形成する。このサーモプラスチック層３ａの上に半導
体素子４ａ〜４ｄを搭載し、半導体パッケージ１を加熱
してサーモプラスチック層３ａを溶融し、半導体素子４
ａ〜４ｄを半導体パッケージ１にダイボンディングす
る。すなわち、半導体素子４ａ〜４ｄが搭載されるそれ
ぞれの部分が、各半導体素子４ａ〜４ｄのそれぞれの裏
面の形状と略同一形状にそれぞれ形成されたサーモプラ
スチック層３ａをダイボンディング用の接着剤として用
いる。
実装基板及びダイボンディング方法を提供することを目
的とする。 【構成】 本発明は、各半導体素子４ａ〜４ｄが搭載さ
れる部分を各半導体素子の裏面の形状と略同一形状に形
成したシート状のサーモプラスチックシート３ｂを、実
装基板本体の上部に融着してサーモプラスチック層３ａ
を形成する。このサーモプラスチック層３ａの上に半導
体素子４ａ〜４ｄを搭載し、半導体パッケージ１を加熱
してサーモプラスチック層３ａを溶融し、半導体素子４
ａ〜４ｄを半導体パッケージ１にダイボンディングす
る。すなわち、半導体素子４ａ〜４ｄが搭載されるそれ
ぞれの部分が、各半導体素子４ａ〜４ｄのそれぞれの裏
面の形状と略同一形状にそれぞれ形成されたサーモプラ
スチック層３ａをダイボンディング用の接着剤として用
いる。
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ル等の複数の半導体素子を実装する実装基板及びダイボ
ンディング方法に関するものである。
ル等の複数の半導体素子を実装する実装基板及びダイボ
ンディング方法に関するものである。
【０００２】
【従来の技術】電子機器の高性能化、多機能化あるいは
軽薄短小化にともなって、ＬＳＩのマルチチップモジュ
ール化が進んでいる。このとき、複数のＬＳＩチップを
単一の半導体パッケージにダイボンディングする場合
に、半導体パッケージと各ＬＳＩチップの接合部には、
例えば、ＡｕＳｎ合金や、銀ペースト等が使用されてい
た（例えば、住友電気 140号、pp16〜pp23）。
軽薄短小化にともなって、ＬＳＩのマルチチップモジュ
ール化が進んでいる。このとき、複数のＬＳＩチップを
単一の半導体パッケージにダイボンディングする場合
に、半導体パッケージと各ＬＳＩチップの接合部には、
例えば、ＡｕＳｎ合金や、銀ペースト等が使用されてい
た（例えば、住友電気 140号、pp16〜pp23）。
【０００３】このときＡｕＳｎ合金によるダイボンディ
ングでは、Ａｕメッキされたダイパッドにチップの裏面
を押し付けて、共晶反応を行わせて接合する。この共晶
反応を起しやすくするために、接合部分に振動を与え
る。すなわち、ボンディングの後にチップを微動するス
クラブが必要であった。また、銀ペースト（主にエポキ
シ樹脂の中にＡｇ粉末を配合したもの）を使用した場合
には、これにＬＳＩチップを押し付け仮止めした後、加
熱して銀ペーストを硬化させていた（前掲、住友電気 1
40号、pp16〜pp23）。
ングでは、Ａｕメッキされたダイパッドにチップの裏面
を押し付けて、共晶反応を行わせて接合する。この共晶
反応を起しやすくするために、接合部分に振動を与え
る。すなわち、ボンディングの後にチップを微動するス
クラブが必要であった。また、銀ペースト（主にエポキ
シ樹脂の中にＡｇ粉末を配合したもの）を使用した場合
には、これにＬＳＩチップを押し付け仮止めした後、加
熱して銀ペーストを硬化させていた（前掲、住友電気 1
40号、pp16〜pp23）。
【０００４】
【発明が解決しようとする課題】しかし、ＡｕＳｎ合金
を用いるダイボンディングでは、スクラブを行うため複
数のＬＳＩチップにおいて相互間の相対的位置がずれて
しまった。また、銀ペーストを用いるダイボンディング
では、複数のＬＳＩチップを接合する際でも、それぞれ
のチップごとに個別に実装しなければ、銀ペーストが発
砲を起こすなどの欠点があった。そのため、あらかじめ
ワイヤボンディングを行う位置を決めておいても、チッ
プ相互間の相対的位置はずれてしまうので、ワイヤボン
ディングを行う際の位置合わせが困難になっていた。
を用いるダイボンディングでは、スクラブを行うため複
数のＬＳＩチップにおいて相互間の相対的位置がずれて
しまった。また、銀ペーストを用いるダイボンディング
では、複数のＬＳＩチップを接合する際でも、それぞれ
のチップごとに個別に実装しなければ、銀ペーストが発
砲を起こすなどの欠点があった。そのため、あらかじめ
ワイヤボンディングを行う位置を決めておいても、チッ
プ相互間の相対的位置はずれてしまうので、ワイヤボン
ディングを行う際の位置合わせが困難になっていた。
【０００５】そこで、本発明は係る問題点を解決する実
装基板及び半導体素子のダイボンディング方法を提供す
ることを目的とする。
装基板及び半導体素子のダイボンディング方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の半導体素子が実装される実装基板
において、実装基板本体と、実装基板本体に融着されて
いる熱可塑性プラスチック層とを備え、各半導体素子が
それぞれ搭載される熱可塑性プラスチック層の複数の素
子搭載部は、各半導体素子の裏面の外形の形状と略同一
の形状に形成され、複数の素子搭載部は連結部により連
結されていることを特徴とする。
に、本発明は、複数の半導体素子が実装される実装基板
において、実装基板本体と、実装基板本体に融着されて
いる熱可塑性プラスチック層とを備え、各半導体素子が
それぞれ搭載される熱可塑性プラスチック層の複数の素
子搭載部は、各半導体素子の裏面の外形の形状と略同一
の形状に形成され、複数の素子搭載部は連結部により連
結されていることを特徴とする。
【０００７】なお、熱可塑性プラスチック層の各素子搭
載部には、それぞれ異なる色彩が付されていることが望
ましい。
載部には、それぞれ異なる色彩が付されていることが望
ましい。
【０００８】さらに、各素子搭載部には、位置決め用の
記号が設けられていてもよい。
記号が設けられていてもよい。
【０００９】また、上記目的を達成するために、本発明
は、複数の半導体素子を実装基板にダイボンディングす
るダイボンディング方法において、各半導体素子がそれ
ぞれ搭載される複数の素子搭載部は各半導体素子の裏面
の外形の形状と略同一形状に形成され、複数の素子搭載
部は連結部により連結されている熱可塑性プラスチック
シートを実装基板本体に接触手段により接触させ、熱可
塑性プラスチックシートを加熱手段により加熱して、熱
可塑性プラスチックシートを実装基板本体に融着して熱
可塑性プラスチック層を形成する第１工程と、熱可塑性
プラスチック層の各素子搭載部に各半導体素子を搭載手
段によりそれぞれ搭載し、実装基板を加熱手段により加
熱して、半導体素子を熱可塑性プラスチック層に融着す
る第２工程とを備えることを特徴とする。
は、複数の半導体素子を実装基板にダイボンディングす
るダイボンディング方法において、各半導体素子がそれ
ぞれ搭載される複数の素子搭載部は各半導体素子の裏面
の外形の形状と略同一形状に形成され、複数の素子搭載
部は連結部により連結されている熱可塑性プラスチック
シートを実装基板本体に接触手段により接触させ、熱可
塑性プラスチックシートを加熱手段により加熱して、熱
可塑性プラスチックシートを実装基板本体に融着して熱
可塑性プラスチック層を形成する第１工程と、熱可塑性
プラスチック層の各素子搭載部に各半導体素子を搭載手
段によりそれぞれ搭載し、実装基板を加熱手段により加
熱して、半導体素子を熱可塑性プラスチック層に融着す
る第２工程とを備えることを特徴とする。
【００１０】さらに、上記目的を達成するために、本発
明は、複数の半導体素子を実装基板にダイボンディング
するダイボンディング方法において、熱可塑性プラスチ
ックシートを実装基板に接触手段により接触させ、熱可
塑性プラスチックシートを加熱手段により加熱して、熱
可塑性プラスチックシートを実装基板に融着して熱可塑
性プラスチック層を形成する第１工程と、実装基板が冷
却した後、熱可塑性プラスチック層を切込形成手段によ
り所定の形状に切り込んで、実装基板を加熱手段により
加熱し、熱可塑性プラスチック層の不要部分を除去手段
により取り除き、各半導体素子がそれぞれ搭載される複
数の素子搭載部を各半導体素子の裏面の外形の形状と略
同一形状に形成しつつ、複数の素子搭載部を連結する連
結部を形成する第２工程と、熱可塑性プラスチック層の
各素子搭載部に各半導体素子を搭載手段によりそれぞれ
搭載し、実装基板を加熱手段により加熱して、各半導体
素子を熱可塑性プラスチック層に融着する第３工程とを
備えることを特徴とする。
明は、複数の半導体素子を実装基板にダイボンディング
するダイボンディング方法において、熱可塑性プラスチ
ックシートを実装基板に接触手段により接触させ、熱可
塑性プラスチックシートを加熱手段により加熱して、熱
可塑性プラスチックシートを実装基板に融着して熱可塑
性プラスチック層を形成する第１工程と、実装基板が冷
却した後、熱可塑性プラスチック層を切込形成手段によ
り所定の形状に切り込んで、実装基板を加熱手段により
加熱し、熱可塑性プラスチック層の不要部分を除去手段
により取り除き、各半導体素子がそれぞれ搭載される複
数の素子搭載部を各半導体素子の裏面の外形の形状と略
同一形状に形成しつつ、複数の素子搭載部を連結する連
結部を形成する第２工程と、熱可塑性プラスチック層の
各素子搭載部に各半導体素子を搭載手段によりそれぞれ
搭載し、実装基板を加熱手段により加熱して、各半導体
素子を熱可塑性プラスチック層に融着する第３工程とを
備えることを特徴とする。
【００１１】
【作用】上記の請求項１の構成によれば、複数の半導体
装置が実装される実装基板には熱可塑性プラスチック層
が形成され、この熱可塑性プラスチック層の各半導体素
子が搭載されるそれぞれの素子搭載部は、各半導体素子
の裏面の外形の形状と略同一形状に形成され、複数の素
子搭載部は連結部により連結されている。すなわち、各
素子搭載部が各半導体素子の外形の裏面の形状と略同一
形状に形成されるので、複数の半導体素子を共通の実装
基板に実装するときも、容易に位置合せを行うことがで
きる。また、各素子搭載部が連結部により連結されてい
る熱可塑性プラスチック層をダイボンディング用の接着
剤として用いるので、各半導体素子相互間の位置関係に
おいて、ずれを生ずることがない。
装置が実装される実装基板には熱可塑性プラスチック層
が形成され、この熱可塑性プラスチック層の各半導体素
子が搭載されるそれぞれの素子搭載部は、各半導体素子
の裏面の外形の形状と略同一形状に形成され、複数の素
子搭載部は連結部により連結されている。すなわち、各
素子搭載部が各半導体素子の外形の裏面の形状と略同一
形状に形成されるので、複数の半導体素子を共通の実装
基板に実装するときも、容易に位置合せを行うことがで
きる。また、各素子搭載部が連結部により連結されてい
る熱可塑性プラスチック層をダイボンディング用の接着
剤として用いるので、各半導体素子相互間の位置関係に
おいて、ずれを生ずることがない。
【００１２】また、請求項２の構成によれば、熱可塑性
プラスチック層の各素子搭載部にそれぞれ異なる色彩を
付しているので、予め各半導体素子に対応させて色彩を
決めておけば、半導体素子を実装する位置を明確にする
ことができる。
プラスチック層の各素子搭載部にそれぞれ異なる色彩を
付しているので、予め各半導体素子に対応させて色彩を
決めておけば、半導体素子を実装する位置を明確にする
ことができる。
【００１３】さらに、請求項３の構成によれば、各素子
搭載部に位置決め用の記号を設けているので、予め各半
導体素子に対応させて記号を決めておけば、半導体素子
を実装する位置を明確にすることができる。
搭載部に位置決め用の記号を設けているので、予め各半
導体素子に対応させて記号を決めておけば、半導体素子
を実装する位置を明確にすることができる。
【００１４】上記の請求項４の方法によれば、熱可塑性
プラスチックシートの複数の各素子搭載部を各半導体素
子の裏面の外形の形状と略同一形状に切り取り、その
後、この熱可塑性プラスチックシートを実装基板に融着
して熱可塑性プラスチック層を形成する。この熱可塑性
プラスチック層の各素子搭載部上に各半導体素子をそれ
ぞれ搭載し、実装基板を加熱して熱可塑性プラスチック
層を溶融し、各半導体素子を実装基板にダイボンディン
グする。すなわち、熱可塑性プラスチック層の各素子搭
載部は、各半導体素子の裏面の外形の形状と略同一形状
に形成されているので、ダイボンディングの際の半導体
素子の位置合わせを容易に行うことができる。
プラスチックシートの複数の各素子搭載部を各半導体素
子の裏面の外形の形状と略同一形状に切り取り、その
後、この熱可塑性プラスチックシートを実装基板に融着
して熱可塑性プラスチック層を形成する。この熱可塑性
プラスチック層の各素子搭載部上に各半導体素子をそれ
ぞれ搭載し、実装基板を加熱して熱可塑性プラスチック
層を溶融し、各半導体素子を実装基板にダイボンディン
グする。すなわち、熱可塑性プラスチック層の各素子搭
載部は、各半導体素子の裏面の外形の形状と略同一形状
に形成されているので、ダイボンディングの際の半導体
素子の位置合わせを容易に行うことができる。
【００１５】また、複数の各素子搭載部が連結部により
連結されている熱可塑性プラスチックを接着剤として用
いるので、搭載された複数の半導体素子の相互の位置に
ずれを生ずることがない。
連結されている熱可塑性プラスチックを接着剤として用
いるので、搭載された複数の半導体素子の相互の位置に
ずれを生ずることがない。
【００１６】上記の請求項５の方法によれば、実装基板
に熱可塑性プラスチック層を形成し、この熱可塑性プラ
スチック層の各素子搭載部を各半導体素子の裏面の外形
の形状と略同一形状に切り抜いている。この熱可塑性プ
ラスチック層上に各半導体素子をそれぞれ搭載し、実装
基板を加熱して熱可塑性プラスチック層を溶融し、半導
体素子を実装基板にダイボンディングする。すなわち、
熱可塑性プラスチック層の各素子搭載部は、各半導体素
子の裏面の外形の形状と略同一形状に形成されているの
で、ダイボンディングの際の半導体素子の位置合わせを
容易に行うことができる。
に熱可塑性プラスチック層を形成し、この熱可塑性プラ
スチック層の各素子搭載部を各半導体素子の裏面の外形
の形状と略同一形状に切り抜いている。この熱可塑性プ
ラスチック層上に各半導体素子をそれぞれ搭載し、実装
基板を加熱して熱可塑性プラスチック層を溶融し、半導
体素子を実装基板にダイボンディングする。すなわち、
熱可塑性プラスチック層の各素子搭載部は、各半導体素
子の裏面の外形の形状と略同一形状に形成されているの
で、ダイボンディングの際の半導体素子の位置合わせを
容易に行うことができる。
【００１７】また、複数の各素子搭載部が連結部により
連結されている熱可塑性プラスチックを接着剤として用
いるので、搭載された複数の半導体素子の相互の位置関
係にずれを生ずることがない。
連結されている熱可塑性プラスチックを接着剤として用
いるので、搭載された複数の半導体素子の相互の位置関
係にずれを生ずることがない。
【００１８】
【実施例】以下、添付図面を参照して、本発明の実施例
を説明する。なお、図面の説明において同一要素には同
一符号を付し、重複する説明を省略する。
を説明する。なお、図面の説明において同一要素には同
一符号を付し、重複する説明を省略する。
【００１９】本発明に係る実装パッケージについて説明
する。
する。
【００２０】図１は本実施例に係る半導体パッケージ
に、半導体素子を複数搭載した状態を示した斜視図であ
る。図２は、本実施例に係る半導体パッケージに半導体
素子を搭載する組立斜視図である。
に、半導体素子を複数搭載した状態を示した斜視図であ
る。図２は、本実施例に係る半導体パッケージに半導体
素子を搭載する組立斜視図である。
【００２１】図示のごとく、本実施例に係る半導体パッ
ケージ１は、半導体パッケージ本体２と、半導体パッケ
ージ本体２の上部に融着されている熱可塑性プラスチッ
ク層（サーモプラスチック層）３ａとを備えている。半
導体パッケージ本体２は、矩形のパッケージベースと、
パッケージベースの上面に積み重ねられた枠ブロックと
を有して構成されている。このサーモプラスチック層３
ａは、各半導体素子４ａ〜４ｄがそれぞれ搭載される各
素子搭載部５ａ〜５ｄが、各半導体素子４ａ〜４ｄの裏
面の外形（パッド電極が形成された面を表面とする）の
形状と略同一形状に形成されている。各素子搭載部５ａ
〜５ｄは、サーモプラスチック層３ａの一部である連結
部６ａ、６ｂにより連結されている。さらに、各素子搭
載部５ａ〜５ｄは、搭載される半導体素子４ａ〜４ｄの
位置がそれぞれ明確に区別できるように、各半導体素子
４ａ〜４ｄごとに対応させて異なる色彩で色分けされて
いる。
ケージ１は、半導体パッケージ本体２と、半導体パッケ
ージ本体２の上部に融着されている熱可塑性プラスチッ
ク層（サーモプラスチック層）３ａとを備えている。半
導体パッケージ本体２は、矩形のパッケージベースと、
パッケージベースの上面に積み重ねられた枠ブロックと
を有して構成されている。このサーモプラスチック層３
ａは、各半導体素子４ａ〜４ｄがそれぞれ搭載される各
素子搭載部５ａ〜５ｄが、各半導体素子４ａ〜４ｄの裏
面の外形（パッド電極が形成された面を表面とする）の
形状と略同一形状に形成されている。各素子搭載部５ａ
〜５ｄは、サーモプラスチック層３ａの一部である連結
部６ａ、６ｂにより連結されている。さらに、各素子搭
載部５ａ〜５ｄは、搭載される半導体素子４ａ〜４ｄの
位置がそれぞれ明確に区別できるように、各半導体素子
４ａ〜４ｄごとに対応させて異なる色彩で色分けされて
いる。
【００２２】ここでサーモプラスチック層３ａを形成す
るサーモプラスチックシート３ｂとしては、熱伝導性が
よく（例えば、最高は0.12Ｗ／℃・ｃｍ）、融着温度
（例えば、２５０℃）も低い物質（例えば、ＡＴＩ社
製、ＴＰ８５５０等）が使用されることがよい。なお、
サーモプラスチックシート３ｂは、混入される物質の性
質や、その物質を混入する量によって、導電性や熱伝導
性を自在に変化させることができる。
るサーモプラスチックシート３ｂとしては、熱伝導性が
よく（例えば、最高は0.12Ｗ／℃・ｃｍ）、融着温度
（例えば、２５０℃）も低い物質（例えば、ＡＴＩ社
製、ＴＰ８５５０等）が使用されることがよい。なお、
サーモプラスチックシート３ｂは、混入される物質の性
質や、その物質を混入する量によって、導電性や熱伝導
性を自在に変化させることができる。
【００２３】次に、本実施例に係る半導体パッケージの
作用について説明する。
作用について説明する。
【００２４】まず、半導体パッケージには熱可塑性プラ
スチック層が形成され、この熱可塑性プラスチック層の
各素子搭載部は、各半導体素子の裏面の外形の形状と略
同一形状に形成されている。すなわち、各素子搭載部が
各半導体素子の裏面の外形の形状と略同一形状に形成さ
れるので、複数の半導体素子を共通の実装基板に実装す
るときも、位置合せを容易に行うことができる。また、
各素子搭載部５ａ〜５ｄが連結部６ａ、６ｂにより連結
されている熱可塑性プラスチック層をダイボンディング
用の接着剤として用いるので、各半導体素子相互間の位
置関係にずれを生ずることがない。
スチック層が形成され、この熱可塑性プラスチック層の
各素子搭載部は、各半導体素子の裏面の外形の形状と略
同一形状に形成されている。すなわち、各素子搭載部が
各半導体素子の裏面の外形の形状と略同一形状に形成さ
れるので、複数の半導体素子を共通の実装基板に実装す
るときも、位置合せを容易に行うことができる。また、
各素子搭載部５ａ〜５ｄが連結部６ａ、６ｂにより連結
されている熱可塑性プラスチック層をダイボンディング
用の接着剤として用いるので、各半導体素子相互間の位
置関係にずれを生ずることがない。
【００２５】さらに、熱伝導性の良いサーモプラスチッ
クを用いれば、半導体素子４ａ〜４ｄからの放熱性を良
くすることができる。これにより、高い消費電力を必要
とする半導体素子４ａ〜４ｄのダイボンディングを行う
のにも効果がある。
クを用いれば、半導体素子４ａ〜４ｄからの放熱性を良
くすることができる。これにより、高い消費電力を必要
とする半導体素子４ａ〜４ｄのダイボンディングを行う
のにも効果がある。
【００２６】次に、このサーモプラスチック層３ａを半
導体パッケージ本体２に形成する方法について説明す
る。
導体パッケージ本体２に形成する方法について説明す
る。
【００２７】まず、サーモプラスチックシート３ｂをレ
ーザーカッター（図示せず）を用いて切り抜いて、各素
子搭載部５ａ〜５ｄを各半導体素子４ａ〜４ｄの裏面の
外形の形状と略同一形状に形成する。
ーザーカッター（図示せず）を用いて切り抜いて、各素
子搭載部５ａ〜５ｄを各半導体素子４ａ〜４ｄの裏面の
外形の形状と略同一形状に形成する。
【００２８】次いで、成型したサーモプラスチックシー
ト３ｂを載置装置で半導体パッケージ１に載置する。次
いで、サーモプラスチックシート３ｂを載置した状態で
半導体パッケージ１を発熱コイル（図示せず）で熱を加
えて加熱（例えば２５０℃）し、サーモプラスチックシ
ート３ｂを半導体パッケージ１に融着してサーモプラス
チック層３ａを形成する。
ト３ｂを載置装置で半導体パッケージ１に載置する。次
いで、サーモプラスチックシート３ｂを載置した状態で
半導体パッケージ１を発熱コイル（図示せず）で熱を加
えて加熱（例えば２５０℃）し、サーモプラスチックシ
ート３ｂを半導体パッケージ１に融着してサーモプラス
チック層３ａを形成する。
【００２９】また、サーモプラスチック層３ａを半導体
パッケージ本体２に形成する別の方法について説明す
る。
パッケージ本体２に形成する別の方法について説明す
る。
【００３０】まず、半導体パッケージ１にサーモプラス
チックシート３ｂを載置し、この状態で半導体パッケー
ジ１を発熱コイル（図示せず）で熱を加えて加熱し、サ
ーモプラスチックシート３ｂを半導体パッケージ１に融
着してサーモプラスチック層３ａを形成する。次いで、
半導体パッケージ１に融着したサーモプラスチック層３
ａをレーザーカッター（図示せず）により切り込んで、
各素子搭載部５ａ〜５ｄを、各半導体素子４ａ〜４ｄの
裏面の外形の形状と略同一形状に形成し、この状態で半
導体パッケージ１を発熱コイル（図示せず）で熱を加え
て加熱（例えば２５０℃）して半導体パッケージ１のサ
ーモプラスチック層３ａの不要な部分を取り除いてサー
モプラスチック層３ａを形成する。
チックシート３ｂを載置し、この状態で半導体パッケー
ジ１を発熱コイル（図示せず）で熱を加えて加熱し、サ
ーモプラスチックシート３ｂを半導体パッケージ１に融
着してサーモプラスチック層３ａを形成する。次いで、
半導体パッケージ１に融着したサーモプラスチック層３
ａをレーザーカッター（図示せず）により切り込んで、
各素子搭載部５ａ〜５ｄを、各半導体素子４ａ〜４ｄの
裏面の外形の形状と略同一形状に形成し、この状態で半
導体パッケージ１を発熱コイル（図示せず）で熱を加え
て加熱（例えば２５０℃）して半導体パッケージ１のサ
ーモプラスチック層３ａの不要な部分を取り除いてサー
モプラスチック層３ａを形成する。
【００３１】次に、本実施例に係るダイボンディング方
法について、上記のような方法でサーモプラスチック層
３ａを形成した半導体パッケージ１を用いて説明する。
法について、上記のような方法でサーモプラスチック層
３ａを形成した半導体パッケージ１を用いて説明する。
【００３２】まず、サーモプラスチック層３ａの各素子
搭載部５ａ〜５ｄに、それぞれ対応する各半導体素子４
ａ〜４ｄをそれぞれ搭載する。このとき、半導体パッケ
ージ１の上方に設置されたカメラ（図示せず）からの出
力信号を画像処理して、モニタ（図示せず）により各半
導体素子４ａ〜４ｄの位置を確認しながら、各半導体素
子４ａ〜４ｄを各素子搭載部５ａ〜５ｄに載置する。次
いで、複数の半導体素子４ａ〜４ｄが搭載された半導体
パッケージ１を発熱コイルで加熱し、サーモプラスチッ
ク層３ａを溶融し、さらに、半導体パッケージ１を冷却
装置により冷却して、各半導体素子４ａ〜４ｄとサーモ
プラスチック層３ａとを融着する。これにより半導体パ
ッケージ１への半導体素子４ａ〜４ｄのダイボンディン
グが終了する。
搭載部５ａ〜５ｄに、それぞれ対応する各半導体素子４
ａ〜４ｄをそれぞれ搭載する。このとき、半導体パッケ
ージ１の上方に設置されたカメラ（図示せず）からの出
力信号を画像処理して、モニタ（図示せず）により各半
導体素子４ａ〜４ｄの位置を確認しながら、各半導体素
子４ａ〜４ｄを各素子搭載部５ａ〜５ｄに載置する。次
いで、複数の半導体素子４ａ〜４ｄが搭載された半導体
パッケージ１を発熱コイルで加熱し、サーモプラスチッ
ク層３ａを溶融し、さらに、半導体パッケージ１を冷却
装置により冷却して、各半導体素子４ａ〜４ｄとサーモ
プラスチック層３ａとを融着する。これにより半導体パ
ッケージ１への半導体素子４ａ〜４ｄのダイボンディン
グが終了する。
【００３３】この後、各半導体素子４ａ〜４ｄのボンデ
ィングパッドと半導体パッケージ１上のインナーリード
とを、ワイヤボンディング装置（図示せず）によりＡｕ
線を用いてワイヤボンディングを行えば、半導体素子４
ａ〜４ｄを半導体パッケージ１へ実装する実装工程が終
了する。
ィングパッドと半導体パッケージ１上のインナーリード
とを、ワイヤボンディング装置（図示せず）によりＡｕ
線を用いてワイヤボンディングを行えば、半導体素子４
ａ〜４ｄを半導体パッケージ１へ実装する実装工程が終
了する。
【００３４】従って、本実施例に係るダイボンディング
方法によれば、各素子搭載部５ａ〜５ｄを各半導体素子
４ａ〜４ｄの裏面の外形の形状と略同一形状に形成した
サーモプラスチック層３ａをダイボンディング用の接着
剤として用いる。すなわち、サーモプラスチック層３ａ
の各素子搭載部５ａ〜５ｄは、各半導体素子の裏面の外
形の形状と略同一形状に形成されているので、ダイボン
ディングの際の半導体素子の位置合わせを容易に行うこ
とができる。
方法によれば、各素子搭載部５ａ〜５ｄを各半導体素子
４ａ〜４ｄの裏面の外形の形状と略同一形状に形成した
サーモプラスチック層３ａをダイボンディング用の接着
剤として用いる。すなわち、サーモプラスチック層３ａ
の各素子搭載部５ａ〜５ｄは、各半導体素子の裏面の外
形の形状と略同一形状に形成されているので、ダイボン
ディングの際の半導体素子の位置合わせを容易に行うこ
とができる。
【００３５】また、各素子搭載部５ａ〜５ｄが連結部６
ａ、６ｂにより連結されているサーモプラスチック層３
ａを接着剤として用いるので、搭載された複数の半導体
素子４ａ〜４ｄの相互の位置関係にずれを生ずることが
ない。更にこのため、ＡｕＳｎ共晶合金を用いた場合の
ようなスクラブを必要とせず、銀ペーストを用いた場合
のような発砲を起こす虞もない。従って、複数の半導体
素子４ａ〜４ｄを精度良くダイボンディングすることが
できる。
ａ、６ｂにより連結されているサーモプラスチック層３
ａを接着剤として用いるので、搭載された複数の半導体
素子４ａ〜４ｄの相互の位置関係にずれを生ずることが
ない。更にこのため、ＡｕＳｎ共晶合金を用いた場合の
ようなスクラブを必要とせず、銀ペーストを用いた場合
のような発砲を起こす虞もない。従って、複数の半導体
素子４ａ〜４ｄを精度良くダイボンディングすることが
できる。
【００３６】なお、サーモプラスチック板３の各素子搭
載部５ａ〜５ｄには、それぞれ異なる色彩を付している
ので、予め各半導体素子４ａ〜４ｄに対応させて色彩を
決めておけば、各半導体素子４ａ〜４ｄを実装する位置
が明確になる。このとき、カラーカメラからの出力信号
を画像処理して、カラーモニタ（図示せず）により各半
導体素子４ａ〜４ｄの位置を色彩により識別しながら、
各半導体素子４ａ〜４ｄをそれぞれ対応する素子搭載部
５ａ〜５ｄに載置する。
載部５ａ〜５ｄには、それぞれ異なる色彩を付している
ので、予め各半導体素子４ａ〜４ｄに対応させて色彩を
決めておけば、各半導体素子４ａ〜４ｄを実装する位置
が明確になる。このとき、カラーカメラからの出力信号
を画像処理して、カラーモニタ（図示せず）により各半
導体素子４ａ〜４ｄの位置を色彩により識別しながら、
各半導体素子４ａ〜４ｄをそれぞれ対応する素子搭載部
５ａ〜５ｄに載置する。
【００３７】このダイボンディングの信頼性について
は、熱衝撃試験を−６５℃〜１５０℃の間の温度変化の
条件下で１００回行った。その結果、シア強度はＧａＡ
ｓ５ｍｍ角チップ／Ａｌ2 Ｏ3 では 4.6ｋｇ、ＧａＡｓ
５ｍｍ角チップ／ＡｌＮでは 7.7ｋｇであり、ダイボン
ディングとして十分信頼性を有することが証明された。
は、熱衝撃試験を−６５℃〜１５０℃の間の温度変化の
条件下で１００回行った。その結果、シア強度はＧａＡ
ｓ５ｍｍ角チップ／Ａｌ2 Ｏ3 では 4.6ｋｇ、ＧａＡｓ
５ｍｍ角チップ／ＡｌＮでは 7.7ｋｇであり、ダイボン
ディングとして十分信頼性を有することが証明された。
【００３８】さらに、実装した半導体素子４ａ〜４ｄに
故障が生じても、半導体パッケージ１を再度加熱するこ
とで故障を生じた半導体素子のみを取り外すことができ
る。そして、上記のダイボンディング方法を繰り返せば
正常な半導体素子に取り替えることができるので、一部
の半導体素子の不良により半導体パッケージ全体が不良
となるような無駄を回避することができるなお、本実施
例においては、半導体パッケージ１に半導体素子４ａ〜
４ｄをダイボンディングするものについて説明したが、
他の実施例として、半導体パッケージ１ではなくリード
フレームを用いても上記と同様の方法でダイボンディン
グすることができる。また、サーモプラスチック層３ａ
の各部分に付された色彩の変わりに記号を用いてもよ
い。
故障が生じても、半導体パッケージ１を再度加熱するこ
とで故障を生じた半導体素子のみを取り外すことができ
る。そして、上記のダイボンディング方法を繰り返せば
正常な半導体素子に取り替えることができるので、一部
の半導体素子の不良により半導体パッケージ全体が不良
となるような無駄を回避することができるなお、本実施
例においては、半導体パッケージ１に半導体素子４ａ〜
４ｄをダイボンディングするものについて説明したが、
他の実施例として、半導体パッケージ１ではなくリード
フレームを用いても上記と同様の方法でダイボンディン
グすることができる。また、サーモプラスチック層３ａ
の各部分に付された色彩の変わりに記号を用いてもよ
い。
【００３９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、複数の半導体装置が実装される実装基板には熱
可塑性プラスチック層が形成されており、この熱可塑性
プラスチック層の各半導体素子が搭載されるそれぞれの
素子搭載部は、各半導体素子の裏面の外形の形状と略同
一形状に形成され、複数の素子搭載部は連結部により連
結されている。すなわち、各素子搭載部が各半導体素子
の裏面の外形の形状と略同一形状に形成されるので、複
数の半導体素子を共通の実装基板に実装するときも、位
置合せを容易に行うことができる。また、各素子搭載部
が連結部により連結されている熱可塑性プラスチック層
をダイボンディング用の接着剤として用いるので、各半
導体素子相互間の位置関係において、ずれを生ずること
がない。
よれば、複数の半導体装置が実装される実装基板には熱
可塑性プラスチック層が形成されており、この熱可塑性
プラスチック層の各半導体素子が搭載されるそれぞれの
素子搭載部は、各半導体素子の裏面の外形の形状と略同
一形状に形成され、複数の素子搭載部は連結部により連
結されている。すなわち、各素子搭載部が各半導体素子
の裏面の外形の形状と略同一形状に形成されるので、複
数の半導体素子を共通の実装基板に実装するときも、位
置合せを容易に行うことができる。また、各素子搭載部
が連結部により連結されている熱可塑性プラスチック層
をダイボンディング用の接着剤として用いるので、各半
導体素子相互間の位置関係において、ずれを生ずること
がない。
【００４０】また、熱可塑性プラスチック板の各素子搭
載部には、それぞれ異なる色彩を付したり、位置決め用
の記号を設ければ、半導体素子を実装する位置を明確に
することができる。
載部には、それぞれ異なる色彩を付したり、位置決め用
の記号を設ければ、半導体素子を実装する位置を明確に
することができる。
【００４１】また、上記の方法によれば、実装基板には
熱可塑性プラスチック層を形成し、さらに、熱可塑性プ
ラスチック層の各素子搭載部を、各半導体素子の裏面の
外形の形状と略同一形状に形成しつつ、複数の素子搭載
部を連結する連結部を形成する。この熱可塑性プラスチ
ック層の上に半導体素子を搭載し、実装基板を加熱して
熱可塑性プラスチック層を溶融し、半導体素子を実装基
板にダイボンディングする。すなわち、熱可塑性プラス
チック層の各素子搭載部は、各半導体素子の裏面の外形
の形状と略同一形状に形成されているので、各種の半導
体素子の搭載位置を容易に決めることができるととも
に、ダイボンディングの際の半導体素子の位置合わせを
容易に行うことができる。また、各素子搭載部が連結部
により連結された熱可塑性プラスチックを接着剤として
用いるので、搭載された複数の半導体素子の相互の位置
関係にずれを生ずることがない。このようにサーモプラ
スチックを用いた場合には、ＡｕＳｎ共晶合金を用いた
場合のようなスクラブを必要とせず、銀ペーストを用い
た場合のような発砲を起こす虞もない。
熱可塑性プラスチック層を形成し、さらに、熱可塑性プ
ラスチック層の各素子搭載部を、各半導体素子の裏面の
外形の形状と略同一形状に形成しつつ、複数の素子搭載
部を連結する連結部を形成する。この熱可塑性プラスチ
ック層の上に半導体素子を搭載し、実装基板を加熱して
熱可塑性プラスチック層を溶融し、半導体素子を実装基
板にダイボンディングする。すなわち、熱可塑性プラス
チック層の各素子搭載部は、各半導体素子の裏面の外形
の形状と略同一形状に形成されているので、各種の半導
体素子の搭載位置を容易に決めることができるととも
に、ダイボンディングの際の半導体素子の位置合わせを
容易に行うことができる。また、各素子搭載部が連結部
により連結された熱可塑性プラスチックを接着剤として
用いるので、搭載された複数の半導体素子の相互の位置
関係にずれを生ずることがない。このようにサーモプラ
スチックを用いた場合には、ＡｕＳｎ共晶合金を用いた
場合のようなスクラブを必要とせず、銀ペーストを用い
た場合のような発砲を起こす虞もない。
【００４２】このため、搭載される複数の半導体素子の
位置関係が相互にずれを生ずることがない。すなわち、
複数の半導体素子を精度良くダイボンディングすること
ができる。
位置関係が相互にずれを生ずることがない。すなわち、
複数の半導体素子を精度良くダイボンディングすること
ができる。
【００４３】また、スクラブ等を必要としないことから
プロセスの簡略化を図ることができ、さらに、精度良く
ダイボンディングすることができることからも、ダイボ
ンディングの機械化に有効となる。
プロセスの簡略化を図ることができ、さらに、精度良く
ダイボンディングすることができることからも、ダイボ
ンディングの機械化に有効となる。
【図１】本実施例に係る半導体パッケージに半導体素子
を複数搭載した状態を示した斜視図である。
を複数搭載した状態を示した斜視図である。
【図２】本実施例に係る半導体パッケージに半導体素子
を搭載する組立斜視図である。
を搭載する組立斜視図である。
１…半導体パッケージ、３…サーモプラスチック板、４
ａ〜４ｄ…半導体素子、５ａ〜５ｄ…素子搭載部。
ａ〜４ｄ…半導体素子、５ａ〜５ｄ…素子搭載部。
Claims (5)
- 【請求項１】 複数の半導体素子が実装される実装基板
において、 実装基板本体と、 前記実装基板本体に融着されている熱可塑性プラスチッ
ク層とを備え、 前記各半導体素子がそれぞれ搭載される前記熱可塑性プ
ラスチック層の複数の素子搭載部は、前記各半導体素子
の裏面の外形の形状と略同一の形状に形成され、前記複
数の素子搭載部は連結部により連結されていることを特
徴とする実装基板。 - 【請求項２】 前記熱可塑性プラスチック層の各素子搭
載部には、それぞれ異なる色彩が付されていることを特
徴とする請求項１に記載の半導体素子実装基板。 - 【請求項３】 前記素子搭載部には、位置決め用の記号
が設けられていることを特徴とする請求項１に記載の半
導体素子実装基板。 - 【請求項４】 複数の半導体素子を実装基板にダイボン
ディングするダイボンディング方法において、 前記各半導体素子がそれぞれ搭載される複数の素子搭載
部は前記各半導体素子の裏面の外形の形状と略同一形状
に形成され、前記複数の素子搭載部は連結部により連結
されている熱可塑性プラスチックシートを実装基板本体
に接触手段により接触させ、前記熱可塑性プラスチック
シートを加熱手段により加熱して、前記熱可塑性プラス
チックシートを前記実装基板本体に融着して熱可塑性プ
ラスチック層を形成する第１工程と、 前記熱可塑性プラスチック層の前記各素子搭載部に前記
各半導体素子を搭載手段によりそれぞれ搭載し、前記実
装基板を加熱手段により加熱して、前記半導体素子を前
記熱可塑性プラスチック層に融着する第２工程とを備え
ることを特徴とするダイボンディング方法。 - 【請求項５】 複数の半導体素子を実装基板にダイボン
ディングするダイボンディング方法において、 熱可塑性プラスチックシートを実装基板に接触手段によ
り接触させ、前記熱可塑性プラスチックシートを加熱手
段により加熱して、前記熱可塑性プラスチックシートを
前記実装基板に融着して熱可塑性プラスチック層を形成
する第１工程と、 前記実装基板が冷却した後、前記熱可塑性プラスチック
層を切込形成手段により所定の形状に切り込んで、前記
実装基板を加熱手段により加熱し、前記熱可塑性プラス
チック層の不要部分を除去手段により取り除き、前記各
半導体素子がそれぞれ搭載される複数の素子搭載部を前
記各半導体素子の裏面の外形の形状と略同一形状に形成
しつつ、前記複数の素子搭載部を連結する連結部を形成
する第２工程と、 前記熱可塑性プラスチック層の前記各素子搭載部に前記
各半導体素子を搭載手段によりそれぞれ搭載し、前記実
装基板を加熱手段により加熱して、前記各半導体素子を
前記熱可塑性プラスチック層に融着する第３工程とを備
えることを特徴とするダイボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20526892A JPH0653259A (ja) | 1992-07-31 | 1992-07-31 | 実装基板及びダイボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20526892A JPH0653259A (ja) | 1992-07-31 | 1992-07-31 | 実装基板及びダイボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653259A true JPH0653259A (ja) | 1994-02-25 |
Family
ID=16504171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20526892A Pending JPH0653259A (ja) | 1992-07-31 | 1992-07-31 | 実装基板及びダイボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653259A (ja) |
-
1992
- 1992-07-31 JP JP20526892A patent/JPH0653259A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900077B2 (en) | Methods of forming board-on-chip packages | |
| US6324072B1 (en) | Microelectronic component of sandwich construction | |
| JP2577766B2 (ja) | 半導体デバイスの実装方法およびその実装化装置 | |
| US20010034082A1 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP2000208696A (ja) | 電子半導体素子、多重チップモジュ―ル及びその列 | |
| JP2003124262A5 (ja) | ||
| JP2000243875A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH0653259A (ja) | 実装基板及びダイボンディング方法 | |
| JP2002261336A (ja) | 熱電モジュールおよび熱電モジュールを放熱部材に組み付ける方法 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
| JPH05243327A (ja) | フィルムキャリア半導体装置 | |
| JPS615535A (ja) | 半導体装置 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 |