JPH06511374A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 スイッチングレギュレータ 本発明は、共振形変換器として構成されているブ、ソシュブル形変換回路から出 発している。

コノ形式の共振変換器は例えば、Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＸＶ ｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　ＰＣＴ　Ｃｏｎｆｅｒｅｎｃｅ、　１９８ ８年６月、　Ｉｎｔｅｒｔｅｃ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、　Ｖｅｎｔｕ ｒａ、　Ｃａ１ｉｆ、。

ＵＳＡ、第９４ないし１２２頁から公知である。

西独国特許出願公告第２９４１００９号公報から、従来のブッンユブル形変換回 路に、殊に、例えばサテライト電力供給の場合におけるような著しく変動する入 力端子を処理すべき目的のために直列スイッチングレギュレータを前置接続する ことが公知である。この直列スイッチングレギュレータは通例、スイ・ンチング レギュレータ出力電圧に依存してパルス幅変調される。後置接続されたプンンユ ブル形変換回路は、一定の持続時間のブツシュプルパルスによってかまたは同様 にパルス幅変調されたパルスによって作動される。本発明の課題は、冒頭に述べ た形式のスイ・ソチングレギュレータを、高い効率が実現可能であるように構成 することである。この課題は、請求項１の構成要件によって解決される。その他 の請求項には、本発明の有利な実施例が示されている。

本発明のスイッチングレギュレータは、相応の共振コンデンサの容量を従来の共 振または単共振変換器の場合より太き（することができるという利点を有してい る。共振コンデンサの再充電に対して、十分な時間、即ちその都度、その期間に それぞれのプッシュプルスイッチが開放されている期間および間隙期間が使用可 能である。プッシュプル形変換回路の変圧器は、比較し得る別の共振形変換器よ り良好に利用され、即ち出力を同じとした場合、小形化することができる。この ことは殊に、サテライトにおける用途に対して有利である。２つの昇圧形調整器 の制御は非常に信頼性が高い。というのは、制御判断基準がプッシュプル形変換 回路の別個の分岐から得られるからである。昇圧形調整器の制御のために共振コ ンデンサにおける電圧の加算によって、障害信号（リップル）が大幅に抑圧され る。

次に本発明の実施例を図面を用いて詳細に説明する第１図は、本発明のスイッチ レギュレータの基本回路図であり、 第２図は、第１図のスイッチレギュレータに対する選択された信号の時間経過を 示す線図であり、第３図は、プッシュプル分岐の１つに対するプッシュプル形変 換回路の等価回路図であり、第４図は、種々の素子の回路定数選定に対するブツ シュブル形変換回路の転流ないし反転振動電流を示す線図である。

第１図には、入力直流電圧源ＱＥから並列に給電される２つの昇圧形調整器ＡＲ Ｉ、ＡＲ２（ブーストレギュレータ）が示されており、それらには、並列プッシ ュプル形直流電圧変換回路Ｇ　Ｗが後置接続されている。昇圧形調整器ＡＲＩお よびＡＲ２はそれぞれ、ここではスイッチＳ３およびＳ４によって示されている 、並列分岐における調整素子およびダイオードＤ３ないしＤ４が直列に接続され ている直列インダクタンスＬ１ないしＬ２を有している。昇圧形調整器ＡＲＩお よびＡＲ２の出力側はそれぞれ、並列分岐にコンデンサＣＩないしＣ２を有して いる。直列インダクタンスＬ１およびＬ２は磁気的に相互に分離または弱く結合 することができる。プッシュプル形変換回路ＧＷは、２つの相互に直流的に分離 されている１次巻線Ｗ１およびＷ２と２次巻線Ｗ３とを備えた出力変圧器Ｔｒを 有している。それぞれの昇圧形調整器ＡＲ１ないしＡＲ２の出力側は、ブツシュ プル形変換回路ＧＷのプッシュプル分岐に接続されている。第１図の実施例にお いてこのことは、昇圧形調整器ＡＲＩのダイオードＤ３が１次巻線Ｗ１に直列に 接続されておりかつ昇圧形調整器ＡＲ２のダイオードＤ４が１次巻線Ｗ２に直列 に接続されていることによって実現されている。ブツノユブル形変換回路ＧＷの 出力回路に、ダイオードＤ１、Ｄ２および平滑コンデンサＣｑｌおよびＣｑ２を 有する２つの整流回路が図示されている。プッシュプル形変換回路の２つのプッ シュブルスイ・ソチＳ１およびＳ２はそれぞれ、１次巻線Ｗ１ないしＷ２の１つ に直列に接続されている。１次巻線Ｗ１およびＷ２の巻線方向は第１図には点に よって示されて（する。プッシュプル形変換回を共振形成回路として構成するた め１こ、従来の解決法とは異なって、２つの共振コンデンサＣ１およびＣ２が設 けられている。これら共振コンデンサＣ１，Ｃ２は同時に、昇圧形調整器ＡＲＩ およびＡＲ２の出力コンデンサを形成する。それら１マ、ブツシュブル分岐に関 してそれぞれ、１次巻線Ｗ１なｐｚしｗ２およびプッシュブルスイ・ソチＳ１な ＬＸしＳ２カ）ら成る直列回路に並列に存在している。共振コンデンサは、択一 的実施例として、ブツシュブル分岐１こお番する別の箇所に設けることもできる 。

プッシュプルスイッチＳ１およびＳ２の切換プランが、第２図の第１行に示され ている。周期Ｔ、４）間畳こ、スイッチＳ１およびＳ２が交互にターンオンされ る。間隙期間ＴＧの間、２つのスイ・ソチカ吃無電流である。この間隙期間Ｔｃ は有利には、この期間；こお（１てプッシュプル形変換回路の形の共振形成回路 が場合各こよって、寄生の巻線容量または整流器容量と関連して転流ないし反転 振動することができるように選択される。間隙期間ＴＧを考慮したスイ・ソチＳ １およびＳ２１こ対する制御信号を処理するために、ヨーロッパ特許出願公開第 ７７９５８号公報に記載の制御装置を使用することができる。１次側のプッシュ プル分岐における電流ｊｓｌおよびｉｌ、は第２図の第２行に示されている（ｉ ｌ２は破線で示されている）。第２図の第３行には、共振コンデンサＣ１，Ｃ２ における電圧ＵｔＩないしＵＣ２が示されている。プッシュプル分岐に対する等 価回路図が第３図に示されている。変圧器Ｔｒはその漂遊インダクタンスし、に よって表されている。電圧Ｕ０は、２次回路によって変圧された出力電圧を表し ている。その場合共振コンデンサｃ１ないしＣ２に次の電圧が加わる： の種々の値に対して第４図に転流ないし反転振動電流１ＬＬＩ＋が図示されてい る。値２が高く選択されればされる程、共振のＱは高くなる。電流の急峻な零点 通過を得かつこのようにして一層確実な切換を実現するために、値２をできるだ け大きく選択すると有利である昇圧形調整器ＡＲＩおよびＡＲ２に対する制御信 号　゛を発生するために、共通の制御回路Ｓｔが設けられている。この制御回路 を用いて調整素子Ｓ３およびＧ４が交互にターンオンされる。制御回路Ｓｔはパ ルス幅変調器ＰＢＭを含んでいる。パルス変調器ＰＢＭに対する制御判断基準と して、共振コンデンサＣ１およびＣ２における電圧並びにスイッチングレギュレ ータの、入力直流電圧源と２つの昇圧形調整器ＡＲＩおよびＡＲ２の入力側の共 通の入力側の接続点との間を流れるエネルギー消費電流ｉ　Ａが用いられる。こ れに対して択一的に、第１図に示されているように、昇圧形調整器ＡＲＩおよび ＡＲ２のそれぞれによって消費される電流をそれぞれ電流変換器ＳＷＩおよびＳ Ｗ２を用いて検出しかつ２つの整流器Ｄ５．Ｄ６を用いて整流することもできる 。２つの整流器Ｄ５．Ｄ６の出力側は相互に接続されておりかつ共通の抵抗に導 かれている。この抵抗は、のこぎり波状電圧源ＱＳＺに対して直列に、コンパレ ータとして構成されているパルス幅変調器ＰＢＭの反転入力側に接続されている 。昇圧形調整器ＡＲＩおよびＡＲ２の電流の別個の検出は、２つのスイッチＳ３ およびＧ４の切換時間における非対称性が誤差を導くおそれがないという利点を 有する。

パルス幅変調器ＰＢＭの非反転大刀側は、誤差信号増幅器ＦＶの出力側に接続さ れている。この誤差信号増幅器は別の切換判断基準−ここでは共振コンデンサＣ １、Ｃ２における電圧−を基準電圧Ｕｒと比較する。

この制御回路Ｓｔの機能は、米国特許第５００１４１３号明細書から読み取るこ とができる。従ってスイッチングレギュレータ調整素子ｓ３およびＧ４に対する 制御パルスの長さは、エネルギー消費電流ｆ　Ａないしここの昇圧形調整器のエ ネルギー消費電流の高さおよび誤差信号増幅器ＦＶの出力側における誤差信号の 高さに依存している。共振コンデンサに依存した制御判断基準を得るために、抵 抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がら成る加算回路網が設けられており、それを用いて 、共振コンデンサＣ１およびＣ２における加算された電圧の和に比例している電 圧ＵＣＤが得られる。分圧器Ｒ３，Ｒ４に対して並列であるコンデンサＣ３は、 加算された電圧の積分のために用いられる。

スイッチＳ３およびＧ４に対するプッシュプルパルスを得るために、例えば米国 特許５００１４１３号明細書の場合のように２つのＡＮＤゲートＧ１およびＧ２ 並びにプッンユブルフリップフロツブＦＦから形成されている、パルス幅変調器 ＰＢＭの出力側における慣用のパルス急峻化段を利用することができる。

ＬＳ ＦＩＧ、４ 補正書の翻訳文提出書（特許法第１８４条の８）平成　５年１２月２０日

Claims (11)

【特許請求の範囲】
1. １．共振形変換器として構成されているプッシュプル形変換回路（ＧＷ）を有す るスイッチングレギュレータにおいて、前記プッシュプル形変換回路のそれぞれ のプッシュプル分岐に昇圧形調整器（ＡＲ１，ＡＲ２）に前置接続されておりか つ前記プッシュプル形変換回路（ＧＷ）の共振を決定する容量として、前記昇圧 形調整器（ＡＲ１，ＡＲ２）の出力コンデンサ（Ｃ１，Ｃ２）が使用される ことを特徴とするスイッチングレギュレータ。
2. ２．２つの昇圧形調整器（ＡＲ１，ＡＲ２）は、力直流電圧源（ＱＥ）に並列に 駆動可能である請求項１記載のスイッチングレギュレータ。
3. ３．前記２つの昇圧形調整器（ＡＲ１，ＡＲ２）の調整素子は共通の制御回路（ Ｓｔ）を介して交互にターンオンされる 請求項１または２記載のスイッチングレギュレータ。
4. ４．前記昇圧形調整器（ＡＲ１，ＡＲ２）の直列インダクタンスは磁気的に弱く （疎）結合されている請求項１から３までのいずれか１項記載のスイッチングレ ギュレータ。
5. ５．プッシュプル形変換回路の変圧器（Ｔｒ）の１次巻線は直流的に相互に分離 されておりかつそれぞれのプッシュプル分岐は、前記昇圧形調整器（ＡＲ１ＡＲ ２）の直列インダクタンス（Ｌ１，Ｌ２）の一方と、前記プッシュプル形変換回 路変圧器（Ｔｒ）の１次巻線と、前記プッシュプルスイッチ（Ｓ１Ｓ２）の一方 と、当該昇圧形調整器の、共振コンデンサ（Ｃ１；Ｃ２）としての出力コンデン サとから成る 請求項１から４までのいずれか１項記載のスイッチングレギュレータ。
6. ６．プッシュプル分岐の共振コンデンサ（Ｃ１，Ｃ２）は、一方における昇圧形 調整器の直列インダクタンス（Ｌ１，Ｌ２）と１次巻線（ｗ１；ｗ２）との間の 接続線路および他方における前記２つのプッシュプルスイッチ（Ｓ１，Ｓ２）の １次巻線とは反対側の接続点に接続されている請求項１から５までのいずれか１ 項記載のスイッチングレギュレータ。
7. ７．前記２つの昇圧形調整器（ＡＲ１，ＡＲ２）に対する制御回路（Ｓｔ）に、 制御判断基準として、前記共振コンデンサ（Ｃ１，Ｃ２）における電圧の少なく とも１つが供給される 請求項３記載のスイッチングレギュレータ。
8. ８．場合によっては誤差信号増幅器（ＦＶ）を介して前記２つの昇圧形調整器（ ＡＲ１，ＡＲ２）に対するパルス変調器（ＰＢＭ）の制御入力側に接続されてい る、前記共振コンデンサにおける２つの電圧に対する加算回路網（Ｒ１，Ｒ２， Ｒ３，Ｒ４，Ｃ３）が設けられている 請求項７記載のスイッチングレギュレータ。
9. ９．前記２つの昇圧形調整器（ＡＲ１，ＡＲ２）に対する制御回路（Ｓｔ）に、 別の制御判断基準として、スイッチングレギュレータの消費電流（ｉＡ）または 、そこから導出される、場合によってのこぎり波状信号が重畳されている信号が 供給される請求項３，５，７または８のいずれか１項記載のスイッチングレギュ レータ。
10. １０．前記２つの昇圧形調整器（ＡＲ１，ＡＲ２）に対する制御回路として、別 の制御判断基準としてその都度、前記昇圧形調整器（ＡＲ１，ＡＲ２）によって 消費された電流またはそこから導出される、場合によってのこぎり波状電圧が重 畳されている信号が供給される 請求項３，５，７または８のいずれか１項記載のスイッチングレギュレータ。
11. １１．プッシュプルスイッチ（Ｓ１，Ｓ２）は、その期間に前記２つのスイッチ （Ｓ１，Ｓ２）が同時に無電流である間隙期間によって駆動されかつ前記間隙期 間（ＴＧ）は、一方において共振動形成回路としてのプッシュプル形変換回路（ ＧＷ）が確実に転流ないし反転振動できかつ他方においてそれぞれの共振コンデ ンサ（Ｃ１；Ｃ２）の再充電に対して十分な時間が使用可能であるように、選定 されている請求項１から１０までのいずれか１項記載のスイッチングレギュレー タ。