JPH06509894A

JPH06509894A - 超並列コンピュータ・システムの入出力構成

Info

Publication number: JPH06509894A
Application number: JP5504468A
Authority: JP
Inventors: ウェルズ，ディヴィッド，エス．; ローベ，エリック，エル．; イスマン，マーシャル
Original assignee: スィンキング　マシンズ　コーポレーション
Priority date: 1991-08-16
Filing date: 1992-08-13
Publication date: 1994-11-02
Also published as: DE69231497D1; DE69231497T2; AU2486892A; EP0601029B1; CA2115738A1; WO1993004438A1; EP0601029A4; US5361363A; AU674832B2; EP0601029A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】超並列コンビエータ・システムの入出力構成発明の背景本発明は、一般的には、ディジタル・コンピュータ・システムの分野に関し、具体的には、超並列コンピユーテイング・システムに関するものである。

なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願筒０７／７４６．０３８号（１９９１年８月１６日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

ディジタル・コンピュータ・システムは、一般的に３つの基本エレメント、つまり、メモリ・エレメント、入出力エレメントおよびプロセッサ・エレメントから構成されている。メモリ・エレメントは情報をアドレス可能な記憶ロケーションにストアしている。この情報には、データとそのデータを処理するための命令が含まれる。プロセッサ・エレメントは情報をメモリ・エレメントからフェッチし、その情報を命令またはデータとして解釈し、データを命令に従って処理し、処理したデータをメモリ・エレメントへ戻す。入出力エレメントは、プロセッサ・エレメントの制御を受けてメモリ・エレメントとやりとりして、命令および処理すべきデータを含む情報をメモリへ転送し、処理済みのデータをメモリ・エレメントから取り出す。

近年では、開発されたコンピュータは非常に多数のプロセッシング−エレメント（ｐｒｏｃｅｓｓｉｎｇ　ｅｌｅｍｅｎｔ）を内蔵しており、すべてがほぼ同一の命令ストリームで同時に稼働し、しかも、各プロセッシング・エレメントが別々のデータ・ストリームを処理するようになっている。これらのプロセッサは、 ”ＳＩＭＤプロセッサ」（ＳＩＭＤ：　ｓｉｎｇｌｅ−ｉｎｓｔｒｕｃｔｉｏｎ／ｍｕｌｔｉｐｌｅ　ｄａｔａ−単一命令／複数データ）、もっと広い意味では、ｒ　ＳＰＭＤプロセッサＪ　（ＳＰＭＤ：　ｓｉｎｇｌｅ−ｐｒｏｇｒａｍ／ｍｕｌｔｉｐｌｅ−ｄａｔａ−単一プログラム／複数データ）と呼ばれている。

本明細書では、以下”ＳＰＭＤ”と総称することにする。

ＳＰＭＤプロセッサは多数のアプリケーションで利用されている。例えば、イメージ処理、信号処理、人工知能、データベース・オペレーション、および電子回路や流体力学などの分野のコンピュータ・シミュレーションといったものである。イメージ処理では、各プロセッシング・エレメントはイメージ（画像）のビクセル（画素−ｐｉｃｔｕｒｅ　ｅｌｅｍｅｎｔ）の処理を行って、イメージ全体を向上するために使用されている。信号処理では、プロセッサは、信号を定義したデータの「高速フーリエ変換」といった計算を実行するために必要な複数の計算を同時並行に実行している。人工知能では、プロセッサは、特定のアプリケーションのストアされた知識を表している広範なルール・ベースのサーチ（探索）を行っている。同様に、データベース・オペレーションでは、プロセッサはデータベースに置かれたデータのサーチを行っているが、ソートや他のオペレーションを行っている場合もある。例えば、電子回路のコンピュータ・シミュレーションでは、各プロセッサは電子回路の一部分を表し、プロセッサの繰返し計算は、回路の他の部分からの信号に対する、その部分の応答を示すようになっている。

同様に、流体力学のシミュレーシぢンでは、天気予報、航空機設計などの多数のアプリケーションで利用されているが、各プロセッサは空間の一点と関連づけられ、計算の結果として、流体の流れ、温度、圧力などの種々要因に関する情報を得ている。

代表的なＳＰＭＤシステムは、プロセッシング・エレメントのアレイ（配列）とルータ・ネットワークを含むＳＰＭＤアレイ、制御プロセッサ、および入出力コンポーネントを含んでいる。入出力コンポーネントは、制御プロセッサの制御のもとで、データを処理のためにアレイへ転送し、処理されたデータをアレイから受け取ってストア、表示などを行うことができる。制御プロセッサはＳＰＭＤアレイも制御し、命令をプロセッシング・エレメントへ繰返しブロードキャストして並列に実行させる。ルータ・ネットワークは、プロセッシング・エレメントが計算の結果を他のプロセッシング・エレメントへ伝えて、以後の計算で使用できるようにする。

ＳＰＭＤコンピュータを含めて、多数のプロセッサを搭載したコンピュータは種々のタイプがあるが、これらのコンピュータには、データやその他の情報を入出力エレメントとプロセッサ間で高速に転送する能力が欠如している。

発明の概要本発明は、新規で改良した入出力構成を備えた並列コンピュータ・システムを提供するものである。

以下、本発明を要約して説明する。本発明の１つの目的は、ルーチング・ネットワーク（ｒｏｕｔｉｎｇｎｅｔｗｏｒｋ）で相互に結合された複数のプロセッシング・エレメントと入出カプロセッサを備えたコンピュータを提供することである。ルーチング・ネットワークは、プロセッシング・エレメントと入出カプロセッサとの間でメツセージを転送する。プロセッシング・エレメントはルーチング・ネットワーク経由でメツセージに入れて入出カプロセッサから送られてきたデータに対して処理オペレーションを行い、処理を終えたデータをメツセージに入れてルーチング・ネットワーク経由で入出カプロセッサへ転送する。プロセッシング・エレメントは、第１の選択された一連のリーフ・ノード（ｌｅａｆ　ｎｏｄｅ）として結合されている。入出カプロセッサは、ルーチン・ネットワークの第２の選択された一連のリーフ・ノードとして結合されており、入出力オペレーションの期間に、プロセッシング・エレメントの少なくとも選択されたサブセットを構成する一連のプロセッシング・エレメントへルーチング・ネットワーク経由で転送するメツセージを生成するための複数の人出力バッファを含んでいる。

本発明の別の目的は、前記ルーチング・ネットワークの一連のリーフ・ノードに結合されて、入出力オペレーションの期間に、各々が該ルーチン・ネットワークの第２の一連のノードの１つに結合され、アドレスで指定された複数のデータ・レシーバ（受信側）へ該ルーチン・ネットワーク経由で転送するメツセージを生成するための複数の人出力バッファを含む入出カプロセッサを提供することである。各入出カプロセッサは、各々がメツセージに入ってデータ・レシーバへ送信される複数のデータ項目をバッファリングしておくための送信データ・バッファを含んでいる。宛先データ・レシーバ・アドレスおよびオフセット・ジェネレータは、入出力オペレーションに参加している人出カバッファの数とデータ・レシーバの数に応じて、宛先データ・レシーバ・アドレス値と宛先オフセット値を繰返し生成する。

図面の簡単な説明本発明の特徴事項は、請求の範囲に記載されている通りである。本発明の上記およびその他の利点の理解を容易にするために、以下、添付図面を参照して詳しく説明する。

第１図は、本発明によって構築された超並列コンピュータ・システムを示す概要ブロック図である。

第２図は、第１図に示すコンピュータ・システムにおいてデータ・ルータ経由で送信されるメツセージ・パケットの構造を示す図である。

第３Ａ図および第３Ｂ図は、本発明の理解を容易にするために示したもので、第１図のコンビエータ・システムの一部分の全構造を示す機能ブロック図である。

第４Ａ図および第４Ｂ図は、第２図に示すメツセージ・パケット部分の生成に関連して使用される、第３Ａ図に示した情報生成部分で用いられる回路の構成を示すロジック図である。

実施例の詳細な説明第１図は、本発明に従って構築された超並列コンピュータ・システム１０を示す概要ブロック図である。

第１図に示すように、システム１ｏは、複数のプロセッシング・エレメント１１　（０）〜１１（Ｎ）（全体を符号１１で示す）、スカシ・プロセッサ１２（０）〜１２（Ｍ）（全体を符号１２で示す）および入出カプロセッサ１３（０）〜１３（Ｋ）（全体を符号１２で示す）を含んでいる。例えば、ディスクやテープ記憶ユニット、ビデオ表示デバイス、プリンタなどの入出カニニット（図示せず）を入出カプロセッサに接続すれば、データおよびプログラム・コマンドを含む情報を入力して、システム内のプロセッシング・エレメント１１およびスカシ・プロセッサ１２に処理させることが可能であり、処理されたデータを受け取ってストア、表示および印刷することができる。また、スカシ・プロセッサ１２を、例えば、ビデオ表示端末などの入出カニニットに接続すれば、−Å以上のオペレータがシステムｌｏ全体を制御することもできる。

システム１０は複数の予備プロセッシング・エレメント１１ｓ（０）〜ｌｌ５（Ｊ）　（全体を符号ＩＩｓで示す）を含むことが可能である。その用途については、下達する。

システムＩＯは、さらに、制御ネットワーク１４、データ・ルータ１５および診断ネットワーク１６を含んでいる。制御ネットワーク１４は、１つまたは２つ以上のスカシ・プロセッサ１２がプログラム・コマンドをプロセッシング・エレメント１１にブロードキャストすることを可能にする。コマンドを受け取ったプロセッシング・エレメント１１はコマンドをほぼ同時に実行する。

また、制御ネットワーク１４は、プロセッシング・エレメント１１がステータス（状況）情報を生成することを可能にし、この情報はスカシ・プロセッサ１２に送られる。制御ネットワーク１４は、「スキャン」および「縮小（ｒｅｄｕｃｅ）　Ｊオペレーションと呼ばれる、特定タイプの算術演算を実行するために、プロセッシング・エレメント１１によっても使用される。制御ネットワーク１４はプロセッシング・エレメント１１間のステータス情報と同期化情報を得るためにも使用できる。

データ・ルータ１５は、プロセッシング・エレメント１１、スカシ・プロセッサ１２および入出カプロセッサ１３間でデータを転送する。具体的には、スカシ・プロセッサ１２の制御の下で、入出カプロセッサ１３は処理すべきデータを人出カニニットから取り出し、そのデータをそれぞれのスカシ・プロセッサ１２とプロセッシング・エレメント１１へ配布する。処理が行われている間、スカシ・プロセッサ１２とプロセッシング・エレメント１１は、データ・ルータ１５を経由してデータを相互間で転送し合うことができる。さらに、プロセッシング・エレメント１１とスカシ・プロセッサ１２は処理したデータを入出カプロセッサ１３へ転送することができる。スカシ・プロセッサ１２の制御の下で、入出カプロセッサ１３は、データ・ルータ１５がら送られてきた処理済みデータを、特定の入出カニニットへ送ってストア、表示、印刷などを行うことができる。特定の実施例では、データ・ルータ１５は、入出力コマンドをスカシ・プロセッサ１２がら入出カプロセッサ１３へ転送し、入出力ステータス情報を入出カプロセッサ１３からスカシ・プロセッサ１２へ転送するためにも使用される。

診断ネットワーク１６は、診断プロセッサ（第１図には示されていない）の制御の下で、システム１ｏの他の部分をテストして、欠陥個所を判別し、その所在を突き止め、診断することを容易にする。診断プロセッサは１つまたは２つ以上のスカシ・プロセッサ１２を装備することが可能である。さらに、診断ネットワーク１６はシステム１０の他の部分の特定の動作条件を設定するためにも使用できる。

システムＩＯは同期式である。すなわち、そのエレメントのすべては、クロック回路１７から与えられるグローバルＳＹＳ　ＣＬＫシステム信号に従って動作する。

特定の実施例では、システム１０は、数１００または数１０００のプロセッシング・エレメント１１を含んでおり、これらは、スカシ・プロセッサ１２がらブロードキャストされてきたコマンドの制御の下で並列に動作して、１つの問題を処理するようになっている。この実施例では、プロセッシング・エレメント１１は同じコマンドを受けて並列に動作して個々のデータ・セットを処理することにより、並列コンピュータ・システムを構成している。

さらに、システム１０は、制御ネットワーク１４を論理的に分割することにより、論理的に複数の論理的サブシステムに動的に分割できるので、別々の問題を、あるいは単一問題の別々の部分をこれらの論理的サブシステムに並行に処理させることができる。その場合には、各論理的区画（ｐａｒｔｉｔｉｏｎ）は、少なくとも１つのスカシ・プロセッサ１２と複数のプロセッシング・エレメント１１を含んでおり、スカシ・プロセッサ１２はその区画内のプロセッシング・エレメントにコマンドを送って、処理させる。予備プロセッシング・エレメント１１ｓは、これらが制御ネットワーク１４およびデータ・ルータ１５と結合される位置を除き、プロセッシング・エレメント１１と大体同じであるので、ある区画内のプロセッシング・エレメント１１に障害が起こったときにその代用として使用できる。従って、必要な数のプロセッシング・エレメント１１をもつ区画を構成するにはプロセッシング・エレメント１１が不足している場合には、プロセッシング・エレメントの数を増やすことができ、また、追加のプロセッシング・エレメント１１を用意して、それらを区画に組み入れることも可能である。以下の説明において、特に断りがない限り、プロセッシング・エレメント１１というときは、単数の場合も、複数の場合も、単数または複数の予備プロセッシング・エレメントＩＩｓも含まれているものとする。つまり、プロセッシング・エレメント１１と予備プロセッシング・エレメントＩＩｓは、プロセッシング・エレメント１１で総称することにする。

システムＩＯの一実施例における制御ネットワーク１４、データ・ルータ１５、および診断ネットワーク１６ノ詳細は、国際出願Ｎｏ、　ＰＣＴ／ＵＳ９１１０７．３８３　、国際出願臼１９９１年ｉｏ月３日、出願人Ｔｈｉｎｋｉｎｇ　ＭａｃｈｉｎｅｓＣｏｒｐｏｒａｔｉｏｎ　、発明の名称「並列コンピュータ・システムＪ　（Ｐａｒａｌｌｅｌ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ）　（公開番号ＷＯ９２１０６４３６、公開日１９９２年４月１６日）に説明されているので、その詳しい説明は省略する。簡単に説明すれば、制御ネットワーク１４とデータ・ルータ１５は一般にツリー形状のネットワークである（データ・ルータ１５は実際には「ファツト・ツリーＪ　（ｆａｔ　ｔｒｅｅ）になっている）。この構造では、プロセッシング・ニレメン１−１１、スカシ・プロセッサ１２および入出カプロセッサ１３はリーフ（ｌｅａｆ）で結合されている。さらに、上記国際出願にその詳細が説明されているように、プロセッシング・エレメント１１、スカシ・プロセッサ１２および入出カプロセッサ１３は、それぞれに含まれるネットワーク・インタフェース回路を通して、データ・ルータ１５および制御ネットワーク１４経由で相互に連絡できるようになっている（その詳細説明は省略する）。

本発明は、一般的に、システム１ｏにおける入出力オペレーションを目的としている。一般的には、入出カプロセッサ１３と、ある区画のプロセッシング・エレメント１１およびスカシ・プロセッサ１２との間の入出力オペレーションはそのスカシ・プロセッサ１２の制御を受けて行われる。スカシ・プロセッサ１２は、入出力コマンド情報をその区画のプロセッシング・エレメント１１と入出カプロセッサ１３へ送ることによって、入出力オペレーションに関与する。スカシ・プロセッサ１３は入出力コマンド情報をデータ・ルータ１５経由で入出カプロセッサ１３へ送るので、複数の区画間で入出カプロセッサ１３を共用することができる。どの場合も、スカシ・プロセッサ１２からプロセッシング・エレメント１１と入出カプロセッサ１３の両方へ送られる入出力コマンド情報は、特に、入出力オペレーションを識別するオペレーションＩＤを含んでいる。

上記の国際出願には、プロセッシング・エレメント１１、スカシ・プロセッサ１２および入出カプロセッサ１３が相互間で情報を転送し合うためにデータ・ルータ１５および制御ネットワーク１４経由で送信するメツセージ・パケットの構造が詳しく説明されている。そこに記載されている発明によれば、データ・ルータ１５経由で送信されるメツセージ・パケット、特に、第２図に示す特定の構造をもつ入出力メツセージ・パケットが使用されている。第２図に示すように、入出力メツセージ・パケット２２３０はメツセージ・アドレス部分３１、メツセージ・データ部分３２およびチェック部分３３を含んでいる。メツセージ・アドレス部分は送信側デバイスから目的の受信側までの経路を指定するために使用される。送信側デバイスと目的の受信側は、プロセッシング・エレメント１１、スカシ・プロセッサ１２または入出カプロセッサ１３であることが可能である。

メツセージ・アドレス部分３１はＨＥＡＤＥＲ部分を含んでおり、ここにはレベル識別子（ＩＤ）と一連の下り経路識別子（ＩＤ）ＤＮ″ｉ”　（指標”ｉ”は ”Ｍ”から”１”までの整数である）が収められる。ＨＥＡＤＥＲ部分のレベル識別子は、送信側デバイスと目的の受信側の両方を含んでいる、ツリー内の最下位レベルを指定しており、データ・ルータ１５は、初期状態では、送信側デバイスからの入出力メツセージ・パケット２２３０をツリー内のそのレベルまで結合する。そのあと、データ・ルータは連続する下り経路ＩＤ　ＤＮ″ｉ”を使用して、入出力メツセージ・パケット２２３０が目的の受信側にだどりつ（までツリーを下ってい（。

メツセージ・データ部分３２はいくつかのフィールドからなっている。つまり、メツセージ長さフィールド３４、メツセージ・タグ・フィールド３５、宛先バッファＩＤフィールド２２３１、宛先バッファ・オフセット・フィールド２２３２、および宛先データ・フィールド２２３３である。メツセージ長さフィールド３４はメツセージ・データ部分３４の長さを指定する。メツセージ・タグ・フィールド３５は、データ・ルート１５経由で送ることができる他のタイプのメツセージ・パケットと区別して、パケットが入出力メツセージ・パケットであることを示すオペレーティング・システム情報を入れておくことができる。

宛先バッファＩＤ部分２２３１と宛先バッファ・オフセット部分２２３２に入る内容としては、受信側デバイスが使用する情報がある。例えば、入出カプロセッサ１３から転送された入出力メツセージ・パケット２２３０の場合には、プロセッシング・エレメント１１０）またはスカシ・プロセッサ１２によって使用され、プロセッング・エレメント１１（ｉ）またはスカシ・プロセッサ１２からそこへ送られてきた入出力メツセージ・パケット２２３０の場合には、入出カプロセッサ１３によって使用される。具体的には、宛先バッファＩＤ部分２２３１の内容は入出力オペレーションＩＤからのものであり、これは、入出力コマンドに入れてスカシ・プロセッサ１２から与えられる。代表的な例として、入出力オペレーション時に、データが受信側によって受信されて、そこにある人出力バッファに入れられる場合には、宛先バッファＩＤ部分２２３１の内容を使用すると、受信側が宛先データ部分２２３３の内容をロードできる特定のバッファを指定することができる。宛先バッファ・オフセット部分２２３２は受信側が宛先データ部分２２３２の内容をロードするバッファ内の特定ロケーションを指定する。上述したように、複数の異なる入出力オペレーションをシステムＩＯで同時に実行できるので、入出力メツセージ・パケットの宛先バッファより部分２２３１に異なる値を入れることができる。

さらに、特定のメツセージ送信側は、一方ではプロセッシング・エレメントｕ（ｉ）またはスカシ・プロセッサ１２を含んでおり、他方では入出カプロセッサ１３を含んでいるので、データを送信する順序で入出力メツセージ・パケット２２３０を生成して送信することができるが、メツセージ受信側は入出力メツセージ・パケット２２３０をランダムな順番に受信する場合がある。

各入出力メツセージ・パケット２２３０の宛先バッファ・オフセット部分２２３２の内容を使用すると、受信側は、宛先バッファＩＤ部分２２３１の内容で示された特定入出力オペレーションに関連する受信入出力メツセージ・パケット２２３０の宛先データ部分２２３３に入っているデータを正しい順序にすることができる。

最後に、チェック部分３３は巡回冗長検査値を収めており、これは、入出力メツセージ・パケット２２３ｏが正しく受信されたかを検査するために使用される。

本発明は、入出力メツセージ・パケット２２３ｏのメツセージ・アドレス部分３１と宛先バッファ・オフセット部分２２３２の情報を生成するための構成を提供するものである。

以下では、第３Ａ図および第３Ｂ図を参照して、並列モード・メツセージ転送オペレーションについて簡単に説明する。これらの概略図に示すように、複数の入出力バッファ・ノード２２０１　（０）〜２２０１　（６）　（第３Ａ図）は符号１１（０１〜１１（５）（第３Ｂ図）で示すプロセッシング・エレメントの区画と一緒に入出力オペレーションに参加する入出カプロセッサ１３の部分を含んでいる。具体的には、第３Ａ図に概略図で示すように、各人力バッファ・ノード２２０１　（ｉ）には、ネットワーク・インタフェース２２７７（ｉ）　、並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）およびバッファ・メモリ２２２３（ｉ）内の並列モード・バッファが置かれている。

同様に、第３Ｂ図に概略図で示すように、各プロセッシング・エレメント１１（ｉ）には、ネットワーク・インタフェース２０２　（ｉ）とメモリ・バッファ２２２３　（ｉ）が置かれている。順番の指標（ｉｎｄｅｘ）が付いた人出力バッファ・ノード２２０（ｉ）のネットワーク・インタフェース２２７７（ｉ）は、データルータ１５の順番のリーフとして結合されている。同様に、順番の指標が付いたプロセッシング・エレメント１１（ｉ）のネットワーク・インタフェース２０２（ｉ）は、データ・ルータ１５の順番のリーフとして結合されている。人出力バッファ・ノード２２０１　（ｉ）のネットワーク・インタフェース２２７７（ｉ）のデータ・ルータ１５との結合は、プロセッシング・エレメント１１（ｉ）のネットワーク・インタフェース２０２　（ｉ）の結合に隣接させることも、別々にすることも可能である。人出力オペレーションに参加する人出力バッファ・ノードとプロセッシング・エレメントの数は、一般的に、それぞれ”Ｎ”と ”ＮＰＥ”で示されている。

第３Ａ図に概略図で示すように、入出力オペレーションが行われているとき、データを入出力メツセージ・パケットに入れて入出力デバイス（図示せず）からプロセッシング・エレメントへ転送しようすると、デバイス・インタフェース２２ｏ２はラウンド・ロビン（ｒｏｕｎｄ−ｒｏｂｉｎｊ方式でデータを入出力メツセージ・バッファ２２０（ｉ）へ転送する。つまり、デバイス・インタフェース２２０２は最初のデータ項目を人出力バッファ・ノード２２０１　（０）へ、二番目のデータ項目を人出カバッファ・ノード２２０２（１）へ、三番目のデータ項目を人出力バッファ・ノード２２０１（２）へ（以下、同様）送信する。ここで、各「データ項目」とは、入出力デバイスから受け取って、入出力メツセージ・パケットに入れて送信するデータ量のことである。デバイス・インタフェース２２０２が入出力オペレーションに関係している最後の人出力バッファ・ノード（この例では、人出力バッファ・ノード２２０１　（７）へデータ項目を送信すると、次のデータ項目を人出力バッファ・ノード２２０１（０）へ送信する。このようにして、データはラウンド・ロビン方式で人出力バッファ・ノードへ送られることになる。

人出力バッファ・ノード２２０１　（ｉ）へ送られるデータ項目は、入出力デバイスとデバイス・インタフェース２２０２によって配列されてから、指標”ｉ” の値が大きくなる順にプロセッシング・エレメントへ送られ、この場合も、プロセッシング・エレメントの参照符号の権標順にラウンド・ロビン方式で送信される。しかし、人出力バッファ２２０１（ｉ）へ送られる順番のデータ項目の特定の個数を同じプロセッシング・エレメントへ送ることも可能である。この場合、その数を「ストライビング・ファクタＪ　（ｓｔｒｉｐｉｎｇ　ｆａｃｔｏｒ）と呼ぶことにし、全体を”Ｃ“で示している。

さらに、人出力バッファ・ノード２２０１　（０）によって順番に受信されたデータ項目は、それぞれのバッファ・メモリ２２２３（ｉ）のバッファ内の、連続するオフセットをもつロケーションにストアされる。第３Ａ図と第３Ｂ図では、バッファのベース、つまり、オフセットがゼロのロケーションはそれぞれのバッファの最上部ロケーションに示されており、連続するオフセットはバッファ内の降順の順番位置に示されている。

従って、例えば、第３Ａ図および第３Ｂ図に示すように、７つの人出力バッファ・ノード２２０１　（０）〜２２０１　（６）および、６つのプロセッシング・エレメント１１（０１〜１１（５）からなり、ストライビング・ファクタが３である例を使用すると、プロセッシング・ニレメンｈｌｌ（０１あての最初の３メツセージのデータ項目はデバイス・インタフェース２２０２から人出力バッファ・ノード２２０１（０）〜２２０１　（２＋へ転送され、それぞれのバッファ・メモリ２２２３（０）〜２２２３　（２）内では”ＰＥ（０）　ＭＳＧ（０）” 〜”ＰＥ（０１ＭＳＧ（２）”で表される。デバイス・インタフェース２２０２は次に、プロセッシング・エレメント１１（１）あての最初の３メツセージのデータ項目を人出力バッファ・ノード２２０１　（３）へ送信し、これらは、それぞれのバッファ・メモリ２２２３（３）〜２２０１　（５）内では”ＰＥ（１）　ＭＳＧ（０）”〜”ＰＥ（１）　ＭＳＧ（２）”で表される。そのあと、デバイス・インタフェース２２０２はプロセッシング・エレメント１１（２）あての最初のメツセージのデータ項目を人出力バッファ・ノード２２０１　（６）へ、同じプロセッシング・エレメント１１（２）あての二番目と三番目のメツセージのデータ項目を大力バッファ・ノード２２０１　（０）と２２０１（１）へ送信する。これらのデータ項目は、それぞれのバッファ・メモリ２２２３（６）、２２２３　（０）および２２２３（１）内でそれぞれ符号“ＰＥ（２）　ＭＳＧ（０）”、”ＰＥ（２）　ＭＳＧ（１）”および”ＰＥ（２）　ＭＳＧ（３）”で表される。デバイス・インタフェースは連続するデータ項目を同じ方法で人出力バッファ・ノード２２０１へ送信する。

以下の説明では、データ項目は”ＰＥ（ｘ）　ＭＳＧ（ｙ）”で総称する。なお、”Ｘ”はプロセッシング・エレメントを示し、”ｙ”はオフセットを示す。第３Ａ図に示すように、プロセッシング・エレメント１１（０）へ送信するために入出力デバイスから与えられた最初の連続するデータ項目の最初のデータ項目ＰＥ（０）　ＭＳＧ（０）は人出力バッファ・ノード２２０１　（０）のバッファ・メモリ２２３０（０１のバッファ内のオフセット・ゼロに置かれている。最後のプロセッシング・エレメント１１（５）へ送られる最初の連続するデータ項目の最後のデータ項目ＰＥ（５）　ＭＳＧ（２）は、人出力バッファ・ノード２２０１　（３）のバッファ・メモリ２２２３　（３）のバッファ内のオフセット２に置かれている。入出力オペレーションに参加している人出力バッファ・ノード２２０１　（０）〜２２０１　（６）群のバッファにまたがる、このバッファ・ロケーションのセットは「フレーム」と呼ばれる。

もっと広い意味では、フレームは入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）のバッファにまたがるバッファ・ロケーションのセットであり、最初のプロセッシング・エレメント１１（０１ヘスドライブ（ｓｔｒｉｐｅｌとして送られる一連のデータ項目のうちの最初のデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）から、最後のプロセッシング・エレメント１１　（５１へ同じストライブとして送られる対応する一連のデータ項目のうちの最後のデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）までに渡る。

バッファ・メモリ２２２３（ｉ）に置かれている一連のフレームの各々は、フレームＩＤ値で識別される。つまり、データ項目ＰＥ（０）　ＭＳＧ（０）が置かれているバッファ・メモリ２２２３　（０）のバッファのオフセット・ゼロから、データ項目ＰＥ（５）　ＭＳＧ（２）が置かれているバッファ・メモリ２２２３　（３）のバッファのオフセット２までのロケーションを収めているフレームは、フレーム・ゼロと示される。同様に、データ項目ＰＥ（Ｑ）　ＩＡｓＧ（３）が置かれているバッファ・メモリ２２２３　（４）のバッファのオフセット２から、データ項目ＰＥ（５）　ＭＳＧ（５）が置かれているバッファ・メモリのバッファのオフセットまでのロケーションを収めているフレームはフレーム１と示される。以下、同様である。

特定のプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２へ送られる、フレーム内の一連のデータエ頁目ＰＥ（ｘ）ＭＳＧ（ｙ）は「ストライブＪ　（ｓｔｒｉｐｅ）と呼ばれる。バッファ・メモリに置かれている一連のストライブの各々はストライブ・オフセット値で示され、これはフレームの先頭からのストライブのオフセットを示している。つまり、最初のフレームでは、最初のストライブ内のデータ項目、つまり、オフセット・ゼロに置かれ、データ項目ＰＥ（０）　ＭＳＧ（０）〜ＰＥ（０）　ＭＳＧ（２）を収めているストライブは、入出力オペレーションに参加している、シリーズ中の最初のプロセッシング・エレメント１１（０）へ送信されるものである。同様に、二番目のストライブ内のデータ項目、つまり、オフセット１に置かれ、データ項目ＰＥ（１）　ＭＳＧ（０）〜ＰＥ（１）　ＭＳＧ（２）を収めているストライブは、入出力オペレーションに参加している、シリーズ中の二番目のプロセッシング・エレメント１１（１）へ入出力メツセージ・パケット２２３０に入って送信される。

以下、同様である。

フレーム内の各バッファ・ロケーションはスロット（ｓｌｏｔ）と呼ばれ、フレームの先頭からの特定のスロットのオフセットを示すスロット・オフセット値で識別される。従って、バッファ・メモリ２２２３（０）のバッファのオフセット・ゼロのロケーションは、スロット・オフセット値がゼロとなっており、バッファ・メモリ２２２３（１）のバッファのオフセット・ゼロのロケーションは、スロット・オフセット値が１となっている。以下、同様である。データ項目ＰＥ（５）　ＭＳＧ（２）が置かれているバッファ・メモリ２２２３（３）のバッファのオフセット２のロケーションは、スロット・オフセット値が１４になっている。同様に、データ項目ＰＥ（０１ＭＳＧ（３）を収めていて、そのデータ項目が二番目のフレームの最初のスロットであるバッファ・メモリ２２２３（４）のバッファのオフセット２のロケーションは、スロット・オフセット値がゼロになっている。以上から理解されるように、フレーム内のスロットの数、従って、フレーム内のデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）の数は、プロセッシング・エレメントの数ＮＰＥにストライビング・ファクタＣを掛けたものである。

上述したように、人出力バッファ・ノード２２０１　（ｉ）はそれぞれのバッファ・メモリに置かれている連続するデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）を、第８Ｂ図に示すように、プロセッシング・エレメント１１（ｉ）へ送信する。第３Ｂ図に示すように、各プロセッシング・エレメントは、データ項目ＩＤ　ＰＥ（ｘ）　ＭＳＧ（ｙ）中のその指標゛、ｉ”のデータ項目を収めているメツセージを受け取り、それを連続するオフセット“ｙ゛にストアする。このことから理解されるように、データ項目ＩＤ　ＰＥ（ｘ）　ＭＳＧ（ｙ）中の指標”Ｘ゛と” ｙ”はプロセッシング・エレメントＩＤとオフセットをそれぞれ参照している。

さらに、以上から理解されるように、人出力オペレーションにおいて、逆方向に、データ項目をプロセッシング・エレメント１１（ｉ）の連続するバッファ・オフセットから人出力バッファ・ノードのバッファ・メモリ２２２３を経由して入出力デバイスへ送、信するには、補足的なオペレーションが行われる。しかし、この場合には、プロセッシング・エレメント１１（０）はそのバッファに入っている最初の３デ一タ項目ＰＥ（０）　ＭＳＧ（０）、ＰＥ（０）　ＭＳＧ（１）およびＰＥ（０）　ＭＳＧ（２）を人出力バッファ・ノード２２０２（０）〜２２０１　（２）へ送信する。以下、同様である。従って、入出力メツセージ・パケットのアドレス部分３１に使用されている人出力バッファ・ノードＩＤは、指標”Ｘ”と関係づけられる。

各人出力バッファ・ノード２２０１　（ｉ）に置かれた並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）はプロセッシング・エレメントＩＤ”Ｘ” 、特に、プロセッシング・エレメントのアドレスを示す情報を、各入力メツセージ・パケットごとに生成し、この情報はネットワーク・インタフェース２２７７　（ｉ）が使用して、入出力メツセージ・パケット２２３０のメツセージ・アドレス部分３１の情報を生成する。さらに、並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）は、データ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のオフセット ”ｙ”を生成する。このオペレーションでは、並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）はいくつかの情報項目を使用して動作する。情報項目には、次のようなものがある。

（ａ）入出力オペレーションに参加している人出力バッファ・ノードの数”Ｎ” （ｂ）ストライビング・ファクタ“Ｃ”（Ｃ）人出力オペレーションに参加しているプロセッシング・エレメントの数”ＮＰＥ” （ｄ）人出力バッファ・ノード２２０１　（ｉ）の指標”ｉ”（ｅ）入出力オペレーションに参加している区画内の最初のプロセッシング・エレメントのアドレス（システムのプロセッシング・エレメントのベースを基準にしたアドレス）。

上記の情報項目は、入出力オペレーションの開始時に得ることができる。

これらの情報項目から、並列送信アドレス／オフセット・ジェネレータ２２７８は、入出力オペレーションで最初の入出力メツセージ・パケット２２３０を生成するときに使用される次の初期値を判断することができる。

（ａ）初期宛先プロセッシング・エレメント・アドレス値（ｂ）初期宛先オフセット値。これは、（ｉ）初期オフセット・ベース値と（ｉｆ）初期オフセット・デルタ値がらなり、これらの両方を並列送信アドレス／オフセット・ジェネレータ２２７８が使用して、初期宛先プロセッシング・エレメント・バッファ・オフセット値を判断する。

（ｃ）初期スロット値次の増分値は、入出力オペレーションで後続の入出力メツセージ・パッケージ２２３０　（もしあれば）を生成するときに使用される。

（ｄ）宛先プロセッシング・エレメント・アドレス増分値（ｅ）オフセット増分値。（ｉ）オフセット・ベース増分値と（ｉｉ）オフセット・デルタ増分値を含んでいる。

（ｆ）スロット増分値。

以上から理解されるように、これらの値は、入出力オペレーションの開始時に代替値として得ることができる。

並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）は、詳細ブロック図を第４Ａ図と第４Ｂ図に示すように、４つの生成セクションを含んでいる。

つまり、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏ、オフセット・デルタ生成セクション２３１１、オフセット・ベース生成セクション２３１２、スロット・カウント・セクション２３１３である。オフセット・ベース生成セクション２３１２とオフセット・デルタ生成セクション２３１１は、それぞれ、０ＦＦＳＥＴ　ＢＡＳＥ信号と０ＦＦＳＥＴ　ＤＥＬＴＡ信号を生成し、これらの信号は加算器２３１４に入力される。これを受けて、加算器２３１４は、０ＦＦＳＥＴ　ＢＡＳＥ信号と０ＦＦＳＥＴ　ＤＥＬＴＡ信号で表された値の算術和に対応する値を表すＤＥＳＴ　０ＦＦＳＥＴ宛先オフセット信号を生成し、これらの信号はラッチ２３１５にラッチされる。また、並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）はバス２２８７経由でＤＥＳＴ　０ＦＦＳＥＴ信号を送り、この信号は、入出力メツセージ・パケットの宛先バッファ・オフセット部分を生成するときにネットワーク・インタフェース２２７７によって使用される。

宛先オフセット値は、基本的に２つのコンポーネントから作られる。１つは人出力バッファ・ノードによって送信されるデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）を収めているフレームのフレームＩＤに関するものであり、もう１つは同じプロセッシング・エレメント１１（ｉ）またはスカラ・プロセッサ１２へ送信されるフレーム内のシリーズ中のデータ項目を収めているスロットのオフセットに関するものである。具体的には、オフセット・ベース生成セクション２３１２によって生成された叶ＦＳＥＴＢＡＳＥ信号によって示されたバイナリ・コード化値は、フレームＩＤ値に関するコンポーネントを表している。

同様に、０ＦＦＳＥＴ　ＤＥＬＴＡ信号によって示されたバイナリ・コード化値は、ストライブ内のシーケンス中のデータ項目を収めているスロットの位置を表している。

オフセット・ベース生成セクションは初期オフセット・ベース値とオフセット・ベース増分値を、ストライビング・ファクタ”Ｃ”およびスロット・カウント・セクシｍｌ：／２３１３から（７）ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号と一緒に使用して、０ＦＦＳＥＴ　ＢＡＳＥ信号を生成する。並列送信アドレス／オフセット・ジェネレータ２２７ｇ（ｉ）の初期オフセット・ベース値は、入出力オペレーション期間に送信される最初のデータ項目のフレームに関するものである。データ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のフレームＩＤ値は、（ａ）人出力バッファ・ノードの指標”ｉ”を、（ｂｌフレーム内のデータ項目数で割ってめた間中の最大整数であり、フレーム内のデータ項目数は、入出力オペレーションに参加するプロセッシング・エレメント１１（ｉ）の数”ＮＰＥ”にストライビング・ファクタ”Ｃ“を掛けたものと同じである。フレームＩＤの方はストリング・ファクタ”Ｃ”が掛けられるが、これは、後続の各フレームについては、各ストライブ内の最初のデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のベース・オフセット値がこの値に対応しているためである。　オフセット・ベース増分値は、人出力バッファ・ノードが入出力メツセージ・パケット２２３０の送信と送信の間にインクリメントしていくフレームの数に関するものである。これから理解されるように、フレームの数は、（ａ）入出力オペレーションに参加する人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”を、（ｂ）フレーム内のスロット数で割ってめた間中の最大整数に相当しており、フレーム内のスロット数は、入出力オペレーションに参加するプロセッシング・エレメント１１（ｉ）の数”ＮＰＥ”にストライビング・ファクタ”Ｃ”を掛けたものである。この値もストライビングファクタ”Ｃ”が掛けられるが、これは、後続の各フレームのベースがフレームＩＤにストライビング・ファクタを掛けてめた値から始まるためである。

以上から理解されるように、入出力オペレーションに参加する人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”がフレーム内のスロット数の倍数になっていないと、送信されるデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）を収めているスロットのオフセットは、後続の各入出力メツセージ・パケットごとに変化する。スロット・オフセットの変化は、（ａ）入出力オペレーションに参加する入出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”を、フ（ｂ）フレーム内のスロット数で割ってめた商の余りに相当しており、フレーム内のスロット数は、入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）の数”ＮＰＥ” にストライビング・ファクタ”Ｃ”を掛けたものであり、その余りの方は、フレーム内のスロット数をモジューロとした数”Ｎ”に対応する。スロット・オフセットがこのように変化すると、オフセット・ベース生成セクション２３１２は、ある入出力メツセージ・パケット２２３０からの次のパケットへのスロットのオフセットの変化がフレーム内のスロット数を越えているとベース・オフセット値をさらにインクリメントする。スロット・カウント・セクション２３１３は、このようなことが起こると、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号を生成する。

スロット・カウント・セクション２３１３は、並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）が現在ＤＥＳＴ　ＰＥ　ＡＤＲＳ信号とＤＥＳＴ　０ＦＦＳＥＴ信号を生成シテいル対象となっているデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のフレーム内のスロットの現在の指標を更新する。スロット・カウント・セクション２３１３は初期スロット値とスロット増分値を、フレーム内のスロット数に対応する補正値と一緒に使用して、並列送信アドレス／オフセット・シエネレ−９２２７８（ｉ）が現在ＤＥＳＴ　ＰＥ　ＡＤＲＳ信号とＤＥＳＴ　０ＦＦＳＥＴ信号を生成している対象となっているデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のフレーム内のスロットの現在の指標を更新する。初期スロット値は、フレーム内のスロット数をモジューロとする、並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）の指標（ｉ）の値に対応している。スロット増分値は、上述したように、フレーム内のスロット数をモジューロとする、人出力バッファ・モジュール２２０１（ｉ）の数”Ｎ”である。

スロット・カウント・セクション２３１３がフレーム内のスロット数を越えるスロット・カウント値を生成するときは、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号を肯定し、スロット・カウント値をフレーム内のスロット数だけ減少する。

その結果は、次のフレーム内のスロットのオフセットである。

宛先プロセッシング・エレメント・アドレス生成セクション２３１２は、（ｉ）初期宛先プロセッシング・エレメント・アドレス値、（ｉｔ）宛先プロセッシング・エレメント・アドレス増分値、（ｉｉｉ）入出力オベレーシジンに参加しているプロセッシング・エレメントの数”ＮＰＥ”、　（ｉｖ）入出力オペレーションに参加している区画内の最初のプロセッシング・エレメントのアドレス（システムのプロセッシング・エレメントのベースを基準にしたアドレス）、および（ｖ）オフセット・デルタ生成セクションからのＢＵＭＰ　ＤＥＳＴ　ＡＤＲ５宛先アドレス信号を使用して、ＤＥＳＴ　ＰＥ　ＡＤＲ５宛先プロセッシング・エレメント・アドレス信号を生成する。並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）ハＤＥｓＴＰＥＡＤＲ３信号をネットワーク・インタフェース２２７７に結合し、ネットワーク・インタフェース２２７７はこの信号を使用して入出力メツセージ・パケット２２３ｏのメツセージ・アドレス部分３１を生成する。

以上から理解されるように、フレーム内のストライブのシーケンスについては、ストライブ内のスロットに入っているデータ項目ＰＥ（ｘ）　ＭｓＧ（ｙ）のすべては、入出力オペレーションに参加している１つのプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２へ入出力メツセージ・パケット２２３ｏに入って送信される。従って、各並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）の初期宛先プロセッシング・エレメント・アドレス値は、人出力バッファ・ノード２２０１　（ｉ）から送信される最初のデータ項目ＰＥ（ｘ）ＭＳＧ　（ｙ）を収めているフレーム内のストライブのストライブ・オフセット値に関するものである。ストライブ・オフセット値の方は、人出力バッファ・ノードの指標”ｉ“を、フレーム内のストライブ数をモジューロとするストライビング・ファクタ”Ｃ”で除した商の最大整数に対応している。フレーム名のストライブ数は、入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）とスカシ・プロセッサ１２の数である”ＮＰＥ”に対応している。

このようにして生成されたストライブ値は、実際には、入出力オペレーションに参加している区画内の最初のプロセッシング・エレメント１１（０）またはスカシ・プロセッサ１２からのオフセットであり、人出力バッファ・ノードによって生成される最初の入出力メツセージ・パケット２２３０に対するものである。従って、初期宛先プロセッシング・エレメント・アドレス値は、このストライブ・オフセット値に、入出力オペレーションに参加している最初のプロセッシング・エレメント１１（０）またはスカシ・プロセッサ１２のアドレス（システムｌＯのプロセッシング・エレメントのベースを基準にした）を加えたものである。

宛先プロセッシング・エレメント・アドレス増分値は、その入出力メツセージ・バッファ２２０１　（ｉ）によって生成される後続の各入出力メツセージ・パケット２２３０の宛先プロセッシング・エレメント・アドレスを生成するとき並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）によって使用される。宛先プロセッシング・エレメント・アドレス増分値は、人出力バッファ・ノード２２０１　（ｉ）が入出力メツセージ・パケット２２３０の送信と送信の間にインクリメントするフレーム内のストライブ数に関するものである。従って、宛先プロセッシング・エレメント・アドレス増分値は、入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”を、フレーム内のストライブ数”ＮＰＥ”をモジューロとするストライビング・ファクタ”Ｃ” で除した最大整数を総和したものである。

以上から理解されるように、入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”がフレーム内のストライブ数の倍数になっていないと、ストライブ内で送信されるデータ項目ＰＥ（ｘ）ＭＳＧ　（ｙ）を収めているスロットのオフセットは後続の各入出力メツセージ・パケットごとに変化する。このスロット・オフセットの変化は、（ａ）入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”を、（ｂ）ストライブ内のスロット数、つまり、ストライビング・ファクタ”Ｃ”で除してめた商の余りに対応し、この余りの方は、ストライビング・ファクタ゛Ｃ”をモジューロとする数”Ｎ”に対応している。ストライブ内のスロット・オフセットがこのように変化すると、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏは、ある入出力メツセージ・パケット２２３０かも次のパケットまでのスロットのオフセット変化がストライブ内のスロット数を越えていたとき、宛先プロセッシング・エレメント・アドレスをさらにインクリメントする。オフセット・デルタ生成セクション２３１１は、このようなことが起こると、ＢＵ）ＩＩＰ　ＤＥＳＴ　ＡＤＲ３信号を生成する。

オフセット・デルタ生成セクション２３１１は０ＦＦＳＥＴＤＥＬＴＡ信号も生成するが、この信号は、上述したようにＤＥＳＴ　０ＦＦＳＥＴ信号の成分を表しており、そのバイナリ・コード化値はストライブ内で、つまり、同じプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２へ送信されるフレーム内の一連のデータ項目内で送信されるデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）のスロットの位置を示している。さらに、オフセット・デルタ生成セクション２３１１は、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏへ送られるＢＵＭＰＤＥＳＴ　ＡＤＲＳバンブ宛先アドレス信号を生成する。

並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）の初期オフセット・デルタ値は、ストライブ内で並列送信アドレス／オフセット・ジェネレータ２２７８　（ｉ）によって生成される最初のデータ項目ＰＥ（ｘ）ＭＳＧ　（ｙ）を収めているスロットのオフセットに対応している。従って、初期オフセット・デルタ値は、（ａ）入出力バッファ・ノード２２０１　（ｉ）の指標”ｉ”を、（ｂ）フレーム内のスロット数、つまり、入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）の数”ＮＰＥ”にストライビング・ファクタ”Ｃ”を掛けたもので除してめた商の余りに対応している。特に断りがなければ、初期オフセット・デルタ値はストライビング・ファクタ”Ｃ”をモジューロとする入出カッ＼・ソファ・ノードの指標”ｉ”に対応している。

オフセット・デルタ増分値は、人出カバ・ソファ・ノード２２０１　（ｉ）が人出力メッセージ・パケ・ント２２３０の送信と送信との間にインクリメントするストライブ内のスロット数に関するものである。上述したように、人出力バッファ・ノード２２０１（ｉ）が入出力メツセージ・パケット２２３０の送信と送信との間にインクリメントするストライブの数は、宛先プロセッシング・エレメント・アドレス生成セクション２３１０によって判断された宛先プロセッシング・エレメント・アドレス値の変化があれば、その変化に関するものである。従って、オフセット・デルタ増分値は、（ａ）入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）の数”Ｎ”を、（ｂ）ストライブ内のスロット数、つまり、ストライビング・ファクタ”Ｃ”で除してめた商の余りである。特に断りがなければ、オフセット・デルタ増分値は、入出力オペレーションに参加している人出力バッファ・ノード２２０１　（ｉ）の数”Ｃ”で、ストライビング・ファクタ”Ｃ”をモジューロとしたものである。

上記から理解されるように、オフセット・デルタ生成セクション２３１１によってオフセット・デルタ値がある入出力メツセージ・パケット２２３０から次のパケットまでにインクリメントされた結果、オフセット・デルタ値がストライビング・ファクタ”Ｃ”より大か等しくなると、オフセット・デルタ値は、実際には、宛先プロセッシング・エレメント・アドレス生成セクション２３１０によって判断された宛先プロセッシング・エレメント・アドレス値で示されたストライブより先に進んだストライブ内のスロットに関係するものである。この先に進んだストライブの方は、宛先プロセッシング・エレメント・アドレス値で示されたものをより先の次のプロセッシング・エレメント１１（ｉ）ヘデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）が送信されるスロットを含んでいる。

そのようなことが起こると、オフセット・デルタ生成セクション２３１１はＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳバンブ宛先アドレス信号を肯定して、宛先プロセッシング・エレメント・アドレス生成セクション２３１０が宛先プロセッシング・エレメント・アドレスをさらにインクリメントすることを可能にする。さらに、オフセット・デルタ生成セクション２３１１は、インクリメントされたオフセット・デルタ値からストライビング・ファクタを減算して、送信されるデータ項目について宛先プロセッシング・エレメント・アドレス生成セクション２３１０によって生成された宛先プロセッシング・エレメント・アドレスに関連するストライブ内にあって、入出力メツセージ・パケットに入れて送信されるデータ項目ＰＥ（ｘ）ＭＳＧ　（ｙ）のスロットのアドレスを指すようにする。

同様に、ある時点で、宛先プロセッシング・エレメント・アドレス生成セクション２３１０は、入出力オペレーションに参加している最高の指標をもつプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２のアドレスよりも上になるように、宛先プロセッシング・エレメント・アドレスをインクリメントする。

その時点で、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏは、宛先プロセッシング・エレメント・アドレスを、転送に参加しているプロセッシング・エレメントまたはスカシ・プロセッサの１つのアドレスである値に訂正する。このオペレーションにおいて、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏは、インクリメントされた宛先プロセッシング・エレメント・アドレスを、入出力オペレーションに参加しているプロセッシング・エレメントの数であるＮＰＨに相当する量だけ減少する。これにより、宛先プロセッシング・エレメント・アドレスはこのオペレーション時に入出力オペレーションに参加しているプロセッシング・エレメントまたはスカシ・プロセッサを正しく指すようになる。

以上述べたことを背景にして、以下では、第４Ａ図および第４Ａ図を参照して、並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）の構造とオペレーションについて説明する。初期状態では、ブロック２３２０に示している初期宛先プロセッシング・エレメント・アドレスはマルチプレクサ２３４０経由で結合され、ラッチ２３４１にラッチされている。さらに、宛先プロセッシング・エレメント・アドレス増分値は、宛先プロセッシング・エレメント・アドレス生成セクション２３１Ｏのラッチ２３２１にストアされている。

同様に、それぞれブロック２３２２と２３２４に示している初期オフセット・デルタ値と初期オフセット・ベース値は、それぞれ０ＦＦＳＥＴ　ＤＥＬＴＡ信号および０ＦＦＳＥＴ　ＢＡＳＥ信号としてマルチプレクサ２３４２と２３４４経由で結合されている。これらの信号はそれぞれラッチ２３４３と２３４５にラッチされている。また、これらの信号は同時に加算器２３１４に結合され、加算器は、そのバイナリ・コード化値が０ＦＦＳＥＴ　ＤＥＬＴＡ信号と０ＦＦＳＥＴ　ＢＡＳＥ信号のバイナリ・コード化値の総和を表しているデルタ信号を加えた０ＦＦＳＥＴ　＋　ＤＥＬオフセット信号を生成する。０ＦＦＳＥＴ　＋ＤＥＬ信号はラッチ２３１５にラッチされ、ラッチからＤＥＳＴ　０ＦＦＳＥＴ宛先オフセット信号が出力される。

同時に、オフセット・デルタ増分値とオフセット・ベース増分値は、それぞれオフセット・デルタ生成セクション２３１１とオフセット・ベース生成セクション２３１２のレジスタ２３２３と２３２５にストアされる。ブロック２３２６に示されている初期スロット値はマルチプレクサ２３２７経由で結合され、ラッチ２３４７にラッチされ、スロット増分値はスロット・カウント・セクション２３１３のレジスタ２３２７にストアされる。

さらに、その他の種々値も他のレジスタにストアされる。宛先プロセッシング・エレメント・アドレス生成セクション２３１０はレジスタ２３３０と２３３１を含んでいる。上述したように、宛先プロセッシング・エレメント・アドレス値を生成するためにインクリメントするとき、ある時点で、インクリメントから得られる値が、入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２の範囲を超えたプロセッシング・エレメント・アドレスを表している場合がある。このような状態は、レジスタ２３３０に入っている値から検出することができる。

第４Ａ図を参照して上述するように、宛先プロセッシング・エレメント・アドレス値をインクリメントするとき、宛先プロセッシング・エレメント・アドレス生成セクション２３１０は、以前に判断された宛先プロセッシング・エレメント・アドレス値とレジスタ２３３ｏの内容とがどのような関係にあるかに応じて、レジスタ２３２１の値とレジスタ２３３１の値のどちらかを選択する。

レジスタ２３３０の値は、次にインクリメントされると、入出力オペレーションに参加しているものよりも先のプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２を指すことになる個所まで、宛先プロセッシング・エレメント・アドレス値がいつインクリメントされかを判断するために使用される。この値は、（ａ）入出力オペレーションに参加している最後のプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２のアドレス（これは、最初のプロセッシング・エレメント１１（０）またはスカシ・プロセッサ１２のアドレスに、入出力オペレーションに参加しているプロセッシング・エレメントまたはスカシ・プロセッサの数”ＮＰＥ”を加えたものである）から、（ｂ）アドレスがインクリメントされる量、つまり、アドレス増分値を差し引いたものである。

以前に判断された宛先プロセッシング・エレメント・アドレス値がレジスタ２３３゜にストアされた値以下であると宛先プロセッシング・エレメント・アドレス生成セクション２３１ｏが判断したときは、宛先プロセッシング・エレメント・アドレス値は、レジスタ２３２１に入っているアドレス増分値だけインクリメントされていれば、その許容範囲内のままになっている。その場合は、宛先プロセッシング・エレメント・アドレス生成セクション２３１ｏはレジスタ２３２１の値を用いてインクリメントを行う。

しかし、以前に判断された宛先プロセッシング・エレメント・アドレス値がレジスタ２３３ｏの値より大が等しいと宛先プロセッシング・エレメント・アドレス生成セクション２３１０が判断し、宛先プロセッシング・エレメント・アドレス値がアドレス増分値だけインクリメントされていれば、これはその許容範囲を超えていることになる。その場合は、上述したように、インクリメントされた宛先プロセッシング・エレメント・アドレス値は入出力オペレーションに参加しているプロセッシング・エレメントとスカシ・プロセッサの数”ＮＰＥ”に対応する値だけ減少される。レジスタ２３３１の内容は、値”ＮＰＥ“だけ減少したアドレス増分値に対応している。この値が以前に判断された宛先プロセッシング・エレメント・アドレス値に加えられると、その結果は、インクリメントされた宛先プロセッシング・エレメント・アドレス値を値”ＮＰＥ”だけ減少したのと同じになる。

同様に、オフセット・デルタ生成セクション２３１１は２つのアドレス２３３２と２３３３を含んでいる。上述したように、オフセット・デルタ値は、ストライビング・ファクタに関する範囲内で変化し、これらのレジスタの値は、オフセット・デルタ値をその範囲に制限するために使用される。第４Ａ図を参照して下述するように、オフセット・デルタ値をインクリメントするとき、オフセット・デルタ生成セクション２３１１は、以前に判断されたオフセット・デルタ値とレジスタ２３３２の内容との間にどのような関係があるかに応じて、レジスタ２３２３の値とレジスタ２３３３の値のどちらがを選択する。レジスタ２３３２の値は、次にインクリメントされたとき、その許容範囲を越えたオフセット・デルタ値、つまり、ストライビング・ファクタ”Ｃ”に等しいが、あるいは大きいオフセット・デルタ値を表すことになる個所までにオフセット・デルタ値がいつインクリメントされたかを判断するために使用される。この値は、（ａ）ストライビング・ファクタ”Ｃ”から、（ｂ）インクリメントされる量、つまり、オフセット・デルタ増分値を差し引いた値である。以前に判断されたオフセット・デルタ値がレジスタ２３３２にストアされた値以下であるとオフセット・デルタ生成セクシゴン２３１１が判断したときは、オフセット・デルタ値は、レジスタ２３２３のオフセット・デルタ増分値だけインクリメントされていれば、その許容範囲内のままになっている。

その場合は、オフセット・デルタ生成セクション２３１１はレジスタ２３２３の値を使用してインクリメントを行う。

しかし、以前に判断されたオフセット・デルタ値がレジスタ２３３２の値より大か等しいとオフセット・デルタ生成セクション２３１１が判断し、デルタ・オフセット値がデルタ増分値だけインクリメントされていれば、その許容範囲を超えていることになる。その場合は、上述したように、インクリメントされたデルタ・オフセット値はストライビング・ファクタ”Ｃ”だけ減少され、宛先プロセッシング・エレメント・アドレス生成セクション２３１０を制御するためにＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号が肯定される。レジスタ２３３３の内容は、ストライビング・ファクタ”Ｃ”だけ減少したデルタ増分値に対応している。この値が以前に判断されたデルタ・オフセット値に追加されると、その結果は、インクリメントされたデルタ・オフセット値をストライビング・ファクタ“Ｃ”だけ減少したのと同じになる。

オフセット・ベース生成セクション２３１２はレジスタ２３３４ももっており、オフセット・ベース増分値にストライビング・ファクタ”Ｃ”を加えたものをストアしている。レジスタ２３２５の値は、以前に判断されたオフセット・ベース値をオフセット・ベース増分値だけインクリメントすべきであるとスロット・カウント・セクション２３１２が判断したとき使用される。他方、レジスタ２３３４の値は、オフセット・ベース値をインクリメントするときに使用され、この値は、上述したように、ストライビング・ファクタ”Ｃ”に対応する量だけされにインクリメントされる。

最後に、スロット・カウント・セクション２３１３は２つのレジスタ２３３５と２３３６を備えている。レジスタ２３３５は、次にインクリメントされたとき、その許容範囲を超えたスロット指標値、つまり、入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）またはスカシ・プロセッサ１２の数”ＮＰＥ”にストライビング・ファクタ”Ｃ“を掛けたものであるフレーム内のスロット数に等しいか、それより大きいスロット指標値を表すことになる個所までスロット指標値がいつインクリメントされたかを判断するために使用される値をストアしている。レジスタ２３３５の値は、数ＮＰＥ”を掛けたストライビング・ファクタ”Ｃ”からスロット増分値を差し引いたものである。レジスタ２３３６の値は、スロット増分値からフレーム内のスロット数を差し引いたものである。

第４Ｂ図を参照して下述するように、スロット・カウント値をインクリメントするとき、スロット・カウント・セクション２３１３は、以前に判断されたスロツト・カウント値とレジスタ２３３５のないようとの間にどのような関係があるかに応じて、レジスタ２３２７の値とレジスタ２３３６の値のどちらかの値を選択する。レジスタ２３３５の値は、次にインクリメントされたとき、フレーム内のスロット数より大きいスロット・オフセットを示すことになる個所までスロット・カウント値がいつインクリメントされたかを判断するために使用される。

この値は、（ａ）入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）とスカシ・プロセッサ１２の数”ＮＰＥ”にストライビング・ファクタ”Ｃ”を掛けたものであるフレーム内のスロット数から、（ｂ）スロット増分値を差し引いたものである。以前に判断されたスロット増分値がレジスタ２３３５にストアされた値以下であるとスロット・カウント・セクション２３１３が判断した場合は、スロット増分値は、レジスタ２３２７のスロット増分値だけインクリメントされていれば、その許容範囲内のままになっている。その場合は、スロット・カウント・セクション２３１３はレジスタ２３２７の値を使用してインクリメントを行う。

しかし、以前に判断されたスロット・カウント値がレジスタ２３３５の値より大か等しいとスロット・カウント・セクション２３１３が判断し、スロット・カウント値がスロット増分値だけインクリメントされていれば、現在のフレームの終わりを越えたスロットを示すことになる。その場合は、上述したように、スロット・カウント・セクシゴン２３１３はＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号を肯定して、オフセット・ベース・セクション２３１２がレジスタ２３３４の値を使用してオフセット・ベース値のインクリメントを行えるようにする。さらに、スロット・カウント・セクション２３１３は、その値がスロット増分値だけインクリメントされ、フレーム内のスロット数に対応する値だけ減少された新しいスロット・カウント値を生成する。レジスタ２３３１の内容は、フレーム内のスロット数に対応する値だけ減少したスロット増分値に対応している。この値が以前に判断されたスロット・カウント値に加えられると、その結果は、インクリメントされたスロット・カウント値を、フレーム内のスロット数に対応する値だけ減少したのと同じになる。

各種のレジスタが上述したようにロードされ、人出カバファ・ノードによって生成される初期入出力メツセージ・パケット２２３０の初期値をラッチ２３４１．２３４３．２３１５．２３４５および２３４７にロードすることが可能になると、各種のセクション２３１０．２３１１．２３１２および２３１３が一連の繰返しを同時に実行し、人出力バッファ・ノードによって送信される後続のデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）の入出力メツセージ・パケット２２３０を生成するときに使用されるＤＥＳＴ　ＰＥ　ＡＤＲ３信号とＤＥＳＴ　０ＦＦＳＥＴ信号が生成されることになる。

第４Ａ図に示すように、オフセット・デルタ生成セクション２３１１においては、ラッチ２３４３からのＬＡＴＯＦＦＳＥＴ　ＤＥＬＴＡラッチ・オフセット・デルタ信号（この時点では、初期オフセット・デルタ値に対応するバイナリ・コード化値をもっている）は、加算器２３５１の一方の入力端子に入力される。加算器２３５１のもう一方の入力端子には、マルチプレクサ２３５１からの５ＥＬＯＦＦＳＥＴ　ＤＥＬＴＡＩＮＣＦＡＣＴＯＲ選択オフセット・デルタ・インクリメント・ファクタ信号が入力される。加算器２３５０はＩＮＣＯＦＦ　ＤＥＬインクリメント・オフセット・デルタ信号を生成し、この信号は０ＦＦＳＥＴ　ＤＥＬＴＡ信号としてラッチ２３４３の入力端子と加算器２３４１の一方の入力端子に入力され、ラッチと加算器は、上述するように、オフセット・ベース生成セクション２３１２によって繰返し時に生成された叶ＦＳＥＴ　ＢＡＳＥ信号と結合して、ＤＥＳＴ　０ＦＦＳＥＴ宛先オフセット信号を生成する。加算器２３５０からのＩＮＣＯＦＦ　ＤＥＬ信号は、その繰返しでインクリメントされたデルタ・オフセット値を表している。

ＳＥＬ　０ＦＦＳＥＴ　ＤＥＬＴＡ　ＩＮＣＦＡＣＴＯＲ選択オフセット・デルタ・インクリメント・ファクタ信号は、コンパレータ２３５２の制御を受けてマルチプレクサ２３５１から与えられる。他方、コンパレータ２３５２はラッチ２３４３からのＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号とレジスタ２３３２からの信号を受信し、それに応答して、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳバンブ宛先アドレス信号を生成する。コンパレータ２３５２は、ＬＡＴＯＦＦＳＥＴ　ＤＥＬＴＡ信号がレジスタ２３３２からの信号で表されたバイナリ・コード化値以下であると判断すると、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号を否定する。そのようなことが起こると、ＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号のバイナリ・コード化値は、加算器２３５０によってレジスタ２３２３のオフセット・デルタ増分値だけインクリメントされていれば、オフセット・デルタ値の許容範囲内のままになっている。従って、否定されたＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号により、マルチプレクサは、レジスタ２３２３からの信号を５ＥＬＯＦＦ　ＤＥＬＴＡ　ＩＮＣＦＡＣＴＯＲ選択オフセット・デルタ・インクリメント・ファクタ信号として加算器２３５０に入力する。加算器はＩＮＣＯＦＦ　ＤＥＬインクリメント・オフセット・デルタ信号を生成し、マルチプレクサ２３４２はこの信号を０ＦＦＳＥＴ　ＤＥＬＴＡ信号としてラッチ２３４３と加算器２３１４の入力端子に入力する。

他方、コンパレータ２３４３は、ＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号のバイナリ・コード化値がレジスタ２３３２からの信号で現れた値より大か等しいと判断すると、ＢＵＭＰ　ＤＥＳＴＡＤＲ３信号を肯定する。そのようなことが起こると、ＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号のバイナリ・コード化値は、加算器２３５０によってレジスタ２３２３のオフセット・デルタ増分値だけインクリメントされていれば、オフセット・デルタ値の許容範囲を超えていることになる。

従って、肯定されたＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号により、マルチプレクサはレジスタ２３３３がらの信号をＳＥＬ　０ＦＦＤＥＬＴＡ　ＩＮＣＦＡＣＴＯＲ選択オフセット・デルタ・インクリメント・ダクタ信号として加算器２３５ｏに入力する。上述したように、レジスタ２３３３からの信号のバイナリ・コード化値はストライビング・ファクタ”Ｃ”だけ減少されたデルタ増分値であるので、加算器がＩＮＣ：　０ＦＦＤＥＬインクリメント・オフセット・デルタ信号を生成するとき、ＩＮＣＯＦＦ　ＤＥＬ信号のバイナリ・コード化値は許容範囲内になっている。マルチプレクサ２３４２はＩＮＣＯＦＦ　ＤＥＬ信号を０ＦＦＳＥＴ　ＤＥＬＴＡ信号としてラッチ２３４３と加算器２３１４の入力端子に入力する。

宛先プロセッシング・エレメント・アドレス生成セクション２３１０のオペレーションは、スロット・カウント・セクション２３１３のオペレーションと大体同じである。宛先プロセッシング・エレメント・アドレス生成セクション２３１０では、ラッチ２３４３からの宛先プロセッシング・エレメント・アドレス信号（この時点では、初期宛先プロセッシング・エレメント・アドレス値に対応するバイナリ・コード化値をもっている）は加算器２３５２の一方の入力端子に入力される。加算器２３５２のもう一方の入力端子には、マルチプレクサ２３５３がらのＳＥＬ　ＰＥ　ＡＤＲＳ　ＩＮＣＲＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号が入力される。加算器２３５２はさらにキャリ入力端子”ｃｌ“をもち、これはＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳバンブ宛先アドレス信号によって制御される。加算器２３５２はＩＮＣＰＥ　ＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を生成し、この信号はラッチ２３４１の入力端子に入力される。加算器２３５２がらのＩＮＣＰＥ　ＡＤＲ３信号はその繰返しでインクリメントされた宛先プロセッシング・エレメント・アドレス値を表している。

ＳＥＬ　ＰＥ　ＡＤＲＳ　ＩＮＣＲＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号は、コンパレータ２３５４とマルチプレクサ２３５５の制御を受けてマルチプレクサ２３５３がら与えられる。他方、コンパレータ２３５４ハ、ラッチ２３４１カラ（Ｄ　ＤＥＳＴ　ＰＥ　ＡＤＲＳ宛先プロセッシング・エレメント・アドレス信号とレジスタ２３３０からの信号を受信する。コンパレータ２３５４は２つの出力信号を出力する。１つはＲＳＴ　ＩＦ　ＧＴ大ならばリセット信号であり、もう１つはＲＳＴ　ＩＦ　ＧＥ大または等しければリセット信号である。コンパレータ２３５４は、ＤＥＳＴ　ＰＥ　ＡＤＲ３信号バイナリ・コード化値がレジスタ２３３０からの信号のバイナリ・コード化値より大であると判断すると、Ｒ３Ｔ　ＩＦ　ＧＴ倍信号肯定する。他方、コンパレータは、ＤＥＳＴ　ＰＥ　ＡＤＲ５信号のバイナリ・コード化値がレジスタ２３３ｏがらの信号のバイナリ・コード化値より大か等しいと判断すると、Ｒ５Ｔ　ＩＦ　ＧＥ倍信号肯定する。従って、コンパレータ２３５４は、ＤＥＳＴ　ＰＥＡＤＲ３信号のバイナリ・コード化値がレジスタ２３３ｏにストアされた値に対応していれば、Ｒ３Ｔ　ＩＦ　ＧＥ倍信号肯定し、ＲＳＴ　ＩＦ　ＧＴ倍信号否定することになる。

マルチプレクサ２３５５は、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳバンブ宛先アドレス信号の制御の下で、Ｒ３Ｔ　ＩＦ　ＧＥまたはＲ３ＴＩＦ　ＧＴ倍信号１つを選択して、ＲＳＴ　ＰＥ　ＡＤＲＳリセット・プロセッシング・エレメンロト・アドレス信号として制御マルチプレクサ２３５３に結合する。オフセット・デルタ生成セクション２３１１がＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号を肯定すると、マルチプレクサ２３５５はＲ３Ｔ　ＩＦ　ＧＴ大ならリセット信号を、Ｒ３Ｔ　ＰＥ　ＡＤＲＳ　リセット・プロセッシング・エレメント・アドレス信号としてマルチプレクサ２３５３に結合する。他方、オフセット・デルタ生成セクション２３１１がＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳ信号を否定すると、マルチプレクサ２３５５はＲ３Ｔ　ＩＦ　ＧＥ大または等しければリセット信号をＲ３Ｔ　ＰＥ　ＡＤＲ３信号として結合する。

マルチプレクサ２３５５は、宛先プロセッシング・エレメント・アドレス生成セクション２３１０がＢＵＭＰ　ＤＥＳＴＡＤＲＳバンブ宛先アドレス信号（この信号は加算器２３５２のキャリ・イン入力端子Ｃ１に結合される）を使用して宛先プロセッシング・エレメント・アドレス値をさらにインクリメントするとき、宛先プロセッシング・エレメント・アドレス値の許容範囲を超えて値をインクリメントすることがないように配慮する。ＢＵ）＋！Ｐ　ＤＥＳＴＡＤＲ３が否定され、その結果、宛先プロセッシング・エレメント・アドレス値がそれ以上インクリメントされないと、マルチプレクサ２３５５はＲ５Ｔ　ＩＦ　ＧＴ大ならリセット信号をＲ３Ｔ　ＰＥ　ＡＤＲＳリセット・プロセッシング・エレメント・アドレス信号として結合する。この場合、ＤＥＳＴ　ＰＥ　ＡＤＲＳ宛先プロセッシング・エレメント・アドレス信号のバイナリ・コード化値がレジスタ２３３０からの信号のバイナリ・コード化値より大か等しいとコンパレータ２３５５が判断すると、Ｒ３Ｔ　ＩＦ　ＧＴ倍信号否定される。否定されたＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号により、マルチプレクサ２３５５は否定されたＲ３Ｔ　ＩＦ　ＧＴ倍信号マルチプレクサ２３５３に結合し、否定されたＲ３Ｔ　ＩＦＧＴ信号により、マルチプレクサ２３５３は、アドレス増分値を表Ｌ　ティ６　ＳＥＬ　ＰＥ　ＡＤＲＳ　ＩＮＣＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号を、加算器２３５２のもう一方の入力端子に結合スル。加算器２３５２ハ、ＤＥＳＴ　ＰＥ　ＡＤＲ３信号と５ＥＬＰＥ　ＡＤＲＳ　ＩＮＣＦＡＣＴＯＲ信号のバイナリ・コード化値の総和を表すＩＮＣＰＥＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を生成し、マルチブレク”ｊ’　２３４０ハコ（７）　ＩＮＣＰＥ　ＡＤＲ３信号ヲラッチ２３４１ノ入力端子に結合する。

しかし、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号が否定されている間に、ＤＥＳＴ　ＰＥ　ＡＤＲ３信号のバイナリ・コード化値がレジスタ２３３０からの信号のバイナリ・コード化値より大であるとコンパレータ２３５５が判断すると、Ｒ３Ｔ　ＰＥ　ＧＴ倍信号肯定される。その場合は、Ｒ３Ｔ　ＰＥ　ＡＤＲ３信号も肯定され、マルチプレクサ２３５３は値”ＮＰＥ”だけ減少されタアトレス増分値に対応す６ＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号を、加算器２３５２のもう一方の入力端子に結合する。加算器２３５２は、ＤＥＳＴ　ＤＥ　ＡＤＲ３信号とＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ信号のバイナリ・コード化値の総和を表すＩＮＣ：　ＰＥ　ＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を生成する。

マルチプレクサ２３４０はＩＮＣＰＥ　ＡＤＲ３信号をラッチ２３４１の入力端子に結合する。

他方、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号が肯定されると、加算器２３５２は、そのバイナリ・コード化値が、ＤＥＳＴ　ＰＥ　ＡＤＲ３宛先プロセッシング・エレメント・アドレス信号とＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタのバイナリ・コード化値の総和に対応するＩＮＣＰＥ　ＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を生成し、この信号は、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号が肯定された以降にさらにインクリメントされている。その場合は、加算器２３５２がＤＥＳＴ　ＰＥ　ＡＤＲ３信号をインクリメントして宛先プロセッシング・エレメント・アドレスが入出力オペレーションに参加しているプロセッシング・エレメント１１（ｉ）とスカラ・プロセッサ１２のアドレスを越えないようするために、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳ信号により、マルチプレクサ２３３５はＲ３Ｔ　ＩＦ　ＧＥより大が等しければリセット信号をＲ３Ｔ　ＰＥ　ＡＤＲ３信号として結合する。

従って、ＤＥＳＴ　ＰＥ　ＡＤＲ３宛先プロセッシング・エレメント・アドレス信号のバイナリ・コード化値がレジスタ２３３０からの信号のバイナリ・コード化値以下であるとコンパレータ２３５５が判断すると、Ｒ３Ｔ　ＩＦ　ＧＥ倍信号否定される。肯定されたＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号により、マルチプレクサ２３５５は否定されたＲ３Ｔ　ＩＦ　ＧＥ倍信号マルチプレクサ２３５３に結合し、この信号により、マルチプレクサ２３５３はアドレス増分値を表すＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号を加算器２３５２のもう一方の入力端子に結合する。加算器２３５２は、ＤＥＳＴ　ＰＥ　ＡＤＲ３信号とＳＥＬ　ＰＥ　ＡＤＲ３ＩＮ（：　ＦＡＣＴＯＲ信号のバイナリ・コード化値の総和を表すＩＮＣＰＥ　ＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を、そのキャリ・イン入力端子”の”に入力された肯定ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号と一緒に生成し、この信号により、マルチプレクサ２３４０はＩＮＣＰＥ　ＡＤＲ３信号をラッチ２３４１の入力端子に結合する。

しかし、ＢＵＭＰ　ＤＥＳＴ　ＡＤＲ３信号が肯定されている間に、ＤＥＳＴ　ＰＥ　ＡＤＲ３信号のバイナリ・コード化値がレジスタ２３３０からの信号のバイナリ・コード化値より大か等しいとコンパレータ２３５５が判断すると、Ｒ３Ｔ　ＩＦ　ＧＥ倍信号肯定される。その場合は、Ｒ３Ｔ　ＰＥ　ＡＤＲＳ信号も肯定され、この信号により、マルチプレクサ２３５３は、値”ＮＰＥ”だけ減少されたアドレス増分値に対応するＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ選択プロセッシング・エレメント・アドレス・インクリメント・ファクタ信号を加算器２３５２の第２入力端子に結合する。加算器２３５２は、ＤＥＳＴ　ＰＥ　ＡＤＲ５信号とＳＥＬ　ＰＥ　ＡＤＲ３ＩＮＣＦＡＣＴＯＲ信号のバイナリ・コード化値の総和を表すＩＮＣＰＥ　ＡＤＲＳインクリメント・プロセッシング・エレメント・アドレス信号を、そのキャリ・イン入力端子”Ｃ２”に現れたＢＵＭＰＤＥＳＴ　ＡＤＲＳ信号と一緒に生成する。マルチプレクサ２３４０はＩＮＣＰＥ　ＡＤＲ３信号をラッチ２３４１の入力端子に結合する。

第４Ｂ図に示すように、スロット・カウント・セクション２３１３では、ＬＡＴ　５ＬＯＴ　ＩＮＤＥＸラッチ・スロット指標信号（この時点では、ラッチ２３４７からの初期スロット指標値に対応するバイナリ・コード化値をもっている）は加算器２３６０の一方の入力端子に入力される。加算器２３６０のもう一方の入力端子には、マルチプレクサ２３６１からのＳＥＬ　５ＬＯＴ　ＩＮＤＥＸ　ＩＮＣＦＡＣＴＯＲ選択スロット指標イクリメント・ファクタ信号が入力される。加算器２３６０はＩＮＣ５ＬＯＴ　ＩＮＤＥＸインクリメント・スロット指標信号を生成し、マルチプレクサ２３４６はこの信号を５ＬＯＴ　ＩＮＤＥＸ信号としてラッチ２３４３の入力端子に結合する。ＳＥＬ　５ＬＯＴ　ＩＮＤＥＸ　ＩＮＣＦＡＣＴＯＲ選択スロット指標インクリメント・ファクタ信号はコンパレータ２３６２の制御の下でマルチプレクサ２３６１から与えられる。

他方、コンパレータ２３６２には、ラッチ２３４７がらのＬＡＴ　５ＬＯＴ　ＩＮＤＥＸ信号がレジスタ２３３５カらの信号と一緒に入力され、これを受けて、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥバンブ・オフセット・ベース信号が生成される。コンパレータ２３６２は、ＬＡＴスロット指榎信号のバイナリ・コード化値がレジスタ２３３５からの信号で表された値以下であると判断すると、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号を否定する。そのようなことが起こると、ＬＡＴ　５ＬＯＴ　ＩＮＤＥＸ信号は、加算器２３６０によってレジスタ２３２７のスロット増分値だけイクリメントされていれば、スロット指標値の許容範囲内のままになっている。従って否定されたＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号により、マルチプレクサ２３６１はレジスタ２３２７からの信号をＳＥＬ　５ＬＯＴ　ＩＮＤＥＸＩＮＣＦＡＣＴＯＲ選択スロット指標インクリメント・ファクタ信号として加算器２３６０に結合する。加算器はｌＮＣ３ＬＯＴ　ＩＮＤＥＸインクリメント・スロット指標信号を生成し、マルチプレクサ２３４６はこの信号を５ＬＯＴ　ＩＮＤＥＸ信号としてラッチ２３４７の入力端子に結合する。

他方、コンパレータ２３６２は、ＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号のバイナリ・コード化値がレジスタ２３３５がらの信号で表された値より大が等しいと判断すると、ＢＵＭＰ　５ＬＯＴＩＮＤＥＸ信号を肯定する。そのようなことが起こると、ＬＡＴ　５ＬＯＴ　ＩＮＤＥＸ信号のバイナリ・コード化値は、加算器２３６０によってレジスタ２３２７のインクリメント・スロット指標値だけイクリメントされていれば、スロット指標値の許容範囲を超えていることになる。

従って、肯定されたＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号ニよす、マルーｊ− プレクサ２３６１はレジスタ２３３６がらの信号をＳＥＬ　５ＬＯＴＩＮＤＥＸ　ＩＮＣＦＡＣＴＯＲ選択スロット指標インクリメント・ファクタ信号として加算器２３６ｏに結合する。上述したように、レジスタ２３３６からの信号のバイナリ・コード化値は、フレーム内のスロット数だけ減少されたスロット増分値に対応しているので、加算器２３６ｏがｌＮＣ３ＬＯＴ　ＩＮＤＥＸインクリメント・スロット指標信号を生成するとき、ＩＮＣスロット信号のバイナリ・コード化値は許容範囲内にある。マルチプレクサ２３４６はｌＮＣ３ＬＯＴ　ＩＮＤＥＸ信号を５ＬＯＴ　ＩＮＤＥＸ信号としてラッチ２３４７（７）入力端子に結合する。

オフセット・ベース生成セクション２３１２では、ラッチ２３４５からノＬＡＴ　０ＦＦＳＥＴ　ＢＡＳＥラッチ・オフセット・ベース信号（この時点では、初期オフセット・ベース値に対応するバイナリ・コード化値をもっている）は加算器２３６３の一方の入力端子に入力される。加算器２３６３の他方の入力端子には、マルチプレクサ２３６４がらノｓＥＬ　ＯＦＦ　ＢＡＳＥ　ＩＮＣＦＡＣＴＯＲ選択オフセット・ベース・インクリメント・ファクタ信号が入力される。加算器２３６３はＩＮＣＯＦＦ　ＢＡＳＥインクリメント・オフセット・ベース信号を生成し、マルチプレクサ２３４４はこの信号をオフセットベース信号としてラッチ２３４５の入力端と加算器２３１４の一方の入力端子に結合する。上述しｔ、：、　ヨウニ、加ＩＥ器２３１４ハｏＦＦＳＥＴ　ＢＡＳＥ　＋　ＤＥＬＴＡ　、ｔ　７セツト・ベース・プラス・デルタ信号を生成し、そのバイナリ・コード化値は０ＦＦＳＥＴ　ＢＡＳＥ信号と０ＦＦＳＥＴＤＥＬＴＡ信号のバイナリ・コード化値に対応しており、この信号はラッチ２３１５の入力端子に結合される。

ＳＥＬ　ＯＦＦ　ＢＡＳＥ　ＩＮＣＦＡＣＯＴＲ選択オフセット・ベース・インクリメント・ファクタ信号は、コンパレータ２３６２から（７）ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号の制御の下テマルチブレクサ２３６４によって与えられる。上述したように、コンパレータ２３６２は、ＬＡＴスロット指標信号のバイナリ・コード化値がレジスタ２３３５からの信号で表された値以下であると判断すると、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号を否定する。そのようなことが起こると、　ＬＡＴ　５ＬＯＴＩＮＤＥＸ信号のバイナリ・コード化値は、加算器２３６ｏによってレジスタ２３２７のスロット増分値だけインクリメントされていれば、スロット指標値の許容範囲内のままになっている。その場合は、否定されたＢＵＭＰＯＦＦＳＥＴ　ＢＡＳＥ信号により、マルチプレクサ２３６４は、オフセット・ベース増分値を表しているレジスタ２３２５がらの信号を、ＳＥＬ　ＯＦＦ　ＢＡＳＥ　ＩＮＣＦＡＣＴＯＲ選択オフセット・ベース・インクリメント・ファクタ信号として加算器２３６３　ニ結合する。加算器２３６３はＩＮＣＯＦＦ　ＢＡＳＥインクリメント・オフセット・ベース信号を生成し、マルチプレクサ２３４６はこの信号を叶ＦＳＥＴ　ＢＡＳＥ信号としてラッチ２３４７と加算器２３１４の入力端子に結合する。

他方、コンパレータ２３６２は、ＬＡＴ　０ＦＦＳＥＴ　ＤＥＬＴＡ信号のバイナリ・コード化値がレジスタ２３３５からの信号で表された値より大か等しいと判断すると、ＢＵＭＰ　５ＬＯＴＩＮＤＥＸ信号を肯定する。そのようなことが起こると、ＬＡＴ　５ＬＯＴ　ＩＮＤＥＸ信号のバイナリ・コード化値は、加算器２３６３によってレジスタ２３２７のインクリメント・スロット指標値だけインクリメントされていれば、スロット指標値の許容範囲を超えていることになる。

従って、肯定されたＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号により、マルチプレクサ２３６４はオフセット・ベース増分値にストライビング・ファクタ”Ｃ”を加えたものを表しているレジスタ２３３４からの信号をＳＥＬ　ＯＦＦ　ＢＡＳＥ　ＩＮＣＦＡＣＴＯＲ選択オフセット・ベース・インクリメント・ファクタ信号として換算器２３６３に結合する。その場合は、加算器２３６３は、そのバイナリ・コード化値がオフセット・ベース増分値とストライビング・ファクタ“Ｃ ”だけインクリメントされたＬＡＴ　０ＦＦＳＥＴ　ＢＡＳＥ信号のバイナリ・コード化値に対応しているＩＮＣＯＦＦ　ＢＡＳＥインクリメント・オフセット・ベース信号を生成する。

上述したように、並列送信アドレス／オフセット・ジェネレータ２２７８（ｉ）の各種セクション間２３１２．２３１３は上述したオペレーションを繰り返して実行して、入出力メツセージ・パケット２２３ｏを生成するときに使用されるＤＥＳＴ　ＰＥ　ＡＤＲ３宛先プロセッシング・エレメント・アドレス信号とＤＥＳＴ　０ＦＦＳＥＴ宛先オフセット信号を生成する。各繰返し時には、人出カバッファ２２０１　（ｉ）から送信される人出カメラセージ・パケット２２３０は、そのバッファ・メモリ２２２３（ｉ）からの１つのデータ項目ＰＥ（ｘ）　Ｍｓａ（ｙ）を含んでいる。人出カバッファ２２０１　（ｉ）がデータ項目ＰＥ（ｘ）　ＭＳＧ（ｙ）をすべて送信すると、入出力オペレーションを終わらせることができる。

以上の説明から理解されるように、上述した並列送信アドレス／オフセット・ジェネレータ２２７ｇ（ｉ）は種々態様に変更することが可能である。例えば、セクション２３１０．２３１１．２３１２．２３１４別に別々の加算器およびコンパレータを用意する代わりに、並列送信アドレス／オフセット・ジェネレータに単一の加算器とコンパレータを設けて、これらのセクション間で共用させることが可能である。そのような実施例では、加算器とコンパレータは別々のフェーズで使用され、各フェーズ期間に、宛先プロセッシング・エレメント・アドレス値、オフセット・デルタ値、オフセット・ベース値およびスロット指標値を表す信号が生成されることになる。その場合は、加算器とコンパレータは、宛先プロセッシング・エレメント・アドレス値の前にオフセット・デルタ値を生成するために使用されることになる。宛先プロセッシング・エレメント・アドレス値を生成するにはＢＵＭＰ　ＤＥＳＴ　ＡＤＲＳ信号が必要になるためである。さらに、加算器とコンパレータは、宛先ベース値の前にスロット指標値を生成するために使用される。オフセット・ベース値を生成するには、ＢＵＭＰ　０ＦＦＳＥＴ　ＢＡＳＥ信号が必要になるためである。このような実施例は、並列送信アドレス／オフセット・ジェネレータ２２７ｇ　（ｉ）を構成する回路の物理的サイズを縮小化する上で有用であるが、宛先プロセッシング・エレメント・アドレス値と宛先オフセット値は、４フエーズ・シーケンスで判断されるので、その生成にはもっと時間がかかることはもちろんである。

さらに、以上の説明から理解されるように、宛先プロセッシング・エレメント・アドレス値と宛先オフセット値は、適当にプログラムしたマイクロプロセッサを用いて判断することも可能である。

本発明の特定の実施例に限定して説明してきたが、本発明を種々態様に変更および改良することにより、本発明の利点の一部または全部を達成することが可能である。従って、これらの変更および改良はすべて本発明の範囲に属するものである。

入出力メソセーノパケット２２３０ＦＩＯ，２フロントページの続き（７２）発明者　イスマン、マーシャルアメリカ合衆国　０２１５８　マサチューセッツ州　ニュートン　ヴアリー　スプリングロード　１１

Claims

【特許請求の範囲】

１．ルーチング・ネットワークによって相互結合された複数のプロセッシング・エレメントと入出力プロセッサを備えたコンピュータであって、Ａ．前記ルーチング・ネットワークは前記プロセッシング・エレメントと前記入出力プロセッサとの間でメッセージを転送し、Ｂ．該プロセッシング・エレメントは該ルーチン・ネットワーク経由でメッセージに入れて該入出力プロセッサ・エレメントから送られてきたデータに対して処理オペレーションを実行し、処理したデータをメッセージに入れて該ルーチン・ネットワーク経由で該入出力プロセッサヘ転送し、該プロセッシング・エレメントは第１の選択された一連のリーフ・ノードとして結合されており、Ｃ．該入出力プロセッサは該ルーチン・ネットワークの第２の選択された一連のリーフ・ノードとして結合されて、入出力オペレーションが行われているとき、プロセッシング・エレメントの少なくとも選択されたサブセットを構成する一連のプロセシング・エレメントヘ該ルーチン・ネットワーク経由で転送するためのメッセージを生成するための複数の入出力バッファを有することを特徴とするコンピュータ。
２．前記入出力プロセッサはさらに、入出力オペレーションが行われているときに、プロセッシング・エレメントの少なくとも選択されたサブセットを構成する一連のプロセッシング・エレメントから前記ルーチング・ネットワーク経由でメッセージを受信することを特徴とする請求の範囲第１項に記載のコンピュータ。
３．少なくとも１つの制御プロセッサと制御ネットワークをさらに備え、該制御プロセッサは、前記プロセッシング・エレメントを制御するために該制御ネットワーク経由で該プロセッシング・エレメントヘ転送するための処理制御メッセージを生成することを特徴とする請求の範囲第１項に記載のコンピュータ。
４．各々が前記プロセッシング・エレメントを制御するために前記制御ネットワーク経由で、該プロセッシング・エレメントの少なくとも選択されたサブセットヘ転送する処理制御メッセージを生成する複数の制御プロセッサを備え、該制御ネットワークは、各々が少なくとも１つの制御プロセッサと該プロセッシング・エレメントの選択されたものとの間で処理制御メッセージを転送することを容易化する複数の区画に分割可能であることを特徴とする請求の範囲第３項に記載のコンピュータ。
５．前記制御プロセッサはさらに入出力制御メッセージを生成し、前記入出力プロセッサはさらに、該入出力制御メッセージを受信し、該メッセージに応答して入出力オペレーションを実行するように前記入出力バッファを制御する共通コントロールを有することを特徴とする請求の範囲第３項に記載のコンピュータ。
６．選択されたサブセット内の各プロセッシング・エレメントはアドレスで識別され、入出力オペレーションが行われているとき、前記ルーチンング・ネットワーク経由で受信したメッセージからデータをバッファリングするプロセッシング・エレメント受信バッファを備えており、各プロセッシング・エレメントは、メッセージの中で宛先オフセット値で指定された該プロセッシング・エレメント受信バッファ内のオフセットに、メッセージで受信したデータをバッファリングし、各人出力バッファは、Ａ．各々がメッセージに入ってプロセッシング・エレメントヘ送信される複数のデータ項目をバッファリングするための送信バッファと、Ｂ．宛先プロセッシング・エレメント・アドレス値と宛先オフセット値を繰返し生成するための宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータとを有することを特徴とする請求の範囲第５項に記載のコンピュータ。
７．各人出力バッファの送信バッファは一連のソース・オフセットに複数の記憶ロケーションを含み、各記憶ロケーションはメッセージ内で使用されたデータ項目をストアしており、該データ項目は該入出力バッファの送信バッファ内の記憶ロケーションの連続するフレームを定義しており、該各フレームは、最初に、同じソース・オフセットをもつ記憶ロケーション内の連続する入出力バッファの順に置かれ、次に、連続するソース・オフセットをもつ各人出力バッファ内の記憶ロケーションの順に置かれて、入出力オペレーションに参加している一連のプロセッシング・エレメントによって受信されると、それぞれのプロセッシング・エレメント受信バッファ内の同じ宛先オフセット値にストアされるデータ項目を含むように編成されており、宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、入出力バッファの数と入出力オペレーションに参加しているプロセッシング・エレメントの数に応じて、宛先エレメント・アドレス値と宛先オフセット値を繰返し生成することを特徴とする請求の範囲第６項に記載のコンピュータ。
８．宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータはさらに、初期の繰返し期間には、共に、入出力バッファの数と入出力オペレーションに参加しているプロセッシング・エレメントの数、および入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置に関する初期宛先プロセッシング・エレメント・アドレス値と初期宛先オフセットを生成し、そのあとに続く繰返し期間には、宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、初期宛先プロセッシング・エレメント・アドレス値と初期宛先オフセット値に応じて、宛先プロセッシング・エレメント・アドレス値と宛先オフセット値を生成することを特徴とする請求の範囲第７項に記載のコンピュータ。
９．前記宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータはさらに、入出力オペレーションに参加している一連のプロセッシング・エレメント内のプロセッシング・エレメントで事前に決められた１つを示しているペース・プロセッシング・エレメント・アドレス値に応じて、前記宛先プロセッシング・エレメント・アドレス値を生成することを特徴とする請求の範囲第７項に記載のコンピュータ。
１０．前記宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、Ａ．連続する繰返し期間に、初期宛先プロセッシング・エレメント・アドレス値、入出力バッファの数と入出力オペレーションに参加しているプロセッシング・エレメントの数に応じて、宛先プロセッシング・エレメント・アドレス値を生成するための宛先プロセッシング・エレメント・アドレス値ジェネレータであって、ある繰返し期間に生成された前記宛先プロセッシング・エレメント・アドレス値は、そのフレームを構成するデータ項目シーケンス内でその繰返し期間にメッセージの中で使用されるデータ項目を識別しているものと、Ｂ．連続する繰返し期間に、初期宛先オフセット値、入出力バッファと入出力オペレーションに参加しているプロセッシング・エレメントの数に応じて、宛先オフセット値を生成するための宛先オフセット値ジェネレータであって、ある繰返し期間に生成された宛先オフセット値は、転送すべきフレーム・シーケンス内でその繰返し期間にメッセージの中で使用されるデータ項目を含んでいるフレームを識別しているものとを有することを特徴とする請求の範囲第７項に記載のコンピュータ。
１１．前記宛先プロセッシング・エレメント・アドレス値ジェネレータは、Ａ．宛先プロセッシング・エレメント・アドレス値をストアするための宛先プロセッシング・エレメント・アドレス値ストアと、Ｂ．アドレス増分値をストアするためのアドレス増分値ストアと、Ｃ．各繰返し期間に、前記宛先プロセッシング・エレメント・アドレス値ストアにストアされた宛先プロセッシング・エレメント・アドレス値とアドレス増分値に応じて、インクリメントされた宛先プロセッシング・エレメント・アドレス値を生成するための宛先アドレス値インクリメント回路であって、インクリメントされた宛先プロセッシング・エレメント・アドレス値は次の繰返し期間に使用するための宛先プロセッシング・エレメント・アドレス値として宛先プロセッシング・エレメント・アドレス値ストアにストアされるものとを有することを特徴とする請求の範囲第１０項に記載のコンピュータ。
１２．アドレス増分値ストアにストアされるアドレス増分値は、入出力オペレーションに参加しているプロセッシング・エレメントの数と入出力バッファの数に関するものであることを特徴とする請求の範囲第１１項に記載のコンピュータ。
１３．前記宛先プロセッシング・エレメント・アドレス値ジェネレータは、さらに、共に、入出力バッファの数、入出力オペレーションに参加しているプロセッシング・エレメントの数、および入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置に関する初期宛先オフセット値を、宛先プロセッシング・エレメント・アドレス値にストアすることを可能にする宛先アドレス初期設定回路を有することを特徴とする請求の範囲第１１項に記載のコンピュータ。
１４．前記宛先アドレス値イクリメント回路は、さらに、インクリメントされる宛先プロセッシング・エレメント・アドレス値を、入出力オペレーションに参加しているプロセッシング・エレメントのアドレス値に対応するアドレス値範囲に制限するための宛先プロセッシング・エレメント・アドレス値範囲制限回路を有することを特徴とする請求の範囲第１１項に記載のコンピュータ。
１５．Ａ．前記宛先プロセッシング・エレメント・アドレス値インクリメント回路は、さらに、ｉ．アドレス値範囲の上限に関する制限値をストアするための宛先プロセッシング・エレメント・アドレス値範囲制限ストアと、ｉｉ．アドレス・リセット値をストアするためのアドレス・リセット・ストアとを有し、Ｂ．前記宛先プロセッシング・エレメント・アドレス値範囲制限回路は、ｉ．前記アドレス・インクリメント値ストアからのアドレス増分値または前記アドレス・リセット・ストアからのアドレス・リセット値を、選択制御信号に応答して前記宛先アドレス値インクリメント回路に選択的に結合するためのセレクタ回路と、ｉｉ．前記宛先プロセッシング・エレメント・アドレス値ストアからの宛先プロセッシング・エレメント・アドレス値および前記宛先プロセッシング・エレメント・アドレス値範囲制限ストアからの制限値に応答して前記選択制御信号を生成するためのコンパレータであって、アドレス・リセット値と制限値は、前記宛先アドレス値インクリメント回路によって生成された宛先プロセッシング・エレメント・アドレス値が前記アドレス値範囲内収まるように選択されるものとを有することを特徴とする請求の範囲第１４項に記載のコンピュータ。
１６．前記宛先オフセット値ジェネレータは、Ａ．オフセット増分値をストアするためのオフセット増分値ストアと、Ｂ．オフセット増分値をストアするためのオフセット増分値ストアと、Ｃ．各繰返し期間に、前記宛先オフセット値ストアにストアされた宛先オフセット値とオフセット増分値に応答して、インクリメントされた宛先オフセット値を生成するための宛先オフセット値インクリメント回路であって、インクリメントされた宛先オフセット値は、次の繰返し期間に使用するための宛先オフセット値として宛先プロセッシング・エレメント・オフセット値ストアにストアされるものとを有することを特徴とする請求の範囲第１０項に記載のコンピュータ。
１７．オフセット増分値ストアにストアされたオフセット増分値は、入出力オペレーションに参加しているプロセッシング・エレメントの数と入出力バッファの数に関係することを特徴とする請求の範囲第１６項に記載のコンピュータ。
１８．前記宛先オフセット値ジェネレータは、さらに、宛先オフセット値ストアが、入出力オペレーションに参加しているプロセッシング・エレメントの数と入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置に関する初期宛先オフセット値をストアすることを可能にする宛先オフセット初期設定回路を含むことを特徴とする請求の範囲第１６項に記載のコンピュータ。
１９．各フレームは、さらに一連のストライプを含むものと定義され、一連のストライプは入出力オペレーションに参加している一連のプロセッシング・エレメントによって各々が受信されるデータ項目を含み、各ストライプは入出力オペレーションに参加している一連のプロセッシング・エレメントによって受信されて、それぞれのプロセッシング・エレメント受信バッファ内に連続する宛先オフセット値でストアされる事前に決められた数のデータ項目を含み、前記宛先プロセッシング・エレメント・アドレス値ジェネレータは、さらに、各ストライプ内のデータ項目の数に応じて、前記宛先プロセッシング・エレメント・アドレス値と宛先オフセット値を生成することを特徴とする請求の範囲第７項に記載のコンピュータ。
２０．宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、さらに、初期繰返し期間に、共に、入出力バッファの数、入出力オペレーションに参加しているプロセッシング・エレメントの数、入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置、および各ストライプ内のデータ項目の数に関係する初期宛先プロセッシング・エレメント・アドレス値と初期宛先オフセット値を生成し、宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、そのあとに続く繰返し期間に、初期宛先プロセッシング・エレメント・アドレス値と初期宛先オフセット値に応答して宛先プロセッシング・エレメント・アドレス値と宛先オフセット値を生成することを特徴とする請求の範囲第１９項に記載のコンピュータ。
２１．前記宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、さらに、入出力オペレーションに参加している一連のプロセッシング・エレメント内のプロセッシング・エレメントの事前に決められた１つを識別するベース・プロセッシング・エレメント・アドレス値に応答して前記宛先プロセッシング・エレメント・アドレス値を生成することを特徴とする請求の範囲第１９項に記載のコンピュータ。
２２．前記宛先プロセッシング・エレメント・アドレスおよびオフセット・ジェネレータは、Ａ．連続する繰返し期間に、初期宛先オフセット値、入出力バッファの数、入出力オペレーションに参加するプロセッシング・エレメントの数、およびストライプ内のデータ項目の数に応答して宛先オフセット値を生成するための宛先オフセット値ジェネレータであって、各繰返し期間の前記宛先宛先オフセット値はフレームと、そのストライプを構成するデータ項目シーケンス内でその繰返し期間にメッセージに入って使用されるデータ項目の位置とを示しており、宛先オフセット値ジェネレータはさらに、選択された条件をもつ宛先アドレス制御信号を生成するものと、Ｂ．連続する繰返し期間に、初期宛先プロセッシング・エレメント・アドレス値、入出力バッファの数、入出力オペレーションに参加しているプロセッシング・エレメントの数、および宛先アドレス制御信号の条件に応答して宛先プロセッシング・エレメント・アドレス値を生成するための宛先プロセッシング・アドレス値ジェネレータであって、各繰返し期間の宛先プロセッシング・エレメント・アドレス値は、フレームを構成するストライプ・シーケンス内でその繰返し期間にメッセージに入って使用されるデータ項目を収めているストライプを示しているものとを有することを特徴とする請求の範囲第１９項に記載のコンピュータ。
２３．前記宛先プロセッシング・エレメント・アドレス値ジェネレータは、Ａ．宛先プロセッシング・エレメント・アドレス値をストアするための宛先プロセッシング・エレメント・アドレス値ストアと、Ｂ．アドレス増分値をストアするためのアドレス増分値ストアと、Ｃ．各繰返し期間に、前記宛先プロセッシング・エレメント・アドレス値ストアにストアされた宛先プロセッシング・エレメント・アドレス値、アドレス増分値、および宛先アドレス制御信号の条件に応答して、インクリメントされた宛先プロセッシング・エレメント・アドレス値を生成するための宛先アドレス値インクリメント回路であって、インクリメントされた宛先プロセッシング・エレメント・アドレス値は宛先プロセッシング・エレメント・アドレス値として宛先プロセッシング・エレメント・アドレス値ストアにストアされるものとを有することを特徴とする請求の範囲第２２項に記載のコンピュータ。
２４．アドレス増分値ストアにストアされたアドレス増分値は、入出力オペレーションに参加しているプロセッシング・エレメントの数と入出力バッファの数に関係するものであることを特徴とする請求の範囲第２３項に記載のコンピュータ。
２５．前記宛先プロセッシング・エレメント・アドレス値ジェネレータは、さらに、宛先プロセッシング・エレメント・アドレス値ストアが、共に、入出力バッファの数、入出力オペレーションに参加しているプロセッシング・エレメント数、および入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置、およびストライプ内のデータ項目の数に関係する初期宛先オフセット値をストアすることを可能にする宛先初期設定回路を含むことを特徴とする請求の範囲第２３項に記載のコンピュータ。
２６．前記宛先アドレス値インクリメント回路は、さらに、インクリメントされる宛先プロセッシング・エレメント・アドレス値を、入出力オペレーションに参加しているプロセッシング・エレメントのアドレス値に対応するアドレス値範囲に制限するための宛先プロセッシング・エレメント・アドレス値制限回路を有することを特徴とする請求の範囲第２３項に記載のコンピュータ。
２７．Ａ．前記宛先プロセッシング・エレメント・アドレス値インクリメント回路は、さらに、ｉ．アドレス値範囲の上限に関する制限値をストアするための宛先プロセッシング・エレメント・アドレス値範囲制限ストアと、ｉｉ．アドレス・リセット値をストアするためのアドレス・リセット・ストアとを有し、Ｂ．前記宛先プロセッシング・エレメント・アドレス値範囲制限回路は、ｉ．前記アドレス・インクリメント値ストアからのアドレス増分値または前記アドレス・リセット・ストアからのアドレス・リセット値を、選択制御信号に応答して前記宛先アドレス値インクリメント回路に選択的に結合するためのセレクタ回路と、ｉｉ．前記宛先プロセッシング・エレメント・アドレス値ストアからの宛先プロセッシング・エレメント・アドレス値および前記宛先プロセッシング・エレメント・アドレス値範囲制限ストアからの制限値に応答して前記選択制御信号を生成するためのコンパレータであって、アドレス・リセット値と制限値は、前記宛先アドレス値インクリメント回路によって生成された宛先プロセッシング・エレメント・アドレス値が前記アドレス値範囲内収まるように選択されるものとを有することを特徴とする請求の範囲第２６項に記載のコンピュータ。
２８．前記宛先オフセット値ジェネレータは、Ａ．各繰返し期間に宛先ベース・オフセット値を生成するための宛先オフセット・ベース値ジェネレータであって、該宛先ペース・オフセット値はその繰返し期間にメッセージに入って使用されるデータ項目を含んでいるフレームを識別しているものと、Ｂ．各繰返し期間に宛先デルタ・オフセット値を生成するための宛先オフセット・デルタ・ジェネレータであって、宛先デルタ・オフセット値はそのストライプを構成するデータ項目シーケンス内でその繰返し期間にメッセージに入って使用されるデータ項目の位置を識別しているものと、Ｃ．前記宛先ペース・オフセット値と前記宛先デルタ・オフセット値に応答して前記宛先オフセット値を生成するための宛先オフセット結合値ジェネレータとを有することを特徴とする請求の範囲第２２項に記載のコンピュータ。
２９．前記宛先オフセット・ベース値ジェネレータは、Ａ．宛先オフセット結合値ジェネレータによって使用される宛先ベース・オフセット値をストアするための宛先ペース・オフセット値ストアと、Ｂ．各繰返し期間に、前記宛先ベース・オフセット値ストアにストアされた宛先ベース・オフセット値とベース・オフセット増分値に応答して、インクリメントされた宛先ベース・オフセット値を生成するための宛先ベース・オフセット値インクリメント回路であって、インクリメントされた宛先ベース・オフセット値は次の繰返し期間に使用するための宛先オフセット・ベース値として宛先ベース・オフセット値ストアにストアされるものと、Ｃ．ベース・オフセット増分値を得るためのベース・オフセット増分値回路であって、ｉ．ベース増分値をストアするためのベース・オフセット・ベース増分値ストアと、ｉｉ．ベース増分値とストライプ内のデータ項目の数を反映している拡張増分値をストアするためのベース・オフセット拡張増分値ストアと、ｉｉｉ．スロット信号に応答して、ベース増分値または拡張増分値のどちらかをベース・オフセット増分値として選択的に結合するためのベース・オフセット増分値セレクタとを含むものと、Ｄ．フレーム内のデータ項目シーケンス内で繰返し期間にメッセージに入って送信されるデータ項目の最新のカウントをとって、最新のカウントとフレーム内のデータ項目の数に応答してスロット・カウント信号を生成するためのスロット・カウント回路とを有することを特徴とする請求の範囲第２８項に記載のコンピュータ。
３０．前記宛先ベース・オフセット値ジェネレータは、さらに、宛先ベース・オフセット値ストアが、入出力オペレーションに参加しているプロセッシング・エレメントの数、入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置、およびストライプ内のデータ項目の数に関する初期宛先ベース・オフセット値をストアすることを可能にする宛先ベース・オフセット初期設定回路を有することを特徴とする請求の範囲第２９項に記載のコンピュータ。
３１．前記スロット・カウント回路は、Ａ．スロット・カウント値をストアするためのスロット・カウント・ストアと、Ｂ．スロット・カウント増分値をストアするためのスロット・カウント増分値ストアと、Ｃ．各繰返し期間に、前記スロット・カウント・ストアにストアされたスロット・カウント値とスロット・カウント増分値に応答して、インクリメントされたスロット・カウント値を生成するためのスロット・カウント・インクリメント回路であって、インクリメントされたスロット・カウント値は、次の繰返し期間に使用されるスロット・カウント値としてスロット・カウント・ストアにストアされるものとを有することを特徴とする請求の範囲第２９項に記載のコンピュータ。
３２．スロット・カウント増分値ストアにストアされたスロット・インクリメント値は、入出力オペレーションに参加するプロセッシング・エレメントの数と入出力バッファの数およびストライプ内のデータ項目の数に関するものであることを特徴とする請求の範囲第３１項に記載のコンピュータ。
３３．前記スロット・カウント回路は、さらに、スロット・カウント・ストアが、入出力オペレーションに参加しているプロセッシング・エレメントの数、入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置と、ストライプ内のデータ項目の数に関する初期スロット・カウント値をストアすることを可能にするスロット初期設定回路とを有することを特徴とする請求の範囲第３１項に記載のコンピュータ。
３４．前記スロット・カウント回路は、さらに、インクリメントされるスロット・カウント値をフレーム内のデータ項目数に対応するスロット・カウント値範囲に制限するためのスロット・カウント値範囲制限回路を有することを特徴とする請求の範囲第３１項に記載のコンピュータ。
３５．前記宛先オフセット・デルタ・ジェネレータは、Ａ．宛先オフセット結合値ジェネレータによって使用される宛先デルタ・オフセット値をストアするための宛先デルタ・オフセット値ストアと、Ｂ．各繰返し期間に、前記宛先デルタ・オフセット値ストアにストアされた宛先デルタ・オフセット値およびデルタ・オフセット増分値に応答して、インクリメントされた宛先デルタ・オフセット値を生成するための宛先デルタ・オフセット値インクリメント回路であって、インクリメントされた宛先デルタ・オフセット値は次の繰返し期間に使用するための宛先デルタ・オフセット値として宛先デルタ・オフセット値ストアにストアされるものと、Ｃ．ベース・オフセット増分値を得るためのデルタ・オフセット増分値回路であって、ｉ．デルタ増分値をストアするためのデルタ・オフセット・ベース増分値ストアと、ｉｉ．デルタ増分値とストライプ内のデータ項目の数を反映している減少されたデルタ増分値をストアするためのデルタ・オフセット減少増分値ストアと、ｉｉｉ．宛先デルタ・オフセット値とストライプ内のデータ項目の数に応答して、デルタ増分値または減少デルタ増分値の１つをベース・オフセット増分値として選択的結合するためのデルタ・オフセット増分値セレクタとを含むものとを有することを特徴とする請求の範囲第２８項に記載のコンピュータ。
３６．前記宛先デルタ・オフセット値ジェネレータは、さらに、宛先デルタ・オフセット値ストアが、入出力オペレーションに参加している入出力バッファ間の入出力バッファの位置とストライプ内のデータ項目の数に関する初期宛先デルタ・オフセット値をストアすることを可能にする宛先デルタ・オフセット初期設定回路を有することを特徴とする請求の範囲第３５項に記載のコンピュータ。
３７．前記宛先デルタ・オフセット値ジェネレータは、さらに、前記宛先アドレス制御信号を生成し、インクリメントされるデルタ・オフセット値をストライプ内のデータ項目数に対応するデルタ・オフセット値範囲に限定するための宛先デルタ・オフセット値範囲制限回路を有することを特徴とする請求の範囲第３５項に記載のコンピュータ。
３８．Ａ．データ・メッセージに入って受信したデータに関して処理されたデータを生成するために処理制御メッセージに従って処理オペレーションを実行し、該処理されたデータを収めているデータ・メッセージを生成するための複数のプロセッシング・エレメントと、Ｂ．前記プロセッシング・エレメントによる処理を制御するための前記処理制御メッセージを生成し、入出力制御メッセージを生成するための複数の制御プロセッサと、Ｃ．前記制御プロセッサからの入出力制御メッセージに応答して、前記プロセッシング・エレメントの少なくとも選択されたサブセットとの間でデータ・メッセージに入れてデータを転送するために入出力オペレーションを開始するための入出力プロセッサと、Ｄ．前記プロセッシング・エレメントと前記入出力プロセッサとの間でデータ・メッセージを転送し、前記制御プロセッサと該入出力プロセッサとの間で入出力制御メッセージを転送するためのルーチング・ネットワークと、Ｅ．前記制御プロセッサと前記プロセッシング・エレメントとの間で前記処理制御メッセージを転送するための制御ネットワークであって、各々が少なくとも１つの制御プロセッサと該プロセッシング・エレメントの選択されたものとの間で処理制御メッセージを転送することを容易にする複数の区画に分割可能であるものとを備えたことを特徴とするコンピュータ。
３９．前記ルーチング・ネットワークの一連のリーフ・ノードに結合されて、該ルーチング・ネットワークの第２の一連のノードの１つに各々結合され、入出力オペレーション期間にアドレスによって識別される複数のデータ受信側ヘ、該ルーチン・ネットワーク経由で転送するメッセージを生成する複数の入出力バッファを含む入出力プロセッサであって、各人出力バッファは、Ａ．各々がメッセージ中のデータ受信側へメッセージに入れて送信される複数のデータ項目をバッファリングするための送信バッファと、Ｂ．入出力オペレーションに参加している入出力バッファの数とデータ受信側の数に応答して宛先データ受信側アドレス値と宛先オフセット値を繰返し生成するための宛先データ受信側アドレスおよびオフセット・ジェネレータとを有することを特徴とする入出力プロセッサ。