JPH06508969A - クロック再生 - Google Patents

クロック再生

Info

Publication number
JPH06508969A
JPH06508969A JP5502071A JP50207192A JPH06508969A JP H06508969 A JPH06508969 A JP H06508969A JP 5502071 A JP5502071 A JP 5502071A JP 50207192 A JP50207192 A JP 50207192A JP H06508969 A JPH06508969 A JP H06508969A
Authority
JP
Japan
Prior art keywords
signal
peak
timing information
peaks
samples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5502071A
Other languages
English (en)
Inventor
ウエブ、ウイリアム・ティモシー
Original Assignee
ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー filed Critical ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Publication of JPH06508969A publication Critical patent/JPH06508969A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Luminescent Compositions (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロック再生 本発明は、デジタルデータ信号からのタイミング情報の再生に関し、特にそれに 限定するものではないがアナログ処理されたデジタルデータ信号からのタイミン グ情報の再生に関する。
タイミング情報の正確な再生は、デジタルデータの処理に必要である。デジタル データが、例えば無線周波数信号を形成するためにアナログ処理を受ける場合に は再生が困難になる。直角位相振幅変調(QAM)のような変調技術に関して、 正確なりロック再生は多レベルの配列のために重要である。
移動無線リンクによるQAM伝送の特定の問題は、高いシンボル率、例えば8M Bdが使用されるとき顕著なシンボル間干渉(I S I)が生じることである 。このISIは、適当でない多くの通常のクロック再生機構を与える多数の複雑 化の要因を生じる。ISIに加えて、搬送波はQAMおいて抑制され、シンボル タイミングは移動無線チャンネルにおけるこれらのフェードに付随する強度のフ ェードおよび激しい位相の変化のために追跡が難しい。ISIは受信された波形 を歪ませるが、クロック再生回路の前の等化は、クロック再生システムが適切に 動作する前に動作することが要求され、はぼ全ての等化器が正確な動作のために 正確なりロック再生を要求するのでこの歪みを除去するためには使用できない。
本発明の目的は、特にそれに限定しないが、ISIによって汚染された信号で動 作するクロック再生システムを供給することである。これはさらに受信機動作を 強健にし、等化器が絶縁体において機能することを可能にし、それによってクロ ック再生/等化器の相互作用によって生じられる問題を避ける。
既知の方法は早い−遅い(E L)クロック再生である。最良の変調機構におけ る正確なサンプリング時間が入力信号のピークにあり、これらのピークが通常対 称的であるので、ELクロック再生システムは現在のサンプリングポイントの周 囲の入力信号における任意の非対称の検出を試みる。これは、現在のサンプリン グ時間の直前および直後に1つずつ入力波形の2つのサンプルを得ることによっ て行う。パルスが対称的であり、サンプリング時間が正確である場合、これら2 つのサンプルの大きさは同じである。ELシステムは別のサンプルから1つのサ ンプルを減算し、位相ロックされたループ(P L L)を更新するために差信 号を使用する。入力信号は全てのピークを正にするように最初に2乗されなけれ ばならず、エラー信号は正および負のピークに関する異なる極性を有する。
QAM伝送用のELクロック再生に関する主な問題は、全てのQ A Mシーケ ンスが各サンプリング周期を生ずるピークを生ずるわけではないことである。さ らに、ピークの半分はクロック再生技術に関して間違った極性である。この問題 は図1に示されており、早い信号マイナス遅い信号の極性は全ての場合において サンプリングポイントが早過ぎる時に多数のQAMシーケンスに関して熟考され る。それ故、早い信号マイナス遅い信号は負となるべきであり、これはrE−L 負」として図1に表されている。これらの実施例において、平易にするためIチ ャンネルのみを考慮する。この機構の実質的な実行は、同じPLLを駆動するこ と以外は!およびQの両チャンネルに関して独立したEL再生システムを有する 。
図1(a)においてQAMシーケンス1. 3. 1および−1、−3,−1が 見られ、第1の数はピーク検出を試みる前のシンボル周期に伝送されるチャンネ ルlにおける変調レベルに関する。シーケンスにおける第2の数は、ピーク検出 を試みるシンボル周期における変調レベルに関し、第3の数はピーク検出を試み る後のシンボル周期における変調レベルに関する。オーバーにサンプリングされ た波形は考慮しないで、3つの独立したシンボルを考慮する。EL処理の整数部 分であるこれらのシーケンスの2乗は正確なE−L極性を生ずる。
図1(b)において、シーケンス3,1.3および−3゜−1,−3が見られる 。(a)におけるように早期にサンプリングが生じるにも関わらず、E−Lの値 が(a)に対して反対の極性であることが認識される。
また、問題は図1(C)に見られる−1.1.3および3゜−1,3のようなシ ーケンスであり、サンプリングが早いか遅いかにかかわらず単調な波形は負の早 い−遅いの差信号へ導く。
この結果は、この場合負となるべきである早い−遅いの差信号が伝送されたシン ボルの有理数のみが正しいことである。
図1(b)におけるタイプのピークは不正確な信号を生じさせ、図1(c)の単 調の波形は正確な信号および不正確な信号の均等な分布を平均して生ずる。これ は、システムがロックを維持することを難しくする。
第1の観点によれば、本発明はタイミング情報を供給する信号の一部の適合性を 決定するために信号の周期的評価を特徴とするデジタルデータ信号からタイミン グ情報を再生する方法を提供する。
第2の観点によれば、本発明は次のステップを具備しているデジタルデータ信号 からタイミング情報を再生する方法を提供することである。
(a)信号の一部がタイミング情報を供給する信号の一部の適合性を示す1つ以 上の特徴を有するか否かを評価し、(b)前記少なくとも1つの特徴を有する信 号の一部からタイミングポイントを決定する。
本発明の好ましい実施例は、添付図面と共に実施例によって説明されている。
図1は、QAMシーケンスに対する早い−遅いクロック再生の潜在的な適用を示 し、 図2は、本発明の第1の実施例の概略図であり、図3は、図2の実施例のクロッ ク再生システムの一部分の概略図であり、 図4は、本発明の別の実施例のクロック再生システムの概略図である。。
図2および3を参照すると、最初に図2に関して、第1の好ましい実施例のクロ ック再生システムは受信されたQAM信号の入力オーバーサンプリング測定とし て受信機に接続される正および負のピーク評価器1および2を有する。正および 負のピーク検出器は比較器3に接続され、比較器3はスイッチ4に接続され、ス イッチ4はシステムクロック(図示されていない)用の位相ロックループ制御装 置5に接続される出力をそれぞれ有する。正のピーク評価器1は図3においてさ らに詳細に示され、負のピーク評価器2が極性に適当な変化を有し、正のピーク 検出器と本質的に同じである。
図3に示される正のピーク評価器1は2つの主な部品、ピーク検出器11および ピークスコア計算器12を有する。
ピーク検出器11は比較器21および記憶装置、アドレス記憶装置22および値 記憶装置23を有する。ピーク検出器は、現在のシンボル期間中の最大入力値が 生じるオーバーサンプリング周期を確実にするためのものである。現在の入力値 はシンボル周期中に観察される現在の最大値と比較器21によって比較され、後 者は値記憶装置23に記憶される。現在の入力値が現在の最大値を越えると、比 較器が新しい最大値で更新されるために値記憶装置23をトリガーし、またこの 最大値が生じたオーバーサンプリングポイントを記憶するためにアドレス記憶装 置23をトリガーする。最大オーバーサンプリングポイントは、全体のタイミン グが更新されるときに使用され、ピーク検出器11から出力rMaxJとして供 給される。
ピークスコア計算器12は1段シフトレジスタ31を有し、ここでnは1シンボ ル周期当りのオーバーサンプリング率に対応する。シフトレジスタ31は、以下 に説明されるように制御装置34の制御下で部分的ピークスコアを形成するため に6つの16ウエイスイツチ32−1乃至32−6のアレイによって6つの減算 器33−1乃至33−6のアレイに結合される。減算器33は部分的ピークスコ アを評価し、正のピークスコアを出力として比較器3に供給するために加算器お よび極性検査装置34に接続される。
一般にオーバーサンプリングされた入力値は、シンボル周期の終りの各オーバー サンプル周期の入力が得られるようにシフトレジスタ31に供給される。減算器 33は以下に説明されるように部分的ピークスコアを形成し、最終ピークスコア は加算器および合計計算器34によって形成される。正のピーク計算器12から の出力は図面において「正のピークスコア」と標識されたピークの評価であり、 この「正のピークスコア」と比較器および減算器における極性変化に加えて負の ピーク評価器2によるほぼ同一の方法で得られる「負のピークスコア」は比較器 3によって比較され、どのピークが最も強いかを決定し、この比較の結果はスイ ッチ4に送られる。スイッチ4は、しきい値が超過されずにピークが不十分であ ると判断され、PLL5に更新信号が供給されない場合に選択されたピークスコ アを設定されたしきい値と比較する。ピークが十分であれば、正あるいは負のピ ークが選択されることに依存して、適当な最大あるいは最小のオーバーサンプリ ングアドレスrMaxJあるいはrMinJが選択され、PLL5の状態を適当 に前進、後退あるいは保持するために使用される。
システムの一般的な動作、およびピーク計算器によって得られる部分的ピークス コアおよび最終ピークスコアの導出方法について説明する。
第1の実施例のクロック再生システムは、シンボル周期に対するオーバーサンプ リングされた観察の全てのnがシフトレジスタ31において形成され保持される まで待つ。nの観察は、現在のサンプリングポイント付近に等しく間隔が隔てら れる。その周期中の最大(および最小)のサンプルに関連したサンプルポイント は、ピーク検出器11のアドレス記憶装置22において保持される。最大値がサ ンプリング周期の終りにある場合、正のパルスの検索は、現在のサンプリング周 期に有効な正のピークが存在しないことを意味するので中止される。最小値がサ ンプリング周期の終りにある場合同様に適用し、オーバーサンプリング周期にお ける有効な負のピークが存在しないことを示している。
有効な最大サンプルが存在する場合、ピークの両側の勾配が計算され、ピークは 局部的な勾配に依存して(以下に説明されるように)評価される。同様の評価は 、有効な最小値が存在する場合に負のパルスに関して計算される。ピークスコア 計算器12は、正のピークを評価する以下のアルゴリズムによってシンボル周期 からオーバーサンプリング値を選択する。
G +3 = R、R、+3 G−2″″R、R、−2 ここで、Rはピークpにおける入力波形の振幅であり、Rp+にはpから除去さ れるポイントにのオーバーサンプルの振幅であり、kは数値±2.±3である。
6つのGの値は勾配を表し、中間部分的ピークスコアである。これら全ての数が 正である場合、正のピークの存在のみを認める。これは、ピークの両側上の受信 された波形が傾斜し、急勾配を増加することを意味する。パルス形状の性質のた めp±1におけるRの値は使用せず、これらはpにおけるRに非常に類似し、そ のため勾配は雑音によって容易に歪む。全ての過去のピークスコアが正である場 合、次の式にしたがってピークを評価する。
P =G、+G+3+G、+G。
core ここでP は正のピークスコアである。
core 同様に負のピークに関して、 N =G+2+G、+G−、、+G−3core を形成する。ここでN は負のピークスコアである。
cort 最低値を有するピークスコアは比較器3によって廃棄される。予め定められた値 を越えて残存する有効なピークが存在する場合、現在のサンプリング時間とピー クに関連したサンプリング時間の差は可変内部クロック、位相ロックされたルー プ(PLL)システム5を更新するためにスイッチ4によって使用される。一方 、PLLはその現在の値で継続し続けることを可能にする。
第2の好ましい実施例の機能的ブロック図が図4に示されている。第2の実施例 における最大および最小ピークの評価は、第1の好ましい実施例におけるような 分離したサブ装置においてではなくむしろ共に実行される。
この実施例においては、例えば8ビツトデジタル形式の入力サンプル波形は時間 T−0,T=−1およびT−−2における入力サンプル、すなわち現在および2 つの先行するサンプリング周期のサンプル値を出力に供給する遅延ブロック10 1に供給され、遅延ブロック101はT=−1とT−0の入力の差とT−−1と T−−2の入力の差をそれぞれ計算する1対の減算器102 、103に供給さ れ、7ビツト数でこの差は表される。各減算器の出力の8番目のビットは差の極 性を示す信号として使用される。極性符号のない差信号は加算器104に送られ 、極性信号は差極性信号が同じあるいはそうでないことを決定する極性検査器1 05に送られる。加算器104および極性検査器105の出力はピークスコア記 憶装置106および107に供給される。
T=−1の遅延ブロック101からの出力は最大検出器110および最小検出器 Illに供給され、T=−1のデータサンプルが現在のシンボル周期においてそ れぞれ最大値あるいは最小値であるか否かを評価する。最大値検出器110はピ ーク記憶装置106および最大値記憶装置108に出力を供給し、最小値検出器 111はピークスコア記憶装置107および最小値記憶装置109に出力を供給 する。最大値および最小値記憶装置108.109は適当な最大値あるいは最小 値およびそのサンプリングポイントをそれぞれ記憶する。
ピークスコア記憶装置106 、107は比較器112に出力を供給し、この比 較器112はしきい値検出器113に出力を供給するために使用される。しきい 値検出器113の出力はサンプリングポイント更新装置114に供給され、それ は記憶装置108゜109から最大および最小のオーバーサンプリングポイント を与えられる。サンプリングポイント更新装置は、例えばクロック回路の位相さ れたロックループ等のクロック回路に出力を供給する。
システムの第2の実施例の動作を以下説明する。各シンボル周期の始めに、記憶 装置106 、107 、108および109がリセットされる。
各最大値検出器110 、111はこれまでのシンボル周期における最大値ある いは最小値とT=−1の入力を比較し、新しい最大値あるいは最小値が観察され る場合、この最大値あるいは最小値は適当に記憶装置108あるいは109にお いて発生したオーバーサンプルポイントと共に記憶される。また、最大値あるい は最小値が生じる場合、減算処理からの極性がピークか生じたことを極性検査器 105によって決定されたときに異なっており、加算器104からの差の合計で ある「ピークスコア」は適当に記憶装置106あるいは107に記憶される。
次のサンプル間の差は、シンボル周期の全サンプルが集められた後にピークが認 められるときに計算が行われる第1の実施例とは異なって各サンプル周期で計算 される。この第2の実施例において、これらの差はピークが認められた場合にの み記憶される。別々の計算は極性符号のない差が使用されるために、正および負 のピークに対して必要とされない。ピークが発生しない場合、ピークスコア記憶 装置106 、107はリセットされ、シンボル周期の終りにゼロを記憶する。
シンボル周期の終りに、比較器112は記憶装置106および107からの最小 ピークに対するスコアと最大ピークに対するスコアとを比較し、大きいほうが選 択される。しきい値検出器11はしきい値と選択されたスコアを比較し、選択さ れたスコアが十分に大きい場合、現在のサンプルポイントは選択されたピークに 関して同じサンプルポイントに対して装置114によって更新される。
この構成は、標準的なデジタルtCのみを必要とする。約30乃至40の簡単な デジタルICが必要とされ、それ程複雑でない回路を表す。
補正音の翻訳文提出書(特許法第184条の8)平成5年12月2781

Claims (27)

    【特許請求の範囲】
  1. 1.デジタルデータ信号からタイミング情報を再生する方法において、 タイミング情報を供給する信号の一部分の適合性を決定するために信号の周期的 評価を特徴とするタイミング情報再生方法。
  2. 2.デジタルデータ信号からタイミング情報を回復する方法において、 (a)信号の一部分がタイミング情報を供給する信号の一部分の適合性を示す1 つ以上の特徴を有することについて評価し、 (b)前記少なくとも1つの特徴を有する信号の一部分からタイミングポイント を決定するステップを有している方法。
  3. 3.タイミング情報を供給する信号の一部分の適合性を示す1つの特徴が信号に おけるピークであり、信号の一部分を評価するステップがピークの発生に関する 信号の部分を評価することを含む請求項2記載の方法。
  4. 4.信号の一部分におけるピークの発生に対する信号の評価に続き、予め定めら れた基準と適合するピークの不存在、あるいは評価されたピークの不存在がタイ ミング情報を供給する信号の一部分の不適合を示す請求項3記載の方法。
  5. 5.信号の一部分におけるピークの発生に対する信号を評価するステップが、評 価される信号の一部分の勾配に対する近似値を少なくとも決定することを含む請 求項2,3または4のいずれか1項記載の方法。
  6. 6.ピークの発生に対する信号を評価するステップが信号の一部分の勾配に対す る少なくとも近似値をタイミング情報を供給するのに適当なピークである信号の 一部分の適合性を決定するしきい値と比較することを含む請求項5記載の方法。
  7. 7.ピークの発生に対する信号を評価するステップが、信号の多数の部分の勾配 に対する近似値を少なくとも決定し、少なくとも近似の勾配が1つ以上の予め定 められた基準に一緒にあるいは別々に適合することを設定することを含む請求項 5または6記載の方法。
  8. 8.基準が極性を変化させる1つ以上の近似の勾配、および、またはしきい値を 越える多数の近似の勾配の絶対値の合計を含む請求項7記載の方法。
  9. 9.ピークの発生に対する信号を評価するステップが信号を周期的にサンプリン グし、サンプル間の差を設定することを含む請求項2乃至8のいずれか1項記載 の方法。
  10. 10.差が連続したサンプル間で設定される請求項9記載の方法。
  11. 11.ピークの発生がこのようなサンプルのシーケンスにおける時間的に近接し たサンプル間の差の極性における変化の発生によって示される請求項9または1 0記載の方法。
  12. 12.ピークの評価がこのようなサンプルのシーケンスにおけるサンプル間の多 数の差の合計であるピークスコアの形成を含む請求項9,10または11のいず れか1項記載の方法。
  13. 13.ピークスコアがタイミング情報を供給するピークの適合性を評価するしき い値と比較される請求項12記載の方法。
  14. 14.データ信号内のシンボル周期と関係したサンプルがサンプリングが生ずる ときに評価される請求項9乃至13のいずれか1項記載の方法。
  15. 15.データ信号内のシンボル周期に関係したサンプルがシンボル周期に関する 全サンプルが得られるときに評価される請求項9乃至13のいずれか1項記載の 方法。
  16. 16.ピークに関係したサンプルが次のピークスコアを供給するために評価され る請求項15記載の方法。 Pscore=G+2+G+3+G−2+G−3ここでPscoreが正のピー クスコアであり、G+2=Rp−Rp+2 G+3=R−Rp+3 G−2=Rp−Rp−2 G−3=Rp−Rp−3 G+23Rp+2−Rp+3 G−23Rp−2−Rp−3 またRpがピークpの入力波形の振幅であり、Rp+kがpから除去されるポイ ントkのオーバーサンプルの振幅であり、kは数値±2,±3であり、 Nscore=G+2+G+3+G−2+G−3ここでNscoreは負のピー クスコアであり、G+2=Rp+2−Rp G+3=Rp+3−Rp G−2=Rp−2−Rp G−3=Rp−3−Rp G+23=Rp+3−Rp+2 G−23=Rp−3−Rp−2
  17. 17.時間情報を供給する信号の一部分の適合性を示す少なくとも1つの特徴が 信号における最大値あるいは最小値の発生である請求項1乃至16のいずれか1 項記載の方法。
  18. 18.ピークが予め定められた基準と最良に適合することを決定するために信号 の一部分内のピークについて比較が行われる請求項2乃至17のいずれか1項記 載の方法。
  19. 19.予め定められた基準がピークがシンボル周期内の最大あるいは最小の信号 レベルと関係されることである請求項18記載の方法。
  20. 20.デジタルデータ信号が多重データレベルを有する請求項1乃至19のいず れか1項記載の方法。
  21. 21.デジタルデータが多重レベル信号を供給するためにアナログ処理されてい る請求項1乃至20のいずれか1項記載の方法。
  22. 22.アナログ処理が直角位相振幅変調である請求項21記載の方法。
  23. 23.請求項1乃至22の方法を実行するクロック再生システム。
  24. 24.デジタルデータ信号からタイミング情報を認識するためのクロック再生シ ステムにおいて、 信号の一部分におけるピークの発生を設定するピーク検出器と、 タイミング情報を供給するためのピークの適合性を決定するピーク評価器と、 デジタルデータ信号における適当なピークの発生に基づいてクロックを更新する ためのタイミング情報を供給する手段とを具備しているクロック再生システム。
  25. 25.図面を参照してここに実質的に説明されたような方法。
  26. 26.図2および3を参照してここに実質的に説明されたようなクロック再生シ ステム。
  27. 27.図4を参照してここに実質的に説明されたようなクロック再生システム。
JP5502071A 1991-07-02 1992-07-02 クロック再生 Pending JPH06508969A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB919114246A GB9114246D0 (en) 1991-07-02 1991-07-02 Clock recovery
GB9114246.3 1991-07-02
PCT/GB1992/001196 WO1993001667A1 (en) 1991-07-02 1992-07-02 Clock recovery

Publications (1)

Publication Number Publication Date
JPH06508969A true JPH06508969A (ja) 1994-10-06

Family

ID=10697664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5502071A Pending JPH06508969A (ja) 1991-07-02 1992-07-02 クロック再生

Country Status (10)

Country Link
US (1) US6229862B1 (ja)
EP (1) EP0592615B1 (ja)
JP (1) JPH06508969A (ja)
AU (1) AU652068B2 (ja)
CA (1) CA2112595C (ja)
DE (1) DE69230337T2 (ja)
FI (1) FI935967A0 (ja)
GB (1) GB9114246D0 (ja)
NO (1) NO934909L (ja)
WO (1) WO1993001667A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI97183C (fi) * 1994-02-15 1996-10-25 Nokia Telecommunications Oy Menetelmä vastaanottimen synkronoimiseksi vastaanotetun signaalin taajuuteen ja vaiheeseen
US5768323A (en) * 1994-10-13 1998-06-16 Westinghouse Electric Corporation Symbol synchronizer using modified early/punctual/late gate technique
FR2730884B1 (fr) * 1995-02-17 1997-04-04 Inst Francais Du Petrole Methode et dispositif pour regenerer, par detection des maxima, un signal d'horloge rythmant la transmission de signaux numerises recus
GB2310116B (en) * 1996-02-08 2000-06-07 Nokia Mobile Phones Ltd Method and apparatus for clock recovery
US6493396B1 (en) 1999-01-11 2002-12-10 Tellabs Operations, Inc Phase shift key burst receiver having improved phase resolution and timing and data recovery
US7076003B1 (en) * 1999-03-03 2006-07-11 Agere Systems Inc. Constellation design for modem receiver
EP1094631B1 (fr) * 1999-10-20 2006-09-27 Koninklijke Philips Electronics N.V. Recherche de l'instant d'échantillonnage optimal dans un système de transmissions par paquets TDMA
US7072431B2 (en) * 2002-10-30 2006-07-04 Visteon Global Technologies, Inc. Clock timing recovery using arbitrary sampling frequency
US20050047537A1 (en) * 2003-08-29 2005-03-03 Ting-Yuan Cheng Method and system of signal path tracking
US7656335B2 (en) * 2005-06-02 2010-02-02 Micronas Gmbh Device for determining a measure for a signal change and a method of phase control
DE102011116585B4 (de) 2011-10-20 2015-05-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Regelung der Abtastphase
EP3977694B1 (en) * 2019-05-29 2023-07-05 Kamstrup A/S Sensitive and robust frame synchronization of radio frequency signals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146281A1 (de) * 1981-11-21 1983-06-01 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur ermittlung der optimalen abtastzeitpunkte eines qpsk- oder qam-empfangssignals
US4648100A (en) * 1985-03-28 1987-03-03 At&T Bell Laboratories Carrier recovery circuit
US4912726A (en) * 1987-01-12 1990-03-27 Fujitsu Limited Decision timing control circuit
US5200981A (en) * 1990-08-07 1993-04-06 National Semiconductor Corporation Fine timing recovery for QAM modem receiver
US5111484A (en) * 1991-04-16 1992-05-05 Raytheon Company Adaptive distortion canceller

Also Published As

Publication number Publication date
CA2112595C (en) 2000-02-01
US6229862B1 (en) 2001-05-08
FI935967A (fi) 1993-12-31
WO1993001667A1 (en) 1993-01-21
CA2112595A1 (en) 1993-01-21
NO934909L (no) 1994-02-28
FI935967A0 (fi) 1993-12-31
AU652068B2 (en) 1994-08-11
NO934909D0 (no) 1993-12-30
DE69230337T2 (de) 2000-06-08
DE69230337D1 (de) 1999-12-30
EP0592615B1 (en) 1999-11-24
EP0592615A1 (en) 1994-04-20
AU2197792A (en) 1993-02-11
GB9114246D0 (en) 1991-08-21

Similar Documents

Publication Publication Date Title
KR0152662B1 (ko) 비선형 데이타 전송 시스템용 수신기
US7213195B2 (en) Data decoding method and circuit and information recording and reproducing apparatus using the same
US5448571A (en) Method and apparatus for determining byte synchronization within a serial data receiver
KR100550510B1 (ko) 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치
JPH06508969A (ja) クロック再生
EP0644661B1 (en) Signal processing apparatus
US5216554A (en) Digital phase error estimator
JPH0813036B2 (ja) パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出
US6678862B1 (en) Detection apparatus
US6581181B1 (en) Dominant error correction circuitry for a Viterbi detector
EP0370772B1 (en) Digital signal reproducing apparatus
KR100586871B1 (ko) 부분 응답 최대 가능성(피.알.엠.엘.) 비트 검출기를 위한진폭 레벨의 발생
JP3188558B2 (ja) 適応ビテルビ検出器
JP3033238B2 (ja) 適応的最尤復号装置および復号方法
JP2973946B2 (ja) データ再生装置
JP2002525788A (ja) パーシャルレスポンス最尤ビット検出装置
JP3216609B2 (ja) 再生データ検出装置
JP2855717B2 (ja) 符号間干渉除去装置
JPS62171328A (ja) 波形補償方法
JP2668451B2 (ja) 最尤復号制御方式
JPH07169191A (ja) 波形等化装置
JPH10247853A (ja) データ再生装置
JPH06176498A (ja) ディジタル信号再生装置
JPH07211008A (ja) ディジタル情報再生装置
JP2001144632A (ja) ブランチ・メトリック演算装置及びディジタル信号再生装置