JP2001144632A - ブランチ・メトリック演算装置及びディジタル信号再生装置 - Google Patents
ブランチ・メトリック演算装置及びディジタル信号再生装置Info
- Publication number
- JP2001144632A JP2001144632A JP32663899A JP32663899A JP2001144632A JP 2001144632 A JP2001144632 A JP 2001144632A JP 32663899 A JP32663899 A JP 32663899A JP 32663899 A JP32663899 A JP 32663899A JP 2001144632 A JP2001144632 A JP 2001144632A
- Authority
- JP
- Japan
- Prior art keywords
- branch metric
- add
- max
- accumulated
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 ブランチ・メトリック演算装置の回路規模の
縮小化を図る。 【解決手段】 加算器１１は、ブランチ・メトリック
と、累積されたブランチ・メトリックとを、比較信号が
０であれば加算し、１であればブランチ・メトリックを
出力する。セレクタ１２は、累積されたブランチ・メト
リックのビット数をＮＡ、加算器の加算結果をＡＤＤ
［ＮＡ：０］とした場合に、ＡＤＤ［ＮＡ］＝０ならば
ＡＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならば
ＭＡＸ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［Ｎ
Ａ−３］＝…＝ＭＡＸ［０］＝１’ｂ１で定義されるＭ
ＡＸを出力する。ラッチ回路１３は、セレクタ１２の出
力をラッチして、累積されたブランチ・メトリックを出
力する。
縮小化を図る。 【解決手段】 加算器１１は、ブランチ・メトリック
と、累積されたブランチ・メトリックとを、比較信号が
０であれば加算し、１であればブランチ・メトリックを
出力する。セレクタ１２は、累積されたブランチ・メト
リックのビット数をＮＡ、加算器の加算結果をＡＤＤ
［ＮＡ：０］とした場合に、ＡＤＤ［ＮＡ］＝０ならば
ＡＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならば
ＭＡＸ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［Ｎ
Ａ−３］＝…＝ＭＡＸ［０］＝１’ｂ１で定義されるＭ
ＡＸを出力する。ラッチ回路１３は、セレクタ１２の出
力をラッチして、累積されたブランチ・メトリックを出
力する。
Description
【０００１】
【発明の属する技術分野】本発明はブランチ・メトリッ
ク演算装置及びディジタル信号再生装置に関し、ビタビ
復号のブランチ・メトリックの累積演算を行うブランチ
・メトリック演算装置及びビタビ復号を行ってディジタ
ル信号を再生するディジタル信号再生装置に関する。な
お、ブランチ・メトリック演算装置及びディジタル信号
再生装置は、例えばビデオテープレコーダ、光ディスク
装置等に適用可能である。
ク演算装置及びディジタル信号再生装置に関し、ビタビ
復号のブランチ・メトリックの累積演算を行うブランチ
・メトリック演算装置及びビタビ復号を行ってディジタ
ル信号を再生するディジタル信号再生装置に関する。な
お、ブランチ・メトリック演算装置及びディジタル信号
再生装置は、例えばビデオテープレコーダ、光ディスク
装置等に適用可能である。
【０００２】
【従来の技術】ディジタルＶＴＲ、ハードディスク、光
ディスクなどのディジタル・マス・ストレージの分野で
は、近年、ＰＲＭＬと呼ばれる再生等化・検出方式が盛
んに検討されている。
ディスクなどのディジタル・マス・ストレージの分野で
は、近年、ＰＲＭＬと呼ばれる再生等化・検出方式が盛
んに検討されている。
【０００３】これはPartial Response Maximum Likliho
odの略であり、多値になるが狭い帯域での記録再生が可
能になるパーシャルレスポンス方式と、状態遷移の尤度
を再帰的に計算することでビット毎の識別に比べて良好
なエラーレートが得られる最尤復号方式とを組み合わせ
たものである。最尤復号方式の代表的なアルゴリズムが
ビタビ復号であり、これを実現した復号器のことを一般
にビタビ復号器と呼ぶ。
odの略であり、多値になるが狭い帯域での記録再生が可
能になるパーシャルレスポンス方式と、状態遷移の尤度
を再帰的に計算することでビット毎の識別に比べて良好
なエラーレートが得られる最尤復号方式とを組み合わせ
たものである。最尤復号方式の代表的なアルゴリズムが
ビタビ復号であり、これを実現した復号器のことを一般
にビタビ復号器と呼ぶ。
【０００４】ＰＲＭＬを適用するための記録変調符号は
任意であるが、以下の説明では、本発明で前提としてい
る最小反転幅が２以上となる記録変調符号に限定するこ
とにする。
任意であるが、以下の説明では、本発明で前提としてい
る最小反転幅が２以上となる記録変調符号に限定するこ
とにする。
【０００５】最小反転幅が２となる記録変調符号として
は、Miller Square 符号や８−１４変換符号及びＲＬＬ
（Run Length Limited) （１、７）とＮＲＺＩ(Non Ret
urnto Zero Inverted) の組み合わせなどがあり、ディ
ジタルＶＴＲや光ディスク・ドライブなどで多く用いら
れている。
は、Miller Square 符号や８−１４変換符号及びＲＬＬ
（Run Length Limited) （１、７）とＮＲＺＩ(Non Ret
urnto Zero Inverted) の組み合わせなどがあり、ディ
ジタルＶＴＲや光ディスク・ドライブなどで多く用いら
れている。
【０００６】図１５は符号間干渉長３のビタビ復号のト
レリス線図を、図１６は符号間干渉長４のビタビ復号の
トレリス線図を示す図である。図１５で例えば、状態Ｓ
００の時に入力が１であれば、出力はＣ００１であって
状態Ｓ０１に推移する。その他も同様である。また、図
１７に符号間干渉長３のビタビ復号の基準振幅レベル
を、図１８に符号間干渉長４のビタビ復号の基準振幅レ
ベルを示す。
レリス線図を、図１６は符号間干渉長４のビタビ復号の
トレリス線図を示す図である。図１５で例えば、状態Ｓ
００の時に入力が１であれば、出力はＣ００１であって
状態Ｓ０１に推移する。その他も同様である。また、図
１７に符号間干渉長３のビタビ復号の基準振幅レベル
を、図１８に符号間干渉長４のビタビ復号の基準振幅レ
ベルを示す。
【０００７】もっとも簡単なビタビ復号は、ＰＲ（１，
１）などを等化特性として用いた４状態のビタビ復号器
である。基準振幅レベルは本来は６値であるが、ＰＲ
（１，１）であれば３値、ＰＲ（１，２，１）であれば
４値に縮退する。１クロック分の遅延演算子Ｄを用いる
と１＋Ｄと表すことができるＰＲ（１，１）に、さらに
１＋ＤしたものがＰＲ（１，２，１）であり、これをさ
らに１＋ＤすればＰＲ（１，３，３，１）になる。
１）などを等化特性として用いた４状態のビタビ復号器
である。基準振幅レベルは本来は６値であるが、ＰＲ
（１，１）であれば３値、ＰＲ（１，２，１）であれば
４値に縮退する。１クロック分の遅延演算子Ｄを用いる
と１＋Ｄと表すことができるＰＲ（１，１）に、さらに
１＋ＤしたものがＰＲ（１，２，１）であり、これをさ
らに１＋ＤすればＰＲ（１，３，３，１）になる。
【０００８】また、ＰＲ（１，１）を（１−Ｄ）（１＋
Ｄ）すればＰＲ（１，１，−１，１）となり、これをさ
らに１＋ＤすればＰＲ（１，２，０，−２，−１）とな
る。図１７、図１８で「演算」と書いた項は、ＰＲ
（１，１）から所望の等化特性を得るために必要な演算
を示している。一般にビタビ復号器のビット識別性能
は、符号間干渉長を大きくすることで向上する。
Ｄ）すればＰＲ（１，１，−１，１）となり、これをさ
らに１＋ＤすればＰＲ（１，２，０，−２，−１）とな
る。図１７、図１８で「演算」と書いた項は、ＰＲ
（１，１）から所望の等化特性を得るために必要な演算
を示している。一般にビタビ復号器のビット識別性能
は、符号間干渉長を大きくすることで向上する。
【０００９】
【発明が解決しようとする課題】ビタビ復号器をハード
ウェア化して実際のディジタル記録再生システムに適応
する場合、識別性能と回路規模及び動作速度のいずれか
を犠牲にしなければならない。図１９に符号間干渉長と
回路規模の関係を示した。
ウェア化して実際のディジタル記録再生システムに適応
する場合、識別性能と回路規模及び動作速度のいずれか
を犠牲にしなければならない。図１９に符号間干渉長と
回路規模の関係を示した。
【００１０】ここで、ＢＭＣはブランチ・メトリックを
計算する回路であり、基準振幅レベルの数だけ必要であ
る。ただし、厳密に等化することを前提に基準振幅レベ
ルを固定にする場合には図１７、図１８に示したように
基準振幅レベルが縮退して数が減るので、ＢＭＣの数も
減少する。
計算する回路であり、基準振幅レベルの数だけ必要であ
る。ただし、厳密に等化することを前提に基準振幅レベ
ルを固定にする場合には図１７、図１８に示したように
基準振幅レベルが縮退して数が減るので、ＢＭＣの数も
減少する。
【００１１】次のＡＣＳは加算、比較、選択を行う回路
であり、基本的には基準振幅レベルの数だけ加算回路
が、状態の数だけ比較器が必要になるが、基準振幅レベ
ルの縮退や禁止された状態推移があれば少なくなる。こ
こでは、比較・選択回路の数を示している。最後のＰＭ
Ｕは、それぞれの状態の識別結果の履歴を記憶する回路
であり、状態の数だけ必要になる。
であり、基本的には基準振幅レベルの数だけ加算回路
が、状態の数だけ比較器が必要になるが、基準振幅レベ
ルの縮退や禁止された状態推移があれば少なくなる。こ
こでは、比較・選択回路の数を示している。最後のＰＭ
Ｕは、それぞれの状態の識別結果の履歴を記憶する回路
であり、状態の数だけ必要になる。
【００１２】このように、符号間干渉長が１ビット長く
なると回路規模はほぼ２倍に増加する。さらにビタビ復
号器をハードウェア化する場合の問題点として、１クロ
ック以内に加算、比較、選択を行わなければならないＡ
ＣＳ回路がクリチカルパスとなって動作速度を制限する
という点がある。
なると回路規模はほぼ２倍に増加する。さらにビタビ復
号器をハードウェア化する場合の問題点として、１クロ
ック以内に加算、比較、選択を行わなければならないＡ
ＣＳ回路がクリチカルパスとなって動作速度を制限する
という点がある。
【００１３】この問題を解決するために、数タイム・ス
ロット分の演算をまとめて行う並列処理回路としてビタ
ビ復号器を実現することが可能である。しかしながら、
２タイム・スロット分の演算をまとめて行う２並列処理
にすれば、符号間干渉長が１ビット長くなったのとほぼ
同じハードウェア量になる。したがって、ＰＲ（１，
１）やＰＲ（１，２，１）の４状態ビタビ復号器が２並
列化して６状態ビタビ復号器と同等な回路規模にして２
倍のデータレートに対応させるところまでが現実的な実
用範囲であった。
ロット分の演算をまとめて行う並列処理回路としてビタ
ビ復号器を実現することが可能である。しかしながら、
２タイム・スロット分の演算をまとめて行う２並列処理
にすれば、符号間干渉長が１ビット長くなったのとほぼ
同じハードウェア量になる。したがって、ＰＲ（１，
１）やＰＲ（１，２，１）の４状態ビタビ復号器が２並
列化して６状態ビタビ復号器と同等な回路規模にして２
倍のデータレートに対応させるところまでが現実的な実
用範囲であった。
【００１４】以上説明したように、ビタビ復号によって
再生信号を処理するビタビ復号器は、識別性能を上げる
と、回路規模が増大するといった問題があった。本発明
はこのような点に鑑みてなされたものであり、回路規模
の縮小化を図ったブランチ・メトリック演算装置を提供
することを目的とする。
再生信号を処理するビタビ復号器は、識別性能を上げる
と、回路規模が増大するといった問題があった。本発明
はこのような点に鑑みてなされたものであり、回路規模
の縮小化を図ったブランチ・メトリック演算装置を提供
することを目的とする。
【００１５】また、本発明の他の目的は、回路規模の縮
小化を図ったディジタル信号再生装置を提供することで
ある。
小化を図ったディジタル信号再生装置を提供することで
ある。
【００１６】
【課題を解決するための手段】本発明では上記課題を解
決するために、ビタビ復号のブランチ・メトリックの累
積演算を行うブランチ・メトリック演算装置において、
ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であればブ
ランチ・メトリックを出力する加算器と、累積されたブ
ランチ・メトリックのビット数をＮＡ、加算器の加算結
果をＡＤＤ［ＮＡ：０］とした場合に、ＡＤＤ［ＮＡ］
＝０ならばＡＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］
＝１ならばＭＡＸ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝
ＭＡＸ［ＮＡ−３］＝…＝ＭＡＸ［０］＝１’ｂ１で定
義されるＭＡＸを出力するセレクタと、セレクタの出力
をラッチして、累積されたブランチ・メトリックを出力
するラッチ回路と、を有することを特徴とするブランチ
・メトリック演算装置が提供される。
決するために、ビタビ復号のブランチ・メトリックの累
積演算を行うブランチ・メトリック演算装置において、
ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であればブ
ランチ・メトリックを出力する加算器と、累積されたブ
ランチ・メトリックのビット数をＮＡ、加算器の加算結
果をＡＤＤ［ＮＡ：０］とした場合に、ＡＤＤ［ＮＡ］
＝０ならばＡＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］
＝１ならばＭＡＸ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝
ＭＡＸ［ＮＡ−３］＝…＝ＭＡＸ［０］＝１’ｂ１で定
義されるＭＡＸを出力するセレクタと、セレクタの出力
をラッチして、累積されたブランチ・メトリックを出力
するラッチ回路と、を有することを特徴とするブランチ
・メトリック演算装置が提供される。
【００１７】ここで、加算器は、ブランチ・メトリック
と、累積されたブランチ・メトリックとを、比較信号が
０であれば加算し、１であればブランチ・メトリックを
出力する。セレクタは、累積されたブランチ・メトリッ
クのビット数をＮＡ、加算器の加算結果をＡＤＤ［Ｎ
Ａ：０］とした場合に、ＡＤＤ［ＮＡ］＝０ならばＡＤ
Ｄ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡ
Ｘ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−
３］＝…＝ＭＡＸ［０］＝１’ｂ１で定義されるＭＡＸ
を出力する。ラッチ回路は、セレクタの出力をラッチし
て、累積されたブランチ・メトリックを出力する。
と、累積されたブランチ・メトリックとを、比較信号が
０であれば加算し、１であればブランチ・メトリックを
出力する。セレクタは、累積されたブランチ・メトリッ
クのビット数をＮＡ、加算器の加算結果をＡＤＤ［Ｎ
Ａ：０］とした場合に、ＡＤＤ［ＮＡ］＝０ならばＡＤ
Ｄ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡ
Ｘ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−
３］＝…＝ＭＡＸ［０］＝１’ｂ１で定義されるＭＡＸ
を出力する。ラッチ回路は、セレクタの出力をラッチし
て、累積されたブランチ・メトリックを出力する。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のブランチ・メトリ
ック演算装置の原理図である。ブランチ・メトリック演
算装置１０は、ビタビ復号のブランチ・メトリックの累
積演算を行う。
を参照して説明する。図１は本発明のブランチ・メトリ
ック演算装置の原理図である。ブランチ・メトリック演
算装置１０は、ビタビ復号のブランチ・メトリックの累
積演算を行う。
【００１９】加算器１１は、ブランチ・メトリックと、
累積されたブランチ・メトリックとを、比較信号が０で
あれば加算し、１であればブランチ・メトリックをその
まま出力する。
累積されたブランチ・メトリックとを、比較信号が０で
あれば加算し、１であればブランチ・メトリックをその
まま出力する。
【００２０】セレクタ１２は、累積されたブランチ・メ
トリックのビット数をＮＡ、加算器の加算結果をＡＤＤ
［ＮＡ］とした場合に、ＡＤＤ［ＮＡ］＝０ならばＡＤ
Ｄ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡ
Ｘ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−
３］＝…＝ＭＡＸ［０］＝１’ｂ１（１ビットのバイナ
リ１）で定義されるＭＡＸを出力する。なお、以降の説
明で［Ｍ：Ｎ］は、下位Ｎビットから上位ＭビットのＭ
−Ｎ＋１ビットのデータであることを意味する。
トリックのビット数をＮＡ、加算器の加算結果をＡＤＤ
［ＮＡ］とした場合に、ＡＤＤ［ＮＡ］＝０ならばＡＤ
Ｄ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡ
Ｘ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−
３］＝…＝ＭＡＸ［０］＝１’ｂ１（１ビットのバイナ
リ１）で定義されるＭＡＸを出力する。なお、以降の説
明で［Ｍ：Ｎ］は、下位Ｎビットから上位ＭビットのＭ
−Ｎ＋１ビットのデータであることを意味する。
【００２１】ラッチ回路（Ｄフリップフロップ）１３
は、セレクタ１２の出力をラッチして、累積されたブラ
ンチ・メトリックを出力する。次に本発明に関して、発
明者がすでに提案している発明を含めて詳しく説明す
る。まず、従来例としてのパス制限型ビタビ復号器につ
いて説明する。
は、セレクタ１２の出力をラッチして、累積されたブラ
ンチ・メトリックを出力する。次に本発明に関して、発
明者がすでに提案している発明を含めて詳しく説明す
る。まず、従来例としてのパス制限型ビタビ復号器につ
いて説明する。
【００２２】上述した従来のビタビ復号器の問題点を解
決するための発明として、発明者は特開平１１−６６７
６９号公報、特願平１０−６６７６０号明細書をすでに
提案している。
決するための発明として、発明者は特開平１１−６６７
６９号公報、特願平１０−６６７６０号明細書をすでに
提案している。
【００２３】この方法では最初にＰＲ（１，１）などの
ように記録データの反転と再生信号のゼロ・クロスが一
致するような等化特性を用いて、ゼロ・クロスする識別
位相において２値識別し、実際の記録データの反転タイ
ミングに対して１／２クロック進んでいるか、または１
／２クロック遅れたタイミングで反転検出する。
ように記録データの反転と再生信号のゼロ・クロスが一
致するような等化特性を用いて、ゼロ・クロスする識別
位相において２値識別し、実際の記録データの反転タイ
ミングに対して１／２クロック進んでいるか、または１
／２クロック遅れたタイミングで反転検出する。
【００２４】その後の実際の復号にはＰＲ（１，１）そ
のままや、これを（１＋Ｄ）したＰＲ（１，２，１）な
どのように４状態となる等化特性、またはＰＲ（１，
１）に（１−Ｄ）（１＋Ｄ）の演算を施したＰＲ（１，
１，−１，−１）などの等化特性を用いる。
のままや、これを（１＋Ｄ）したＰＲ（１，２，１）な
どのように４状態となる等化特性、またはＰＲ（１，
１）に（１−Ｄ）（１＋Ｄ）の演算を施したＰＲ（１，
１，−１，−１）などの等化特性を用いる。
【００２５】仮識別によって状態推移のパスは最大で４
本に制限されるので、本来なら６状態のビタビ復号器を
用いないといけないところを、２状態で実現することが
可能になる。この仮識別によって状態推移のパスを制限
するビタビ復号法を「パス制限型ビタビ復号」と呼ぶこ
とにする。
本に制限されるので、本来なら６状態のビタビ復号器を
用いないといけないところを、２状態で実現することが
可能になる。この仮識別によって状態推移のパスを制限
するビタビ復号法を「パス制限型ビタビ復号」と呼ぶこ
とにする。
【００２６】次に仮識別によるパス制限について説明す
る。図２はＰＲ（１，１）等化された再生信号を仮識別
する際の識別点位相を示す図である。（Ａ）は通常の２
値識別、（Ｂ）はパス制限のための仮識別を示してい
る。
る。図２はＰＲ（１，１）等化された再生信号を仮識別
する際の識別点位相を示す図である。（Ａ）は通常の２
値識別、（Ｂ）はパス制限のための仮識別を示してい
る。
【００２７】通常のbit-by-bitの識別では、もっともア
イが大きく開いたところを識別点位相として２値識別す
るが、パスを制限するためにはゼロ・クロスする識別点
位相において２値に仮識別する。
イが大きく開いたところを識別点位相として２値識別す
るが、パスを制限するためにはゼロ・クロスする識別点
位相において２値に仮識別する。
【００２８】通常の識別点位相で検出される反転は、仮
識別によって検出された反転よりも１／２クロックだけ
進んでいる（advance)か、遅れている（behind) かいず
れかとなる。パスを制限するための仮識別では、そのど
ちらかであればよいので、通常の識別点位相で２値識別
した場合と比べて、位相マージンが２倍に広がったこと
になる。
識別によって検出された反転よりも１／２クロックだけ
進んでいる（advance)か、遅れている（behind) かいず
れかとなる。パスを制限するための仮識別では、そのど
ちらかであればよいので、通常の識別点位相で２値識別
した場合と比べて、位相マージンが２倍に広がったこと
になる。
【００２９】仮識別によって状態推移のパスは最大で以
下の４本に制限される。 ａａ：前後にある仮識別の反転を１／２クロック進めた
パス（advance-advance)。
下の４本に制限される。 ａａ：前後にある仮識別の反転を１／２クロック進めた
パス（advance-advance)。
【００３０】ａｂ：前にある仮識別の反転を１／２クロ
ック進め、後ろにある仮識別の反転を１／２クロック遅
らせたパス（advance-behind) 。 ｂａ：前にある仮識別の反転を１／２クロック遅らせ、
後ろにある仮識別の反転を１／２クロック進めたパス
（behind-advance) 。
ック進め、後ろにある仮識別の反転を１／２クロック遅
らせたパス（advance-behind) 。 ｂａ：前にある仮識別の反転を１／２クロック遅らせ、
後ろにある仮識別の反転を１／２クロック進めたパス
（behind-advance) 。
【００３１】ｂｂ：前後にある仮識別の反転を１／２ク
ロック遅らせたパス（behind-behind)。 図３は符号間干渉長が３と４の場合の記録データと仮識
別結果を示す図である。図４は符号間干渉長が３の仮識
別によってパスを制限されたトレリス線図を示す図であ
り、（Ａ）は４状態のトレリス線図、（Ｂ）は仮想的な
２状態のトレリス線図を示している。図５は符号間干渉
長が４の仮識別によってパスを制限されたトレリス線図
を示す図であり、（Ａ）は４状態のトレリス線図、
（Ｂ）は仮想的な２状態のトレリス線図を示している。
仮識別で検出された反転で分岐［Ｂ１〜Ｂ９］したパ
スが符号間干渉長分の３、４クロックだけ後にマージす
るので、ここでメトリックを比較［Ｃ１〜Ｃ７］して生
き残るパスを選択することになる。仮想的には２つの状
態、 Ｓａ：Advanced State Ｓｂ：Behind State を考えた場合の状態推移についてもあわせて示した。仮
識別の結果が２Ｔになる場合には、パスｂａは存在しな
い。また、仮識別の結果が１Ｔになる場合には、ｂｂと
ａａは１Ｔ、ｂａは０Ｔとなるので、２Ｔとなるパスａ
ｂだけが存在することになるが、取り扱いを容易にする
ために２Ｔに変換してパスｂａだけをなくしている。
ロック遅らせたパス（behind-behind)。 図３は符号間干渉長が３と４の場合の記録データと仮識
別結果を示す図である。図４は符号間干渉長が３の仮識
別によってパスを制限されたトレリス線図を示す図であ
り、（Ａ）は４状態のトレリス線図、（Ｂ）は仮想的な
２状態のトレリス線図を示している。図５は符号間干渉
長が４の仮識別によってパスを制限されたトレリス線図
を示す図であり、（Ａ）は４状態のトレリス線図、
（Ｂ）は仮想的な２状態のトレリス線図を示している。
仮識別で検出された反転で分岐［Ｂ１〜Ｂ９］したパ
スが符号間干渉長分の３、４クロックだけ後にマージす
るので、ここでメトリックを比較［Ｃ１〜Ｃ７］して生
き残るパスを選択することになる。仮想的には２つの状
態、 Ｓａ：Advanced State Ｓｂ：Behind State を考えた場合の状態推移についてもあわせて示した。仮
識別の結果が２Ｔになる場合には、パスｂａは存在しな
い。また、仮識別の結果が１Ｔになる場合には、ｂｂと
ａａは１Ｔ、ｂａは０Ｔとなるので、２Ｔとなるパスａ
ｂだけが存在することになるが、取り扱いを容易にする
ために２Ｔに変換してパスｂａだけをなくしている。
【００３２】ここで、ａ＊はａａとａｂが一致している
場合であり、ｂ＊はｂａとｂｂが一致している場合であ
る。図６、図７に仮識別結果の組み合わせと基準振幅レ
ベルの関係について示す。図６が符号間干渉長が３の場
合、図７が符号間干渉長が４の場合である。
場合であり、ｂ＊はｂａとｂｂが一致している場合であ
る。図６、図７に仮識別結果の組み合わせと基準振幅レ
ベルの関係について示す。図６が符号間干渉長が３の場
合、図７が符号間干渉長が４の場合である。
【００３３】次にパス制限型ビタビ復号の回路構成につ
いて説明する。図８はパス制限型ビタビ復号器のブロッ
ク構成を示す図である。以下の５つのブロックによって
構成されている。
いて説明する。図８はパス制限型ビタビ復号器のブロッ
ク構成を示す図である。以下の５つのブロックによって
構成されている。
【００３４】ＰＲＤ：Pre-Detector ＬＰＳ：Limited Path Selector ＢＭＣ：Branch Metric Calculator ＡＣＳ：Add,Compare,Select ＰＭＵ：Path Memory Unit 最初のＰＲＤ１は、最新の再生信号データＩＮと仮識別
のしきい値ＴＨを比較して、ＰＲＤ＝ＩＮ＞ＴＨという
２値識別（不等号の大小関係が真であれば１となる。以
下同様）をするところである。仮識別した結果に１Ｔが
含まれている場合、図４、図５で示したように前の反転
を１つ前にずらして２Ｔにする。また、ＰＲ（１，１）
に等化されてサンプリングされた再生信号データを例え
ば、ＥＰＲ４の等化特性にするために、（１＋Ｄ）（１
−Ｄ）してその結果をＯＵＴとして出力する。
のしきい値ＴＨを比較して、ＰＲＤ＝ＩＮ＞ＴＨという
２値識別（不等号の大小関係が真であれば１となる。以
下同様）をするところである。仮識別した結果に１Ｔが
含まれている場合、図４、図５で示したように前の反転
を１つ前にずらして２Ｔにする。また、ＰＲ（１，１）
に等化されてサンプリングされた再生信号データを例え
ば、ＥＰＲ４の等化特性にするために、（１＋Ｄ）（１
−Ｄ）してその結果をＯＵＴとして出力する。
【００３５】次のＬＰＳ２は、図６、図７で示したよう
に、仮識別結果にもとづいて基準振幅レベルを出力する
回路である。比較信号Ｃｍｐは反転が検出された後、符
号間干渉長の分だけ遅らせて出す信号で、ＡＣＳ回路に
おいてメトリックの比較・選択をさせるための信号であ
る。
に、仮識別結果にもとづいて基準振幅レベルを出力する
回路である。比較信号Ｃｍｐは反転が検出された後、符
号間干渉長の分だけ遅らせて出す信号で、ＡＣＳ回路に
おいてメトリックの比較・選択をさせるための信号であ
る。
【００３６】ＰＲＤＡ，ＰＲＤＢはＰＭＵの初期値とな
る仮識別結果であり、ＰＲＤＡはＰＲＤＢよりも１クロ
ックだけ遅れた仮識別結果である。基準振幅レベルの数
だけ必要であったＢＭＣ３は、パスが最大で４本に制限
された結果、
る仮識別結果であり、ＰＲＤＡはＰＲＤＢよりも１クロ
ックだけ遅れた仮識別結果である。基準振幅レベルの数
だけ必要であったＢＭＣ３は、パスが最大で４本に制限
された結果、
【００３７】
【数１】 ＢＭａａ＝（Ｚ−Ｃａａ）＾２ …（１ａ） ＢＭａｂ＝（Ｚ−Ｃａｂ）＾２ …（１ｂ） ＢＭｂａ＝（Ｚ−Ｃｂａ）＾２ …（１ｃ） ＢＭｂｂ＝（Ｚ−Ｃｂｂ）＾２ …（１ｄ） の４つのブランチ・メトリックを計算すればよいことに
なる。＾２は２乗を表す。 次のＡＣＳ回路４は、回路
構成が複雑なので図９にもとづいて説明する。図９はＡ
ＣＳ回路を示す図である。まず、
なる。＾２は２乗を表す。 次のＡＣＳ回路４は、回路
構成が複雑なので図９にもとづいて説明する。図９はＡ
ＣＳ回路を示す図である。まず、
【００３８】
【数２】 ＭＡａａ＝ＤＭＡａａ＊！Ｃｍｐ＋ＢＭａａ …（２ａ） ＭＡａｂ＝ＤＭＡａｂ＊！Ｃｍｐ＋ＢＭａｂ …（２ｂ） ＭＡｂａ＝ＤＭＡｂａ＊！Ｃｍｐ＋ＢＭｂａ …（２ｃ） ＭＡｂｂ＝ＤＭＡｂｂ＊！Ｃｍｐ＋ＢＭｂｂ …（２ｄ） にもとづいてメトリックを比較する必要のないＣｍｐ＝
０の間は、ブランチ・メトリックを累積し続け、Ｃｍｐ
＝１となった時には、いったんＢＭａａ〜ＢＭｂｂをそ
のままＭＡａａ〜ＭＡｂｂとした後に再び加算し続け
る。
０の間は、ブランチ・メトリックを累積し続け、Ｃｍｐ
＝１となった時には、いったんＢＭａａ〜ＢＭｂｂをそ
のままＭＡａａ〜ＭＡｂｂとした後に再び加算し続け
る。
【００３９】ここで、ＤＭＡａａ〜ＤＭＡｂｂは、累積
されたブランチ・メトリックＭＡａａ〜ＭＡｂｂを１ク
ロック遅らせたものである。累積されたブランチ・メト
リックとパス・メトリックＤＭＴａ、ＤＭＴｂは、
されたブランチ・メトリックＭＡａａ〜ＭＡｂｂを１ク
ロック遅らせたものである。累積されたブランチ・メト
リックとパス・メトリックＤＭＴａ、ＤＭＴｂは、
【００４０】
【数３】 ＭＭａａ＝ＤＭＴａ＋ＤＭＡａａ …（３ａ） ＭＭａｂ＝ＤＭＴａ＋ＤＭＡａｂ …（３ｂ） ＭＭｂａ＝ＤＭＴｂ＋ＤＭＡｂａ …（３ｃ） ＭＭｂｂ＝ＤＭＴｂ＋ＤＭＡｂｂ …（３ｄ） で加算されたのちラッチされて、ＤＭＭａａ〜ＤＭＭｂ
ｂとなり、
ｂとなり、
【００４１】
【数４】 ＳＥＬａ＝ＤＭＭａａ＞ＤＭＭｂａ …（４ａ） ＳＥＬｂ＝ＤＭＭａｂ＞ＤＭＭｂｂ …（４ｂ） という比較をされ、この結果にもとづいてパス・メトリ
ックを選択するのは、
ックを選択するのは、
【００４２】
【数５】 ＭＴａ＝（ＤＭＭａａ＊！ＳＥＬａ＋ＤＭＭｂａ＊ＳＥＬａ）＊ＤＣｍｐ ＋ＤＭＴａ＊！ＤＣｍｐ …（５ａ） ＭＴｂ＝（ＤＭＭａｂ＊！ＳＥＬｂ＋ＤＭＭｂｂ＊ＳＥＬｂ）＊ＤＣｍｐ ＋ＤＭＴｂ＊！ＤＣｍｐ …（５ｂ） で示すようにＣｍｐを１クロック遅らせたＤＣｍｐ＝１
になった時だけである。パス制御型ビタビ復号のＡＣＳ
回路４において重要なのは、状態数が２に制限されたこ
とで回路規模が大幅に削減されるだけでなく、１クロッ
ク以内に処理しなければいけなかった加算、比較、選択
を、加算と比較、選択に分けて２クロックで処理すれば
よいことになる。
になった時だけである。パス制御型ビタビ復号のＡＣＳ
回路４において重要なのは、状態数が２に制限されたこ
とで回路規模が大幅に削減されるだけでなく、１クロッ
ク以内に処理しなければいけなかった加算、比較、選択
を、加算と比較、選択に分けて２クロックで処理すれば
よいことになる。
【００４３】減算した結果の符号だけを使うのが比較な
ので、加算と比較、選択はほぼ同じ処理時間を必要とす
る、したがって、通常のビタビ復号器と比べて、２倍の
速度で動作する回路を構成することが可能になる。
ので、加算と比較、選択はほぼ同じ処理時間を必要とす
る、したがって、通常のビタビ復号器と比べて、２倍の
速度で動作する回路を構成することが可能になる。
【００４４】最後のパス・メモリであるＰＭＵ５は、２
状態の場合の通常のパス・メモリとほとんど同じであ
り、ＰＭａ［０］＝ＰＲＤ０、ＰＭｂ［０］＝ＰＲＤ１
を初期値とし、
状態の場合の通常のパス・メモリとほとんど同じであ
り、ＰＭａ［０］＝ＰＲＤ０、ＰＭｂ［０］＝ＰＲＤ１
を初期値とし、
【００４５】
【数６】 ＰＭａ［ｎ］＝ＰＭａ［ｎ−１］＊！（ＳＥＬａ＊ＤＣｍｐ）＋ＰＭｂ［ｎ− １］＊（ＳＥＬａ＊ＤＣｍｐ） …（６ａ） ＰＭｂ［ｎ］＝ＰＭａ［ｎ−１］＊！（ＳＥＬｂ＊ＤＣｍｐ）＋ＰＭｂ［ｎ− １］＊（ＳＥＬｂ＊ＤＣｍｐ） …（６ｂ） で示すように、ＤＣｍｐ＝０の場合はシリアル・シフト
を行い、ＤＣｍｐ＝１の場合に限ってＳＥＬａ、ＳＥＬ
ｂにもとづいて、シリアル・シフトまたはパラレル・ロ
ードを行うものである。
を行い、ＤＣｍｐ＝１の場合に限ってＳＥＬａ、ＳＥＬ
ｂにもとづいて、シリアル・シフトまたはパラレル・ロ
ードを行うものである。
【００４６】図１０は従来のブランチ・メトリック演算
回路を示す図である。ここで、８ビットの再生信号デー
タＺ［７：０］と８ビットの基準振幅レベルＣａａ
［７：０］〜Ｃｂｂ［７：０］に対して、
回路を示す図である。ここで、８ビットの再生信号デー
タＺ［７：０］と８ビットの基準振幅レベルＣａａ
［７：０］〜Ｃｂｂ［７：０］に対して、
【００４７】
【数７】 ＢＭ＝（Ｚ−Ｃ）＾２ …（７） という演算を行おうとすると、図に示したように、８ビ
ット入力で９ビット出力の加算器と、９ビット入力で１
８ビット出力の乗算器が必要になる。
ット入力で９ビット出力の加算器と、９ビット入力で１
８ビット出力の乗算器が必要になる。
【００４８】この乗算器は回路規模と動作速度の点で大
きな障害になるのは明らかであるが、これについては発
明者がすでに提案している特開平１０−１６３８８４号
公報を適用することができる。
きな障害になるのは明らかであるが、これについては発
明者がすでに提案している特開平１０−１６３８８４号
公報を適用することができる。
【００４９】具体的な例を図１１に示す。図１１は以前
の発明を適用したブランチ・メトリック演算回路を示す
図である。まず、Ｚ［７：０］とＣ［７：０］の差ＳＵ
Ｂ［８：０］を計算し、次にその絶対値ＡＢＳ［７：
０］を求める。ＡＢＳ［４：０］は入力を２乗した値を
１０ビットで出力するテーブルを使って２乗計算され
る。
の発明を適用したブランチ・メトリック演算回路を示す
図である。まず、Ｚ［７：０］とＣ［７：０］の差ＳＵ
Ｂ［８：０］を計算し、次にその絶対値ＡＢＳ［７：
０］を求める。ＡＢＳ［４：０］は入力を２乗した値を
１０ビットで出力するテーブルを使って２乗計算され
る。
【００５０】ＡＢＳ［７：５］は、どれか１ビットでも
１であれば１を出力するＯＲゲートに入力される。そし
て、ＯＲゲートの出力が０であれば、ＡＢＳ［４：０］
の２乗値が１であれば、最大値の１０’ｈ３ｆｆ（１０
ビットのヘキサ３ｆｆ）がセレクタで選択され、ＢＭ
［９：０］として出力される。
１であれば１を出力するＯＲゲートに入力される。そし
て、ＯＲゲートの出力が０であれば、ＡＢＳ［４：０］
の２乗値が１であれば、最大値の１０’ｈ３ｆｆ（１０
ビットのヘキサ３ｆｆ）がセレクタで選択され、ＢＭ
［９：０］として出力される。
【００５１】以上より、９ビット入力で１８ビット出力
の乗算器は、回路規模の点でも動作速度の点でも有利な
５ビット入力で１０ビット出力のセレクタに置き換える
ことができ、ブランチ・メトリックのビット数も１８ビ
ットから１０ビットに削減することができて後の処理の
回路規模も小さくすることができる。
の乗算器は、回路規模の点でも動作速度の点でも有利な
５ビット入力で１０ビット出力のセレクタに置き換える
ことができ、ブランチ・メトリックのビット数も１８ビ
ットから１０ビットに削減することができて後の処理の
回路規模も小さくすることができる。
【００５２】ビタビ復号器では、ブランチ・メトリック
が大きな値を取る状態推移は、正しくない状態推移なの
で、識別結果に反映されることがないという性質がある
ので、削減するビット数に関する検討は必要であるが、
このような簡略化を導入しても識別結果になにも影響を
与えない。
が大きな値を取る状態推移は、正しくない状態推移なの
で、識別結果に反映されることがないという性質がある
ので、削減するビット数に関する検討は必要であるが、
このような簡略化を導入しても識別結果になにも影響を
与えない。
【００５３】次に本発明で解決する問題点について説明
する。パス制限型のビタビ復号器のＡＣＳ回路では、メ
トリックを比較する必要のないＣｍｐ＝０の間は、ブラ
ンチ・メトリックを累積し続け、Ｃｍｐ＝１となった時
には、いったんＢＭａａ〜ＢＭｂｂをそのままＭＡａａ
〜ＭＡｂｂとした後に再び加算し続ける、
する。パス制限型のビタビ復号器のＡＣＳ回路では、メ
トリックを比較する必要のないＣｍｐ＝０の間は、ブラ
ンチ・メトリックを累積し続け、Ｃｍｐ＝１となった時
には、いったんＢＭａａ〜ＢＭｂｂをそのままＭＡａａ
〜ＭＡｂｂとした後に再び加算し続ける、
【数８】 ＭＡ＝ＤＭＡ＊！Ｃｍｐ＋ＢＭ …（８） という演算が含まれる。ここで、ＤＭＡａａ〜ＤＭＡｂ
ｂは、累積されたブランチ・メトリックＭＡａａ〜ＭＡ
ｂｂを１クロック遅らせたものである。ＭＡａａ〜ＭＡ
ｂｂは、記録変調符号によって変わるが、Ｃｍｐでクリ
アされるまで最大で８〜１６のブランチ・メトリックを
連続して加算しなければならない。
ｂは、累積されたブランチ・メトリックＭＡａａ〜ＭＡ
ｂｂを１クロック遅らせたものである。ＭＡａａ〜ＭＡ
ｂｂは、記録変調符号によって変わるが、Ｃｍｐでクリ
アされるまで最大で８〜１６のブランチ・メトリックを
連続して加算しなければならない。
【００５４】したがって、なんの工夫もしなければＭＡ
ａａ〜ＭＡｂｂは、ＢＡａａ〜ＢＡｂｂと比較して３〜
４ビットだけ大きくなってしまう。例として、ビット数
を明示したブランチ・メトリック累積回路の回路構成を
図１２に示す。
ａａ〜ＭＡｂｂは、ＢＡａａ〜ＢＡｂｂと比較して３〜
４ビットだけ大きくなってしまう。例として、ビット数
を明示したブランチ・メトリック累積回路の回路構成を
図１２に示す。
【００５５】本発明はこの問題点に着眼したものであ
り、ビタビ復号の性質を利用して工夫することで、必要
十分なビット数の加算器でブランチ・メトリックの累積
演算を実現する。
り、ビタビ復号の性質を利用して工夫することで、必要
十分なビット数の加算器でブランチ・メトリックの累積
演算を実現する。
【００５６】次に本発明の具体的な構成、動作について
説明する。図１３は本発明のブランチ・メトリック演算
装置の構成を示す図である。ブランチ・メトリックのＢ
Ｍのビット数がＮＢ累積されたブランチ・メトリックＭ
Ａのビット数がＮＡとすると、本発明ではＮＡ＋１ビッ
トのＡＤＤを用意してまず、
説明する。図１３は本発明のブランチ・メトリック演算
装置の構成を示す図である。ブランチ・メトリックのＢ
Ｍのビット数がＮＢ累積されたブランチ・メトリックＭ
Ａのビット数がＮＡとすると、本発明ではＮＡ＋１ビッ
トのＡＤＤを用意してまず、
【００５７】
【数９】 ＡＤＤ［ＮＡ：０］＝｛２’ｂ０，ＢＭ［ＮＢ−１：０］｝＋（Ｃｍｐ＝＝０ ）＊｛１’ｂ０，ＭＡ［ＮＡ−１：０］｝ …（９） を計算する。なお、｛Ａ，Ｂ｝はＢビットの上にＡビッ
トが付加したデータを意味する。
トが付加したデータを意味する。
【００５８】ここで、（Ｃｍｐ＝＝０）＊｛１’ｂ０，
ＭＡ｝は、Ｃｍｐ＝１でＭＡがクリアされるように入っ
ているものである。そして、ＮＡビットのＭＡＸとし
て、
ＭＡ｝は、Ｃｍｐ＝１でＭＡがクリアされるように入っ
ているものである。そして、ＮＡビットのＭＡＸとし
て、
【００５９】
【数１０】 ＭＡＸ［ＮＡ−１］＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−３］＝…＝ＭＡＸ ［０］＝１’ｂ１ …（１０） となるＭＡＸを選び、
【００６０】
【数１１】 ＭＡ［ＮＡ−１：０］＝（ＡＤＤ［ＮＡ］＝＝０）＊ＡＤＤ［ＮＡ−１：０］ ＋（ＡＤＤ［ＮＡ］＝＝１）＊ＭＡＸ［ＮＡ−１：０］ …（１１） とすることで、ＡＤＤがＭＡＸ以下であればＡＤＤを、
そのまま新しいＭＡｉｊとし、ＡＤＤがＭＡＸより大き
ければＭＡＸを新しいＭＡｉｊにする。
そのまま新しいＭＡｉｊとし、ＡＤＤがＭＡＸより大き
ければＭＡＸを新しいＭＡｉｊにする。
【００６１】図ではＢＭは１０ビット、ＭＡはそれより
１ビットだけ多い１１ビットになっている。図１２のブ
ランチ・メトリックの計算とあわせて本発明を適用して
いないビタビ復号法とシミュレーションで比較してみた
が、識別結果は完全に一致していた。
１ビットだけ多い１１ビットになっている。図１２のブ
ランチ・メトリックの計算とあわせて本発明を適用して
いないビタビ復号法とシミュレーションで比較してみた
が、識別結果は完全に一致していた。
【００６２】図１４はブランチ・メトリック演算装置の
変形例を示す概略ブロック図である。加算器１１は、ブ
ランチ・メトリックＢＭと、累積されたブランチ・メト
リックＤＭＡとを、比較信号Ｃｍｐが０であれば加算
し、１であればブランチ・メトリックＢＭをそのまま出
力する。
変形例を示す概略ブロック図である。加算器１１は、ブ
ランチ・メトリックＢＭと、累積されたブランチ・メト
リックＤＭＡとを、比較信号Ｃｍｐが０であれば加算
し、１であればブランチ・メトリックＢＭをそのまま出
力する。
【００６３】比較器１４は、あらかじめ設定された最大
値をＭＡＸ［ＮＡ−１：０］、加算器１１の加算結果を
ＡＤＤ［ＮＡ：０］とした場合に、ＭＡＸ［ＮＡ−１：
０］とＡＤＤ［ＮＡ：０］の値を比較する。ここで、比
較結果をＬＩＭとした場合、
値をＭＡＸ［ＮＡ−１：０］、加算器１１の加算結果を
ＡＤＤ［ＮＡ：０］とした場合に、ＭＡＸ［ＮＡ−１：
０］とＡＤＤ［ＮＡ：０］の値を比較する。ここで、比
較結果をＬＩＭとした場合、
【００６４】
【数１２】 ＬＩＭ＝（ＡＤＤ［ＮＡ：０］＞｛ＭＡＸ［ＮＡ−１］，ＭＡＸ［ＮＡ−１： ０］｝） …（１２） である。
【００６５】セレクタ１２は、比較結果をＬＩＭとした
場合に、ＬＩＭ＝０ならばＡＤＤ［ＮＡ−１：０］を、
ＬＩＭ＝１ならばＭＡＸ［ＮＡ−１：０］を出力する。
セレクタ出力をＭＡとした場合、
場合に、ＬＩＭ＝０ならばＡＤＤ［ＮＡ−１：０］を、
ＬＩＭ＝１ならばＭＡＸ［ＮＡ−１：０］を出力する。
セレクタ出力をＭＡとした場合、
【００６６】
【数１３】 ＭＡ［ＮＡ−１：０］＝ＡＤＤ［ＮＡ−１：０］＊（！ＬＩＭ） ＋ＭＡＸ［ＮＡ−１：０］＊ＬＩＭ …（１３） である。
【００６７】ラッチ回路１３は、セレクタ１２の出力を
ラッチして、累積されたブランチ・メトリックを出力す
る。次にディジタル信号再生装置について説明する。本
発明のディジタル信号再生装置は、上記で説明したブラ
ンチ・メトリック演算装置１０またはブランチ・メトリ
ック演算装置１０ａを含み、仮識別によって状態推移の
パスを制限してビタビ復号を行うパス制限型ビタビ復号
器と、ビタビ復号を行った後の信号を復調して、ディジ
タル信号を再生する復調器とから構成される。
ラッチして、累積されたブランチ・メトリックを出力す
る。次にディジタル信号再生装置について説明する。本
発明のディジタル信号再生装置は、上記で説明したブラ
ンチ・メトリック演算装置１０またはブランチ・メトリ
ック演算装置１０ａを含み、仮識別によって状態推移の
パスを制限してビタビ復号を行うパス制限型ビタビ復号
器と、ビタビ復号を行った後の信号を復調して、ディジ
タル信号を再生する復調器とから構成される。
【００６８】ここで復調器とは、例えば記録系で入力デ
ータ（ＮＲＺ）に対して（１，７）ＲＬＬ変調器で変調
を行うとすれば、復調器として（１，７）ＲＬＬ復調器
が設置される。復調器は、ビタビ復号器出力後の信号を
復調してデータを出力する。
ータ（ＮＲＺ）に対して（１，７）ＲＬＬ変調器で変調
を行うとすれば、復調器として（１，７）ＲＬＬ復調器
が設置される。復調器は、ビタビ復号器出力後の信号を
復調してデータを出力する。
【００６９】以上説明したように、本発明のブランチ・
メトリック演算装置を適用する前は、ＢＭに対して４ビ
ット大きいＭＡが必要であったが、本発明を適用するこ
とで、１ビットの増加ですませることができ、回路規模
の削減を実現することが可能になる。
メトリック演算装置を適用する前は、ＢＭに対して４ビ
ット大きいＭＡが必要であったが、本発明を適用するこ
とで、１ビットの増加ですませることができ、回路規模
の削減を実現することが可能になる。
【００７０】なお、図１１のブランチ・メトリックの工
夫をしなかった場合には、ＢＭが１８ビットなので、Ｍ
Ａは２２ビットになっていた。これを本発明だけを適用
すれば、ＭＡは１９ビットになる。図１１の工夫とあわ
せて本発明を適用することで、ＭＡは半分以下の１１ビ
ットに削減することができる。
夫をしなかった場合には、ＢＭが１８ビットなので、Ｍ
Ａは２２ビットになっていた。これを本発明だけを適用
すれば、ＭＡは１９ビットになる。図１１の工夫とあわ
せて本発明を適用することで、ＭＡは半分以下の１１ビ
ットに削減することができる。
【００７１】
【発明の効果】以上説明したように、本発明のブランチ
・メトリック演算装置は、ブランチ・メトリックと、累
積されたブランチ・メトリックとを、比較信号が０であ
れば加算し、１であればブランチ・メトリックを出力す
る加算器と、ＡＤＤ［ＮＡ］＝０ならばＡＤＤ［ＮＡ−
１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡＸを出力す
るセレクタと、セレクタの出力をラッチして、累積され
たブランチ・メトリックを出力するラッチ回路とから構
成した。これにより、ブランチ・メトリックの累積演算
を行う上で最小限の回路規模で実現することが可能にな
る。
・メトリック演算装置は、ブランチ・メトリックと、累
積されたブランチ・メトリックとを、比較信号が０であ
れば加算し、１であればブランチ・メトリックを出力す
る加算器と、ＡＤＤ［ＮＡ］＝０ならばＡＤＤ［ＮＡ−
１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡＸを出力す
るセレクタと、セレクタの出力をラッチして、累積され
たブランチ・メトリックを出力するラッチ回路とから構
成した。これにより、ブランチ・メトリックの累積演算
を行う上で最小限の回路規模で実現することが可能にな
る。
【００７２】また、本発明のディジタル信号再生装置
は、パス制限型ビタビ復号器に対して、ブランチ・メト
リックと、累積されたブランチ・メトリックとを、比較
信号が０であれば加算し、１であればブランチ・メトリ
ックを出力する加算器と、ＡＤＤ［ＮＡ］＝０ならばＡ
ＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭ
ＡＸを出力するセレクタと、セレクタの出力をラッチし
て、累積されたブランチ・メトリックを出力するラッチ
回路とから構成されるブランチ・メトリック演算装置を
含む構成とした。これにより、ブランチ・メトリックの
累積演算を行う上で最小限の回路規模で実現でき、かつ
高精度にディジタル信号の再生を行うことが可能にな
る。
は、パス制限型ビタビ復号器に対して、ブランチ・メト
リックと、累積されたブランチ・メトリックとを、比較
信号が０であれば加算し、１であればブランチ・メトリ
ックを出力する加算器と、ＡＤＤ［ＮＡ］＝０ならばＡ
ＤＤ［ＮＡ−１：０］を、ＡＤＤ［ＮＡ］＝１ならばＭ
ＡＸを出力するセレクタと、セレクタの出力をラッチし
て、累積されたブランチ・メトリックを出力するラッチ
回路とから構成されるブランチ・メトリック演算装置を
含む構成とした。これにより、ブランチ・メトリックの
累積演算を行う上で最小限の回路規模で実現でき、かつ
高精度にディジタル信号の再生を行うことが可能にな
る。
【図１】本発明のブランチ・メトリック演算装置の原理
図である。
図である。
【図２】ＰＲ（１，１）等化された再生信号を仮識別す
る際の識別点位相を示す図である。（Ａ）は通常の２値
識別、（Ｂ）はパス制限のための仮識別を示している。
る際の識別点位相を示す図である。（Ａ）は通常の２値
識別、（Ｂ）はパス制限のための仮識別を示している。
【図３】符号間干渉長が３と４の場合の記録データと仮
識別結果を示す図である。
識別結果を示す図である。
【図４】符号間干渉長が３の仮識別によってパスを制限
されたトレリス線図を示す図であり、（Ａ）は４状態の
トレリス線図、（Ｂ）は仮想的な２状態のトレリス線図
を示している。
されたトレリス線図を示す図であり、（Ａ）は４状態の
トレリス線図、（Ｂ）は仮想的な２状態のトレリス線図
を示している。
【図５】符号間干渉長が４の仮識別によってパスを制限
されたトレリス線図を示す図であり、（Ａ）は４状態の
トレリス線図、（Ｂ）は仮想的な２状態のトレリス線図
を示している。
されたトレリス線図を示す図であり、（Ａ）は４状態の
トレリス線図、（Ｂ）は仮想的な２状態のトレリス線図
を示している。
【図６】仮識別結果の組み合わせと基準振幅レベルの関
係について示す図である。
係について示す図である。
【図７】仮識別結果の組み合わせと基準振幅レベルの関
係について示す図である。
係について示す図である。
【図８】パス制限型ビタビ復号器のブロック構成を示す
図である。
図である。
【図９】ＡＣＳ回路を示す図である。
【図１０】従来のブランチ・メトリック演算回路を示す
図である。
図である。
【図１１】以前の発明を適用したブランチ・メトリック
演算回路を示す図である。
演算回路を示す図である。
【図１２】従来のブランチ・メトリック累積回路を示す
図である。
図である。
【図１３】本発明のブランチ・メトリック演算装置の構
成を示す図である。
成を示す図である。
【図１４】ブランチ・メトリック演算装置の変形例を示
す概略ブロック図である。
す概略ブロック図である。
【図１５】符号間干渉長３のビタビ復号のトレリス線図
を示す図である。
を示す図である。
【図１６】符号間干渉長４のビタビ復号のトレリス線図
を示す図である。
を示す図である。
【図１７】符号間干渉長３のビタビ復号の基準振幅レベ
ルを示す図である。
ルを示す図である。
【図１８】符号間干渉長４のビタビ復号の基準振幅レベ
ルを示す図である。
ルを示す図である。
【図１９】符号間干渉長と回路規模の関係を示す図であ
る。
る。
１０……ブランチ・メトリック演算装置、１１……加算
器、１２……セレクタ、１３……ラッチ回路。
器、１２……セレクタ、１３……ラッチ回路。
Claims (9)
- 【請求項１】 ビタビ復号のブランチ・メトリックの累
積演算を行うブランチ・メトリック演算装置において、 ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であれば前
記ブランチ・メトリックを出力する加算器と、 前記累積されたブランチ・メトリックのビット数をＮ
Ａ、前記加算器の加算結果をＡＤＤ［ＮＡ：０］とした
場合に、ＡＤＤ［ＮＡ］＝０ならばＡＤＤ［ＮＡ−１：
０］を、ＡＤＤ［ＮＡ］＝１ならばＭＡＸ［ＮＡ−１］
＝ＭＡＸ［ＮＡ−２］＝ＭＡＸ［ＮＡ−３］＝…＝ＭＡ
Ｘ［０］＝１’ｂ１で定義されるＭＡＸを出力するセレ
クタと、 前記セレクタの出力をラッチして、前記累積されたブラ
ンチ・メトリックを出力するラッチ回路と、 を有することを特徴とするブランチ・メトリック演算装
置。 - 【請求項２】 前記加算器は、前記ブランチ・メトリッ
クをＢＭ、前記累積されたブランチ・メトリックをＤＭ
Ａ、前記比較信号をＣｍｐとした場合に、 ＡＤＤ［ＮＡ：０］＝｛２’ｂ０，ＢＭ［ＮＢ−１：
０］＋（Ｃｍｐ＝＝０）＊｛１’ｂ０，ＤＭＡ［ＮＡ−
１：０］｝ と表される式で演算を行うことを特徴とする請求項１記
載のブランチ・メトリック演算装置。 - 【請求項３】 前記セレクタは、出力をＭＡとした場合
に、 ＭＡ［ＮＡ−１：０］＝ＡＤＤ［ＮＡ−１：０］＊（！
ＡＤＤ［ＮＡ］）＋ＭＡＸ［ＮＡ−１：０］＊ＡＤＤ
［ＮＡ］ と表される式で演算を行うことを特徴とする請求項１記
載のブランチ・メトリック演算装置。 - 【請求項４】 ビタビ復号を行って、ディジタル信号を
再生するディジタル信号再生装置において、 ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であれば前
記ブランチ・メトリックを出力する加算器と、前記累積
されたブランチ・メトリックのビット数をＮＡ、前記加
算器の加算結果をＡＤＤ［ＮＡ：０］とした場合に、Ａ
ＤＤ［ＮＡ］＝０ならばＡＤＤ［ＮＡ−１：０］を、Ａ
ＤＤ［ＮＡ］＝１ならばＭＡＸ［ＮＡ−１］＝ＭＡＸ
［ＮＡ−２］＝ＭＡＸ［ＮＡ−３］＝…＝ＭＡＸ［０］
＝１’ｂ１で定義されるＭＡＸを出力するセレクタと、
前記セレクタの出力をラッチして、前記累積されたブラ
ンチ・メトリックを出力するラッチ回路と、から構成さ
れるブランチ・メトリック演算装置を含み、仮識別によ
って状態推移のパスを制限して前記ビタビ復号を行うパ
ス制限型ビタビ復号器と、 前記ビタビ復号を行った後の信号を復調して、前記ディ
ジタル信号を再生する復調器と、 を有することを特徴とするディジタル信号再生装置。 - 【請求項５】 ビタビ復号のブランチ・メトリックの累
積演算を行うブランチ・メトリック演算装置において、 ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であれば前
記ブランチ・メトリックを出力する加算器と、 あらかじめ設定された最大値をＭＡＸ［ＮＡ−１：
０］、前記加算器の加算結果をＡＤＤ［ＮＡ：０］とし
た場合に、ＭＡＸ［ＮＡ−１：０］とＡＤＤ［ＮＡ：
０］の値を比較する比較器と、 比較結果をＬＩＭとした場合に、ＬＩＭ＝０ならばＡＤ
Ｄ［ＮＡ−１：０］を、ＬＩＭ＝１ならばＭＡＸ［ＮＡ
−１：０］を出力するセレクタと、 前記セレクタの出力をラッチして、前記累積されたブラ
ンチ・メトリックを出力するラッチ回路と、 を有することを特徴とするブランチ・メトリック演算装
置。 - 【請求項６】 前記加算器は、前記ブランチ・メトリッ
クをＢＭ、前記累積されたブランチ・メトリックＤＭ
Ａ、前記比較信号をＣｍｐとした場合に、 ＡＤＤ［ＮＡ：０］＝｛２’ｂ０，ＢＭ［ＮＢ−１：
０］＋（Ｃｍｐ＝＝０）＊｛１’ｂ０，ＤＭＡ［ＮＡ−
１：０］｝ と表される式で演算を行うことを特徴とする請求項５記
載のブランチ・メトリック演算装置。 - 【請求項７】 前記比較器は、 ＬＩＭ＝（ＡＤＤ［ＮＡ：０］＞｛ＭＡＸ［ＮＡ−
１］，ＭＡＸ［ＮＡ−１：０］｝） と表される式で演算を行うことを特徴とする請求項５記
載のブランチ・メトリック演算装置。 - 【請求項８】 前記セレクタは、出力をＭＡとした場合
に、 ＭＡ［ＮＡ−１：０］＝ＡＤＤ［ＮＡ−１：０］＊（！
ＬＩＭ）＋ＭＡＸ［ＮＡ−１：０］＊ＬＩＭ と表される式で演算を行うことを特徴とする請求項５記
載のブランチ・メトリック演算装置。 - 【請求項９】 ビタビ復号を行ってディジタル信号を再
生するディジタル信号再生装置において、 ブランチ・メトリックと、累積されたブランチ・メトリ
ックとを、比較信号が０であれば加算し、１であれば前
記ブランチ・メトリックを出力する加算器と、あらかじ
め設定された最大値をＭＡＸ［ＮＡ−１：０］、前記加
算器の加算結果をＡＤＤ［ＮＡ：０］とした場合に、Ｍ
ＡＸ［ＮＡ−１：０］とＡＤＤ［ＮＡ：０］の値を比較
する比較器と、比較結果をＬＩＭとした場合に、ＬＩＭ
＝０ならばＡＤＤ［ＮＡ−１：０］を、ＬＩＭ＝１なら
ばＭＡＸ［ＮＡ−１：０］を出力するセレクタと、前記
セレクタの出力をラッチして、前記累積されたブランチ
・メトリックを出力するラッチ回路と、から構成される
ブランチ・メトリック演算装置を含み、仮識別によって
状態推移のパスを制限して前記ビタビ復号を行うパス制
限型ビタビ復号器と、 前記ビタビ復号を行った後の信号を復調して、前記ディ
ジタル信号を再生する復調器と、 を有することを特徴とするディジタル信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32663899A JP2001144632A (ja) | 1999-11-17 | 1999-11-17 | ブランチ・メトリック演算装置及びディジタル信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32663899A JP2001144632A (ja) | 1999-11-17 | 1999-11-17 | ブランチ・メトリック演算装置及びディジタル信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144632A true JP2001144632A (ja) | 2001-05-25 |
Family
ID=18190031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32663899A Pending JP2001144632A (ja) | 1999-11-17 | 1999-11-17 | ブランチ・メトリック演算装置及びディジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144632A (ja) |
-
1999
- 1999-11-17 JP JP32663899A patent/JP2001144632A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0852089B1 (en) | Apparatus and method for noise-predictive maximum-likelihood (npml) detection | |
| EP0750306B1 (en) | A method of maximum likelihood decoding and a digital information playback apparatus | |
| US6678862B1 (en) | Detection apparatus | |
| JPH0444454B2 (ja) | ||
| US5774286A (en) | Magnetic disk drive in which read data is demodulated using maximum likelihood detection method | |
| JP3861409B2 (ja) | ディジタル信号再生装置 | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| JP2006286188A (ja) | データ貯蔵機器のデータ検出方法及び装置 | |
| EP1081865A2 (en) | Coding apparatus and method, decoding apparatus and method, and recording medium | |
| JP2003233954A (ja) | データ復号方法・回路及びこれを用いた情報記録再生装置 | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| JP2973946B2 (ja) | データ再生装置 | |
| JPH09205373A (ja) | ビタビ復号方法及びビタビ復号器 | |
| JPH04335260A (ja) | 適応的最尤復号装置および復号方法 | |
| JP2001144632A (ja) | ブランチ・メトリック演算装置及びディジタル信号再生装置 | |
| JP2855717B2 (ja) | 符号間干渉除去装置 | |
| JP3216609B2 (ja) | 再生データ検出装置 | |
| JP3903602B2 (ja) | 再生データ識別装置 | |
| JP3238053B2 (ja) | データ検出回路 | |
| JPH04298865A (ja) | 再生データ検出方式 | |
| JP3570841B2 (ja) | データ再生装置 | |
| JPH1050000A (ja) | データ検出再生方法および装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 |