JPH0813036B2 - パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出 - Google Patents

パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出

Info

Publication number
JPH0813036B2
JPH0813036B2 JP4021417A JP2141792A JPH0813036B2 JP H0813036 B2 JPH0813036 B2 JP H0813036B2 JP 4021417 A JP4021417 A JP 4021417A JP 2141792 A JP2141792 A JP 2141792A JP H0813036 B2 JPH0813036 B2 JP H0813036B2
Authority
JP
Japan
Prior art keywords
preamble
sequence
test
maximum likelihood
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4021417A
Other languages
English (en)
Other versions
JPH0563694A (ja
Inventor
フランソワ・ドリヴォ
ヴォルフガング・ショット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0563694A publication Critical patent/JPH0563694A/ja
Publication of JPH0813036B2 publication Critical patent/JPH0813036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パーシャルレスポンス
式信号法を用いた通信システムまたは記憶システムの受
信器において、同期プリアンブルの受信を高速で信頼性
良く認識するための方法に関するものである。同期プリ
アンブルは、受信器における高速での初期利得／タイミ
ング位相の調節のために、ユーザデータに先立って、送
信するものであり、これは、ある１つのタイミングシー
ケンスと、これに続いてそのプリアンブルの終端を印す
ある既知のビットシーケンスと、から成っている。その
タイミングシーケンスは、パーシャルレスポンス・シス
テムにおいて用いられているレート８／９コードの制約
を満たしておらず、従って独特の同期マークとして役立
つようになっている。本発明の方法は、同期状態に達し
たこと、そのタイミングシーケンスを受け取り中である
こと、そしてプリアンブルのその終端を検出したこと、
を信頼性良く認識する手段を提供するものである。プリ
アンブル受取を検出するこの本発明の方法は、同期がと
れた後に受け取ったサンプルに対して行う、最尤度試験
を基にしている。この同じ試験は、プリアンブルのその
終端を検出するのにも使う。更に、本方法に基づいたプ
リアンブル受信検出器のハードウエア実現法についても
記述する。
【０００２】
【従来の技術】記憶システム／通信システム用の受信器
においては、受信フィルタの出力信号について、その符
号毎の検出または符号シーケンスの検出を行うに先立っ
て、スケーリング及びサンプリングを行うようにしてい
る。このような方法は、例えば、コバヤシ（H.Kobayash
i）の“キャリア変調型データ伝送システムにおける同
時適応型推定及び決定アルゴリズム（“Simultaneous A
daptive Estimation andDecision Algorithm for Carri
er Modulated Data Transmission Systems",IEEE Tran
s. Commun., Vol.COM-19, pp.268-280, June 197
1）”、フォーニ(G.Forney)の“符号間干渉が存在する
場合のデジタルシーケンスの最尤シーケンス推定（“Ma
ximum-Likelihood Sequence Estimation of Digital Se
quences in the Presence of Intersymbol Interferenc
e", IEEE Trans. Inform. Theory, vol.IT-18, pp.363-
378, May 1972）”、及びウンガーボック（G.Ungerboc
k）の“キャリア変調型データ伝送システム用の適応型
最尤受信器（“Adaptive Maximum-Likelihood Receiver
for Carrier-Modulated Data-Transmission Systems",
IEEETrans. Commun., vol.COM-22, pp.624-636, May 1
974）”に掲載されている。上記のものでは、利得制御
とタイミング復元法とで、その受信器の利得及びサンプ
ルタイミング位相を調節することにより、サンプル振幅
誤差並びに望ましくない符号間干渉を最小限に抑えるよ
うにしている。また、そのタイミング位相調節のための
ある１つの方策については、ムエラー（K.H.Mueller）
及びミュラー（M.Muller）の論文“デジタル同期データ
受信器におけるタイミング復元（“TimingRecovery in
Digital Synchronous Data Receivers", IEEE Trans. C
ommun. vol.COM-24, pp.516-530, May1976）”に記述さ
れている。
【０００３】本発明は、パーシャルレスポンス（ＰＲ）
信号法を用いた磁気／磁気−光式の記録システムまたは
通信システムに関係したものである。そのＰＲ信号法の
原理の一般的説明については、カバル (P.Kabal) 及び
パスパシ (S. Pasupathy) が、“パーシャルレスポンス
式信号法（“Partial-Response Signaling", IEEE Tran
s. Commun., vol.COM-23, pp.921-934, September 197
5）”において、行っている。このＰＲ信号法を最尤シ
ーケンス検出（ＭＬＳＤ）と組み合わせて記憶システム
に応用し、これによりその記録密度を増大させることに
ついては、コバヤシ（H.Kobayashi）が“確率的デコー
ディングのデジタル磁気記録システムへの応用（“Appl
ication of Probabilistic Decoding to Digital Magne
tic Recording Systems”, IBM J. Res. Develop., vo
l.15, pp.64-74, January 1971）”において提案してい
る。また、ＰＲ信号法を用いたシステム用の受信器での
上記の利得／タイミング位相の高速初期調節のため、同
期プリアンブルをユーザデータに先立って送るようにし
ている。そのタイミング−位相調節のための高速アルゴ
リズムについては、欧州特許出願第８７１１６７８３.
９号（“パーシャルレスポンス式信号法のための高速タ
イミング獲得 (Fast Timing Acquisition forPartial-R
esponse Signaling)”）と、ドリーボ（F.Dolivo）、シ
ョット（W.Schott）、及びウンガーボック（G.Ungerboc
k）の論文“パーシャルレスポンス式信号システム用の
高速タイミング復元 (the article “Fast Timing Reco
very forPartial-Response Signaling Systems", Proc.
IEEE, Conf. on Communications, Boston, pp.573-57
7, June 1989)”と、に記述されている。ドリーボらの
上記名称の論文は、最も近い従来技術と考えられるもの
である。
【０００４】本発明は、特に、２進ＰＲクラス-４信号
システムにおいて、同期が取れたこと及びプリアンブル
を受信中であることを高速でかつ信頼性良く認識し、そ
してプリアンブルの終端を検出する方法に関するもので
ある。従来技術で、本発明のプリアンブル認識及び同期
検出の方法を開示したものは、知られていない。
【０００５】
【発明が解決しようとする課題】本発明の主要な目的
は、パーシャルレスポンス式信号法を用いた通信システ
ムまたは記憶システム用の受信器において、同期プリア
ンブルの受信を高速かつ信頼性良く認識するための方法
を提供することである。
【０００６】本発明の別の主要な目的は、その開示した
方法を実現するプリアンブル受信検出器を創作すること
である。
【０００７】使用データの前には、同期プリアンブルを
先行させるようにするが、この同期プリアンブルは、タ
イミングシーケンスと、これに続くその終端を印すある
既知のシーケンスと、から成るようにする。そのタイミ
ングシーケンスは、パーシャルレスポンス式システムに
用いられているレート８／９コードの制約を満足してお
らず、従って独特の同期マークとして機能する。
【０００８】本発明の別の目的は、同期状態に達したこ
と、及びそのタイミングシーケンスを受信しているこ
と、を認識し、そしてプリアンブルの終端を検出するた
めの高速でかつ信頼性のある方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明によるプリアンブ
ル受信の検出方法は、同期状態に達した後に受信するサ
ンプルに対して行う、最尤度試験を基にしている。この
試験は、その受信したサンプルが、上記のタイミングシ
ーケンスとエンコード化したあるデータシーケンスとの
どちらから得られた可能性が高いかを判別するものであ
る。一旦そのタイミングシーケンスを認識し終われば、
その同一の試験を用いて、そのプリアンブルの終端を検
出するようにする。ヴィタビ（Viterbi）検出器の１０
-5のエラーレートに対応する信号対雑音比においては、
本方法は、プリアンブルを実際に受信している時にこの
プリアンブルを認識しない確率を１０-8以下とし、実際
にユーザデータを受信している時にプリアンブルである
と判定する最悪の場合の確率をほぼ１０-12とし、プリ
アンブルの終端を４ビット以内で認識し損なう確率を１
０-18以下とすることができる。
【００１０】本発明の更なる特徴及び利点は、以下の好
適実施例の詳細な説明及び図面から明らかとなろう。
【００１１】
【実施例】以下の章では、２進パーシャルレスポンス
（ＰＲ）クラス-４（ＰＲ−４）システムにおいて、同
期状態に達したこと及びプリアンブルを受信中であるこ
と、を信頼性良く認識し、そしてそのプリアンブルの終
端を検出する方法について、詳細に説明する。またこれ
に加えて、プリアンブル受信検出器の１実現例について
も開示する。
【００１２】その同期プリアンブルは、ある１つのタイ
ミングシーケンスと、その終端を印すある１つの既知の
ビットシーケンスと、から構成してある。そのタイミン
グシーケンスは、このＰＲシステムで用いるレート８／
９コード（rate 8/9 code）の制約を満足するものでな
く、従って独特の同期マークとして機能する。このプリ
アンブルの受信を検出するための方法は、同期が取れた
後の受信サンプルに対し最尤度（ＭＬ）試験を行うこと
に基づくものである。この試験では、その受信サンプル
が、タイミングシーケンスかあるいはレート８／９でエ
ンコード化したデータシーケンスかのどちらから得られ
た可能性が高いかを判定する。一旦そのタイミングシー
ケンスを認識すると、そのＭＬ試験をプリアンブルの終
端を検出するのに使うようにする。
【００１３】受信器の起動の信頼性には、２種類のエラ
ーが影響するが、そのエラーとは、プリアンブルを確か
に受信したがそれを認識し損なう場合のものと、実際は
ユーザデータを受信したのにそれをプリアンブルと認識
する場合のものとである。プリアンブル受信を検出する
ための本方法の効率については、それら２つの事象に関
連したミスと虚偽警報との確率を計算することによっ
て、評価を行った。
【００１４】第１章では、ＰＲシステムとその起動手順
について説明する。同期検出、タイミングシーケンス認
識、及びプリアンブル終端検出の方法については、第２
章で説明する。また、その結果として生ずるミス及び虚
偽警報の確率は、第３章で述べる。第４章では、実現に
際しての問題点について説明することにする。
【００１５】 １. パーシャルレスポンス式信号システム 図１のＡ及びＢには、ＰＲ信号システムを示してある。
その図１Ａには、ある１つのＰＲ信号システムの送信部
分を例示しており、これは、レート８／９エンコーダ１
０と、プリアンブル発生器１１とを備えていて、そして
その発生器１１は、スイッチを介してプリコーダ１２に
接続している。このプリコーダ１２の後には、変換器１
３と、そして通信チャンネルまたは記憶チャンネル１４
が続いている。このチャンネル内に存在する雑音は、こ
れの出力において、付加的広帯域雑音ｗ(t)として表し
てある。
【００１６】図１Ｂに示したそのＰＲシステムの受信器
部分は、受信フィルタ１５、可変利得増幅器（ＶＧＡ）
１６、サンプラ１８、ヴィタビ検出器１９、及びレート
８／９デコーダ２０を備えている。この受信器の動作
は、利得／タイミング制御回路１７とプリアンブル受信
検出器／シーケンサ２１とで制御する。これらブロック
の入出力関係及び処理については、以下で更に詳細に説
明する。
【００１７】レート８／９コードでエンコードしたユー
ザデータかあるいは高速受信器同期のために用いるプリ
アンブルシーケンスかのいずれかから成る、２進シーケ
ンス｛ｂn｝，ｂn∈（０,１）をプリコードして、
｛ｂn'｝＝｛ｂn＋°ｂn-2'｝とする。但し、＋°（こ
れは、“丸の中に＋”の記号の代わりとして使う）はモ
デュロ２加算を示す。次に、そのプリコード化シーケン
スは、ｂn'＝０をａn＝−１に、またｂn'＝１をａn＝＋
１に転換することによって、データシーケンス｛ａn｝
に変換する。そして、このシーケンス｛ａn＝±１｝
は、信号レート１／Ｔで、通信チャンネル（送信フィル
タ及び伝送媒体）または記憶チャンネル１４と、及び帯
域制限受信フィルタ１５とを介して送出する。ＶＧＡ１
６の利得νを調節することによって、それらチャンネル
１４及び帯域制限受信フィルタ１５の未知の利得ζを補
償するようにし、これによって、本システム全体の全利
得ｇ＝ζνが１となるようにする。ＰＲ-４信号法に対
しては、ある孤立した入力信号ａ0＝＋１に対するこの
利得ｇ＝１のシステム全体の応答は、以下のクラス-４
パーシャルレスポンス信号で与えられる。
【００１８】
【数１】 サンプラ１８でその受信した信号をサンプリングする
と、
【数２】 ここで、ｘ(t)はデータ信号を表し、ｒ(t)は雑音ｗ(t)
を受信フィルタ１５で帯域制限したものを示し、タイム
ｎＴ＋τで、次の式を生じる。
【００１９】
【数３】 上記のその利得ｇ＝１及びタイミング位相τ＝０に対し
ては、理想的なサンプリング時ｎＴでは、受信サンプル
は、次の式で与えられる。
【００２０】
【数４】 ここで、｛ｈ（ｎＴ）｝＝｛．．．０，ｈ(０)＝＋１，
０，ｈ(２Ｔ)＝−１，０．．．｝であるので、そのデー
タ信号サンプルは、次の式で与えられる。
【００２１】
【数５】 雑音サンプル｛ｒn｝は、非相関でかつガウス型であ
り、ゼロ平均と標準偏差σとを有するもの、と仮定す
る。上記のサンプル｛Ｘn｝は、多項式１−Ｄ2によって
定義されたある離散的チャンネルの出力であり（ここ
で、Ｄは、遅れＴを指す）、そしてその入力｛ａn，ｎ
偶数（奇数）｝におけるｎ 偶数（奇数）に依存する。
したがって、ＰＲ-４シーケンスは、多項式１−Ｄ'を有
する２つの独立したインターリーブ形ダイコードＰＲシ
ーケンスとみなすことができる（ここで、Ｄ'は、遅れ
２Ｔを指す）。ＰＲダイコード系は、２状態トレリス図
で記述することができる。ヴィタビ検出器１９は、それ
ら２つのダイコードシーケンスにインターリーブ形式で
作用し、そしてこの検出器１９は、その受信したシーケ
ンス｛ｙn（ｇ,τ）｝に対して最も小さいユークリッド
距離を示すデータシーケンス｛ｘ^n｝に先立つ２進デー
タシーケンス｛ｂ^n｝を、その２状態トレリス内で探索
することによって、最尤シーケンスの検出を行う。これ
については、米国特許第４５７１７３４号（パーシャル
レスポンス・クラス-４の通信／記録装置チャンネルの
出力信号をデコードする方法及び装置）と、同第４６４
４５６４号（パーシャルレスポンス・クラス-４の通信
／記録装置チャンネルの出力信号のデコーディング）と
に説明されている。上記のフォーニ（G. Forney）の論
文に記述されているように、エラー事象が生起するその
確率Ｐeは、中程度並びに高い信号対雑音比において
は、次の式によって、十分に近似できる。
【００２２】
【数６】 ここで、ｄfree＝８1/2は、２状態トレリス図において
分かれそして再融合する任意のパス間の最小ユークリッ
ド距離であり、また、そのＱ関数は、次のように定義す
る。
【００２３】
【数７】 ＶＧＡの利得ν及びタイミング位相τは、各制御法によ
って調節する。ドリーボ（F.Dolivo）、ショット（W.Sc
hott）及びウンガーボック（G.Ungerbock）の論文“パ
ーシャルレスポンス式信号システムのための高速タイミ
ング復元（thearticle “Fast Timing Recovery for Pa
rtial-Response Signaling Systems",Proc. IEEE Int.
Conf. on Communications, Boston,pp.573-577, June 1
989）”にあるように、利得及びタイミング位相の初期
獲得のために、２進タイミングシーケンス
【数８】 をプリアンブル発生器１１によって送出し、そしてこの
結果として、次のタイミングデータ・シーケンスが得ら
れる。
【００２４】
【数９】 このタイミングデータ・シーケンス（式(9)）が発生す
るデータ信号ｘ(t)は、周波数１／４Ｔ（即ち、ＰＲ-４
システムの振幅が最大となる周波数）のサイン波であ
る。この獲得モードでは、そのタイミングデータ・シー
ケンスについての知識を利用する特別なアルゴリズムを
用いる。ランダムデータの受信中、利得及び位相のトラ
ッキングのために、それとは異なったアルゴリズム及び
より低い制御ループ利得を用いる。この制御法の動作モ
ードは、図１Ｂに示したプリアンブル受信検出器及びシ
ーケンサ２１によって、決めるようにする。
【００２５】欧州特許出願第８９８１０６０７.５号
（ＰＲＭＬ受信器の高速起動のためのレート８／９コー
ド）に記載されているような、ＰＲＭＬ（パーシャルレ
スポンス式信号法及び最尤シーケンス検出）系用のコー
ドは、パラメータ（Ｍ，Ｎ，Ｋ）によって記述すること
ができ、ここで、Ｍ及びＫは、エンコード化２進シーケ
ンス内の０と１の最大ランレングスであり、Ｎは、偶数
または奇数のタイムインデックスを有するそれら２つの
サブシーケンス内の連続する０の最大数である。そのＭ
に対する制約によって、ゼロ値のデータ信号サンプルの
ランレングスを限定し、そして利得及びタイミング制御
の満足な動作を保証する。また、Ｎに対する制約によっ
て、２Ｎビットのパスメモリ長を有するヴィタビ・デコ
ーダ１９の適切な動作を保証する。また、Ｋに対する制
約で、全て１の２進タイミングシーケンス（式(8)）を
独特の同期マークとして用いることができることを保証
する。
【００２６】２. プリアンブル認識 ある磁気記録システムでは、図２に示すように、データ
を１つのトラック上に組織するようにしている。その図
から判るように、レコード３５は、同期プリアンブル３
０と、それに続く特別なレート８／９でエンコード化し
たユーザデータ３１とから成り、そしてこの各レコード
は、ギャップ３４で分離している。各１つのギャップに
は、特別なレート８／９でエンコードしたシーケンスを
満たしており、これは、各レコードの始端と終端とに付
加するようにしている。各レコード３５は互いに独立し
て書き込まれるので、ある１つのレコード３５に続くそ
の充填用シーケンスが、次のレコードに先立つ充填用シ
ーケンスと、部分的に重なり合うことになり、従ってそ
のギャップ内では、タイミング位相の連続性は保たれて
いない。同期プリアンブル３０は、利得及びタイミング
位相の高速初期獲得のためのタイミングシーケンス３２
と、このプリアンブル３０の終端を印すプリアンブル終
端フラグ（ＥＯＰ）３３とから成っている。そのタイミ
ングシーケンス３２は、独特の同期マークであって、こ
のマークは、ＭＬ（最尤度）試験によって、レート８／
９でエンコード化したデータから識別することができ
る。その試験は、受信サンプルがＰＲ-４信号フォーマ
ット（式(4)及び(5)を参照）を示すものであることを前
提としており、したがって、この試験は、利得及びタイ
ミング位相が正しく調節されている時、即ち同期後に、
行わなくてはならない。一旦そのタイミングシーケンス
を認識したなら、その同じＭＬ試験を、次にそのプリア
ンブル終端フラグ３３を検出するのに用いることができ
る。
【００２７】２.１ 同期検出 利得及びタイミング位相の初期獲得を行うため、受信器
において、タイミングデータ・シーケンスについての知
識を利用したアルゴリズムを起動させる。タイミングデ
ータ・シーケンス（式(9)）ではａn＝−ａn-2なので、
それのデータ信号（式(5)）は次式で表すことができ
る。
【００２８】
【数１０】 この結果として、次のような２レベル・データ信号シー
ケンスとなる。
【００２９】
【数１１】 この利得制御及びタイミング復元技法は、受信した信号
サンプルからの利得及びタイミングの勾配の計算と、デ
ータ信号（式(11)）の推定と、に基づいている。タイミ
ング位相獲得については、ドリーボ、ショット、及びウ
ンガーボックの上記論文“パーシャルレスポンス式信号
システムのための高速タイミング復元”に示されている
が、所望の複数のサンプリング時点の中間の不安定な平
衡点における障害となる状況を除去するためには、デー
タ信号推定物をある可変の判定スレショルドを用いて再
構成しなくてはならない。即ち、
【数１２】 ここで、その判定スレショルドηnは、次式で与えられ
る。
【００３０】
【数１３】 それのエラー
【数１４】 は、その利得ｇ及びタイミング位相τがそれらの正しい
設定値ｇ＝１及びτ＝０（式(4)を参照）に収束するに
つれて、雑音ｒnにまで減少する。したがって、利得及
びタイミング位相の正確な調節について、大きさがδよ
り小さいエラーの発生頻度から推定することができ、従
ってそれをランニングサム（running sum）Ｓnから決定
する。
【００３１】
【数１５】 このランニングサムは、この受信器を獲得モードに置い
た（Ｍ＝１、図１Ｂを参照）時に０に初期化し、そして
これは、負でない状態を保持する。そのランニングサム
が値Ｊに達した時、即ち、Ｓn s＝Ｊを最初に満たすタ
イムインデックスｎsの時、同期を検出することにな
る。コンピュータ・シミュレーションでは、δ＝０.５
及びＪ＝５に対して、この方法が有効性をもっているこ
とが示された。
【００３２】２.２ タイミングシーケンス認識 同期は、プリアンブル３０に遭遇した時に取得できるば
かりでなく、レート８／９でエンコード化したデータを
受信中でも、十分な時間と有利な初期条件が与えられれ
ば、起こり得るものである。これら２つの場合の区別
は、試験によって行うが、この試験は、レート８／９で
エンコード化したデータかあるいは受信器内で再構成し
たタイミングデータ・シーケンス（式(9)）の複製物か
のどちらによって、その受信サンプルが発生された可能
性が高いかを判別する。
【００３３】
【数１６】 ここで、ｎsは同期を検出した時のタイムインデックス
である。タイムｎsとタイムｎs＋１におけるそのａT nの
値は、その再構成タイミングデータ・シーケンスの位相
を定めるものであり、それら値は、式(10)から、ｘnの
代りにｘ^n（式(12)参照）を用いて求められる。上記の
非ゼロの可変スレショルド（式(13)）は、式(11)による
場合にそうあるべきであるように、シーケンス｛ｘ^n｝
が条件ｘ^n＝−ｘ^n-2を満足する尤度を大きく増加さ
せ、従ってその再構成方法（式(12)）を非常に信頼性の
あるものとする。ｎ＝ｎsまたはｎs＋１においてａT nを
不正確に再構成する確率は、 Ｐ（｛ａT n≠ａn｝）＝Ｑ
［（２＋ε）／σ］で与えられるが、これは、エラー事
象確率Ｐe（式(6)及び(7)を参照）よりはるかに小さ
い。ε＝２及びσ＝０.３２に対して、我々は、Ｐe＝１
０-5及びＰ（｛ａT n≠ａn｝）＝４×１０-36を得た。し
たがって、タイミングデータ・シーケンス（式(9)）を
実際に受信中である時、複製物（式(9)）の位相を不正
確に再構成することは、極めて起こりそうにないことで
ある。
【００３４】図３は、２つの独立したダイコード法（ｎ
偶数または奇数）の一方に対するトレリス図におけ
る、タイミングデータ・シーケンスの複製物｛ａT n｝の
パスを示している。｛ａT n｝からタイムｎ＝ｋ−４で分
離したあるデータシーケンスは、タイムｋで再びそれと
再融合して、最小のユークリッド距離ｄfree＝８1/2と
ならなければならない。タイムｋ−２における｛ａT n｝
の単一の違反（violation）
【数１７】 は、上記ＭＬ原理から得られる簡単な試験で検出するこ
とができる。受信サンプル｛ｙn（ｇ,τ）｝が、平均２
乗の意味で、データサンプル｛ａT n−ａT n-2｝より｛ａ
V n−ａV n-2｝により近いならば（式(5)参照）、即ち次
の式(18)を満たすならば、単一の違反が起こっているこ
とになる。
【００３５】
【数１８】 式(17)を用いると、この条件は、もし次式(19)が満たさ
れれば、タイムｋ−２で単一の違反が起こったことを、
タイムｋで判定する結果となる。
【００３６】
【数１９】 ここで、ρ＝２であり、そしてそれ以外の場合では、あ
るタイミングパターンが存在した。ρ≠２に選択する
と、その判定は、ρ＞２での違反またはρ＜２でのタイ
ミングパターンのために偏らせることができる。利得及
びタイミング位相をある所与のデータシーケンス
｛ａn｝に対して正確に調節した時、不等式(19)を満足
しない確率は、式(4)及び(5)を用いて得ることができ、
次式(20)が成り立つ。
【００３７】
【数２０】 この式は、ａT k（ｒk−ｒk-2）が、標準偏差２1/2σを
有するゼロ平均ガウス変数である、という事に従ったも
のである。単一の違反（式(17)）が実際に存在する時に
タイムｋでタイミングデータ・シーケンスを検出する確
率は、ｎ＝ｋ，ｋ−２，ｋ−４に対してａn＝ａV n＝ａT
kとして、式(20)から得ることができる。
【００３８】
【数２１】 その他のタイプのエラー、即ちタイミングパターンが存
在する時に違反を検出するエラーが起きる確率は、ａ
k-4＝−ａk-2＝ａk＝ａT kを用いて、式(20)から得るこ
とができる。
【００３９】
【数２２】 ρ＝２に対しては、それら２つのタイプのエラーは、エ
ラー事象確率Ｐe（式(6)参照）の半分のＱ（２1/2／
σ）の等しい確率で生起する。
【００４０】単一違反（式(17)）以外のタイミングデー
タ・シーケンス複製物に対する違反は、タイムｋ（図３
参照）で再融合することはない。ＭＬ試験（不等式(1
9)）によってこれらの違反を検出し損なう確率は、ａ
k-4＝ａk-2＝−ａk＝ａT kとした式(20)から求められ、
Ｑ［（ρ＋２）／２1/2ρ］と表すことができ、そして
これは、ＰT/V（式(21)参照）よりはるかに小さい。し
たがって、そのような違反は、単一違反よりかえってよ
り信頼性良く検出できるものである。
【００４１】上記の（Ｍ，Ｎ，Ｋ）コードは、エンコー
ド化シーケンス｛ｂn｝内の１のランレングスをＫに制
限し、従って、そのタイミングデータ・シーケンス｛ａ
n｝に対する違反が起きる条件を、少なくともＫ＋３符
号毎となるように強制する。そのタイミングデータ・シ
ーケンス（式(9)）は、前述の試験（式(15)）で同期を
検出した後で、ｎι符号のシーケンス内でｎv以下の違
反をＭＬ試験（不等式(19)）によって検出した時に、認
識することになる。レート８／９でエンコードされたデ
ータを受信している間にそのタイミングデータ・シーケ
ンスを誤ってそうであると認識する確率ＰTR falseと、
タイミングデータ・シーケンスを受信している間にこれ
を認識し損なう確率ＰTR missとは、用いるその（Ｍ，
Ｎ，Ｋ）コード及びパラメータｎvとｎιに依存する。
それらの確率については、次の章で述べることにする。
【００４２】ＭＬ試験（不等式(19)）による検査は、次
の(23)式が成り立てば、タイミングデータ・シーケンス
複製物またはその逆に対する１つの違反を検出したこと
を示す。
【００４３】
【数２３】 この試験は再構成（式(16)）を必要としないが、単一違
反しか検出できない。図４に示すような、｛ａn｝がｎ
＝ｋ−２から始まる｛ａT n｝に対して逆相である場合で
は、タイムｋにてｋ−２における違反を検出する確率
は、偏っていないスレショルドρ＝２で行なう試験（式
(23)）を用いた時の半分でしかない。その違反は、式(2
4)の条件をタイムｎ＝ｋ−２及びｎ＝ｋで検査すること
により、［１−Ｑ（２／σ）］Ｑ（２／σ）≒Ｑ（２／
σ）で与えられる失敗の確率で、信頼性良く検出するこ
とができる。
【００４４】
【数２４】 式(4)及び(10)が与えられた場合、この試験は、ａ^n＝
ａ^n-2であるかを検査することに対応し、したがって、
違反する（式(9)）。ｋ−２後に図４にて発生する違反
は全て、試験（不等式(23)）または試験（式(24)）によ
っては認識することはできない。タイミングデータ・シ
ーケンスへの位相変化に起因するそれらの違反は、次の
サブセクションで示すように、ＭＬ試験（不等式(19)）
によって非常に信頼性良く検出できる。その次のサブセ
クションでは、この事を用いてプリアンブルの終端を認
識する方法について展開する。
【００４５】そのＭＬ試験（不等式(19)）は、受信サン
プル内のＤＣオフセットには影響されないものである。
上記の同期検出試験も、式(15)において|ｅn|を|ｅn−
ｅn-2|に置き換えることによって、ＤＣオフセットには
不感とすることができる。
【００４６】２.３ プリアンブル終端の検出 タイミングデータ・シーケンスに対して反対位相のデー
タパターンは、ユークリッド距離の観点からは、そのタ
イミングデータ・シーケンス複製物（式(16)）から最も
遠くにあり、他のどのパターンよりも、ＭＬ試験（不等
式(10)）によってより信頼性良く認識することができる
ものである。したがって、プリアンブル終端フラグ３３
を、図７の図表１に示すように選択すると、
【数２５】 となり、ここで、ｃ＝±１及びｄ＝±１は、そのタイミ
ングデータ・シーケンスの最後の２つのデータ符号ａ
L-1及びａLが取る値である。この選択によって、それの
タイミングシーケンス複製物（式(16)）に関して所望の
位相変化を与えることができる。
【００４７】フラグ（式(25)）において、ｉ番目のデー
タ信号によって生じるタイミングデータ・シーケンス違
反がＭＬ試験（不等式(19)）で認識されない確率は、ｋ
＝Ｌ＋ｉとした式(20)から、図表１に示したシーケンス
｛ａk｝を用い、ａT L+i＝−ａL+iであることに注目し
て、得ることができる。
【００４８】
【数２６】 タイミングシーケンス３２を認識した後に、ｎF違反を
検出した時、そのプリアンブル終端フラグ３３を認識す
ることになる。プリアンブル終端３３を認識し損なう確
率は、タイミングデータ・シーケンスをまだ受信してい
る最中に違反を検出する確率（式(22)）と、その終端フ
ラグ３３によって発生される違反を認識し損なう確率
（式(26)）とに、依存する。プリアンブル終端３３を検
出するためには、ρ＝０を選択してＭＬ試験（不等式(1
9)）を偏らせて、確率ＰV/T（式(22)参照）を減少させ
れば、ＰV/T＝ＰF fail（ｉ≧５）＝Ｑ（８1/2／σ）と
なるため、有利となり得る。エラー事象確率Ｐe＝１０
-5とρ＝０とに対応するσ＝０.３２に対して、我々
は、ＰF fail（ｉ＝１,２）＝０.９９９９９５， ＰF
fail（ｉ＝３,４）＝０.５×１０-5，及びＰF fail（ｉ
≧５）＝０.５×１０-18を得た。
【００４９】３. ミス及び虚偽警報の確率 ３.１ タイミングシーケンス認識 同期を検出した後、ＭＬ試験（不等式(19)）によるｎι
個の受信サンプルのシーケンスｙn（ｇ,τ）内の違反の
存在の検出がｎv回以下である時、タイミングデータ・
シーケンスの受取を認識する。パラメータｎv及びｎι
は、タイミングデータ・シーケンスを受信しつつこれを
認識し損なう確率と、それを実際にエンコード化データ
を受信している間に誤って認識する確率とが、エラー事
象確率Ｐe（式(6)参照）より有意に小さくなるように、
選択しなくてはならない。
【００５０】タイミングデータ・シーケンスを実際に受
信している時にそれであると認識しない確率Ｐ
TR missは、式(10)によって与えられるデータ信号をもっ
たｎι個のサンプルのシーケンス（式(4)）内の違反の
受信を、ＭＬ試験（不等式(19)）が少なくともｎv＋１
回検出する確率を計算することによって、評価した。ま
た、実際にエンコード化データを受信している間にタイ
ミングデータ・シーケンスであると誤って検出する確率
は、タイムｎ＝ｎs時に同期を検出した後最悪の場合
（ＷＣ）のデータシーケンス｛ａWC n｝を受信すると仮
定して、評価した。この最悪の場合のデータシーケンス
｛ａWC n｝は、用いるレート８／９（Ｍ，Ｎ，Ｋ）コー
ドに依存し、従って、最悪の場合のエンコード化データ
・シーケンス｛ｂWC n｝から得ることができる。（４，
４，９）、（４，６，５）及び（４，６，４）コードの
最悪の場合のシーケンス｛ｂWC n｝（欧州特許出願第８
９８１０６０７.５号（ＰＲＭＬ受信器の高速起動用の
レート８／９コード）参照）を、図８の図表２に示す。
これらのシーケンスを２進タイミングシーケンス
｛ｂn｝（式(8)参照）と比較することにより、ＭＬ試験
で処理しなければならない受信サンプルの数ｎιを示
し、これにより、エンコード化データを受信中に長さｎ
ιのサンプルシーケンス内に少なくともｎp回の違反が
確実に起きるようにする。エンコード化データシーケン
スからタイミングデータ・シーケンスを識別するには、
パラメータｎvは、ｎpより小さくなければならない。
【００５１】図９及び図１０の図表３には、タイミング
シーケンス認識に関するミス確率ＰTR miss及び虚偽警報
確率ＰTR falseを、（４，４，９）、（４，６，５）ま
たは（４，６，４）コードを用いた場合の種々のパラメ
ータｎp及びｎvに対して、与えてある。
【００５２】それら確率は、Ｐe＝１０-5のエラー事象
確率に対して計算した。また、ＭＬ試験（不等式(19)）
の判定スレショルドρは、２に設定した。その図表の第
１コラムには、ＭＬ試験（不等式(19)）でチェックすべ
き受信サンプルの数ｎιをパラメータｎpの関数として
与えている。約１０-8のミス確率と約１０-12の虚偽警
報確率とは、そのｎιを選択することによって、エンコ
ード化データを受信している間に長さｎιの受信サンプ
ルシーケンス内で少なくともｎp＝３の違反が起きるよ
うにし、かつＭＬ試験（不等式(19)）でｎv＝１違反以
下を検出した場合にタイミングデータ・シーケンスを受
信したと判定する、ということにより得ることができ
る。
【００５３】３.２ プリアンブル終端フラグの認識 プリアンブル終端フラグ（式(25)参照）は、タイミング
データ・シーケンスをタイムｎ＝ｎTで認識した後、Ｍ
Ｌ試験（不等式(19)）で受信サンプルシーケンス内でｎ
F個の違反を検出したとき直ちに、認識することにな
る。そのパラメータｎFの選択により、タイミングデー
タ・シーケンスを受信している間であるのにプリアンブ
ル終端フラグを受信したと誤って判定する確率と、その
フラグを受信した時にそれであると認識できない確率と
が、再びエラー事象確率Ｐe（式(6)参照）より小さくな
るように、しなくてはならない。
【００５４】図１１の図表４には、タイミングデータ・
シーケンスを依然受信中であるのにフラグ受取と誤って
受け入れる確率ＰFR falseと、プリアンブル終端フラグ
をそのＩ番目のデータ信号を受信する前またはその受信
中に認識しない確率ＰFR miss（Ｉ）とを、パラメータＩ
及びｎFの関数として与えている。これらの確率は、エ
ラー事象確率Ｐe＝１０-5に対して計算したものであ
り、タイミングシーケンスの認識後Ｌ−ｎT＝２７個の
タイミングデータシーケンス・サンプルを受信すると仮
定した。そのＭＬ試験（不等式(19)）の判定スレショル
ドρは、それぞれ２または０に設定した。ρ＝２の時、
パラメータｎFを２以上にして、虚偽警報確率ＰFR false
がエラー事象確率Ｐeより小さくなることを保証しなく
てはならない。ｎF＝２に対しては、ＰFR falseは１０-8
より小さく、その４番目のデータ信号を受信する前また
はその受信中にプリアンブル終端フラグを認識しない確
率は１０-18より小さい。したがって、このフラグは、
その最初の４つのデータ信号を受信している間に認識さ
れる可能性がもっとも高い。それより小さい虚偽警報確
率を必要とする時は、プリアンブル終端フラグを検索し
ている間に、前述の数ｎFを増加させるか、あるいはＭ
Ｌ試験（不等式(19)を参照）の判定スレショルドρを小
さい値に偏らせることが、有利となる。ρ＝１及びｎF
＝１に対して、虚偽警報は、極めて起きそうになく、一
方、最初の４つのデータ信号を受信した後でプリアンブ
ル終端フラグを見損なう危険性は、ρ＝２及びｎF＝２
の場合に得られる結果と比較して大きくなる。
【００５５】 ４. プリアンブル受信検出器／シーケンサの実現例 図５は、プリアンブル受信検出器２１.１及び読取制御
シーケンサ２１.２のブロック図である。その検出器２
１.１は、タイミングデータ・シーケンス再構成器４１
と、エラー試験装置４０と、ＭＬ試験装置４２とから成
り、エラー試験|ｅn|＜δ（式(14)及び(15)参照）と、
ＭＬ試験（不等式(19)）とを、受信したサンプル｛ｙn
（ｇ,τ）｝に対して行う。これら試験の結果は、シー
ケンサ２１.２に送る。
【００５６】この読取制御シーケンサ２１.２は、受信
器（図１Ｂ参照）の起動手順を操作する。同期プリアン
ブル３０を受信する前に、シーケンサ２１.２は、その
初期状態にリセットし、そしてまた３つの読取制御信号
Ｍ，ＥＯＰ，ＬＯＡＤを'０’にセットする。開始時に
は、このシーケンサは、エラー試験結果を監視する。そ
のエラー試験にパスする（違反する）と、そのシーケン
サは、ランニングサムＳn（式(15)）が値Ｊに達するま
で、カウントアップ（ダウン）する。そして、その値に
達した時、同期を検出し、そして信号ＬＯＡＤを１サイ
クルの間上げて、タイミングデータ・シーケンス再構成
器４１にそのタイミングデータ・シーケンス複製物｛ａ
T n｝の位相を判定させる。この判定の後、そのシーケン
サは、ＭＬ試験（不等式(19)）で違反が何回起きたかを
カウントする。ｎ≦ｎι個の試験の任意のシーケンスに
おいてｎv＋１回の違反が起きた時、そのシーケンサを
直ちにその初期状態にリセットして、上記起動手順を再
開させる。ｎι個の試験のシーケンスにおいて、ｎv個
より多くない違反が起きたときには、シーケンサは、タ
イミングデータ・シーケンスが存在するという判定を下
す。そして、制御信号Ｍを上げて、利得／タイミングル
ープの動作モードを、獲得からトラッキングへ強制的に
切り替えさせる。そのタイミングデータ・シーケンスを
認識した後、シーケンサは、ＭＬ試験（不等式(19)）で
得られた違反の回数をカウントし続ける。更にｎF回の
違反の検出後に、プリアンブル終端フラグを見い出すこ
とになる。その時、信号ＥＯＰを上げる。
【００５７】図６は、上記プリアンブル受信検出器２
１.１を回路実現例を示す。入力サンプルｙn（ｇ,τ）
は、６ビットで量子化し、そして２の補数（ＴＣ）の形
式で表すようにする。その最下位ビット（ＬＳＢ）の重
みは、０.１２５である。それらサンプルｙn（ｇ,τ）
の値は、０.０６２５のオフセットに対応する１／２Ｌ
ＳＢの変位分だけ、シフトさせる。この変位分は、サン
プラ１８（アナログ／デジタル変換器）の調節によって
意図的に導入して、そのデジタルハードウエアの設計を
簡素化するようにしたものである。
【００５８】ディスクリート・ロジックによるエラー試
験装置４０を実現した回路を、図６の最上部に示してあ
る。このＥＸＯＲ／ＮＯＲ回路４０は、エラーｅn＝ｙn
（ｇ,τ）−ｘ^n（式(14)参照）の絶対値がδ＝０.５よ
り小さいなら、'１’を出力するが、ここでは、そのデ
ータ信号サンプルｘ^nを、ゼロにセットした固定判定ス
レショルドηnを用いて再構成する（式(12)と(13)を参
照）。このエラー試験装置の他の実現例も、考えること
が可能である。
【００５９】タイミングデータ・シーケンス再構成器４
１について、４つのレジスタ４３.１−４３.４、２つの
２方向マルチプレクサ４４.１及び４４.２、及び５つの
論理ゲート４５.１−４５.５を用いて実現したものを、
その図の中央部に示す。それらの論理ゲート４５.１−
４５.５は、受信サンプルｙn（ｇ,τ）からデータ信号
サンプルｘ^nを可変判定スレショルドηn（式(13)参
照）を用いて再構成する（但し、パラメータεは２にセ
ットする）。そのスレショルドの値は、先に再構成した
サンプルｘ^n-2に依存する。この可変判定スレショルド
回路の下の、２つのレジスタ４３.４及び４３.４及びマ
ルチプレクサ４４.１及び４４.２からなるフィードバッ
クループは、発振器を構成するものである。これは、２
進の周期的タイミングデータ・シーケンス複製物
｛ａT n｝を発生する。この位相は、読取制御信号ＬＯＡ
Ｄが高レベルの時、その再構成データ信号サンプルｘ^
n-1及びｘ^n -2から判定する（式(16)参照）。
【００６０】ＭＬ試験（不等式(19)）の実現例の一例
を、この図の下部に示す。この回路は、ρ＝２とした時
の不等式(19)に違反がある場合、'１’を出力するよう
になっている。この不等式の左辺の計算は、受信サンプ
ルｙn（ｇ,τ）とレジスタ４９.２に記憶したサンプル
ｙn-2（ｇ,τ）を、２つのＥＸＯＲ回路４６.１及び４
６.２（各々は、６つのゲートから成る）に供給するこ
とによって行なう。レジスタ４９.１は、サンプルｙn-1
（ｇ,τ）を記憶するためのものである。上記サンプル
ａT nに依存して、サンプルｙn（ｇ,τ）及びｙn-2（ｇ,
τ）の各々の全てのビットを反転させるかまたは変化さ
せないことにより、積ａT nｙn（ｇ,τ）と、積−ａT nｙ
n-2（ｇ,τ）を計算する。この結果は、７ビット全加算
器４７に加える。この段階において、全加算器４７のキ
ャリー入力ｃiに'１’供給することによって、それらサ
ンプルｙn（ｇ,τ）及びｙn-2（ｇ,τ）の０.０６２５
の重みをもつ第７ビットを、勘定に入れる。その計算し
た合計が２より大きい時、ゲート４８.１及び４８.２か
ら成るＮＯＲ回路は、'１’を出力するようになってい
る。
【００６１】
【発明の効果】本発明によれば、起動フェーズ中に受信
器における処理を操作するのに必要である、同期状態に
達したこととタイミングシーケンスを受信していること
との認識を、高速でかつ信頼性良く行うことができる。
また、同一の最尤度試験をプリアンブルの終端を検出す
るのに使用することができる。更に、プリアンブルに特
別な同期マークを付加する必要がなく、その同期プリア
ンブル自体がその目的を果たす、という利点がある。
【図面の簡単な説明】
【図１】Ａは、パーシャルレスポンス（ＰＲ）式信号シ
ステムの送信部分の概略ブロック図であり、Ｂは、パー
シャルレスポンス（ＰＲ）式信号システムの受信器部分
の概略ブロック図である。
【図２】磁気記録システムにおけるトラック組織を表す
概略図。
【図３】２つのダイコード系の内の一方のトレリス図に
おけるタイミングシーケンス複製物及び違反を示す図。
【図４】２つのダイコード系の内の一方のトレリス図に
おけるｋ−４後の位相変化から生じる違反を示す図。
【図５】プリアンブル受信検出器及び読取制御シーケン
サの概略ブロック図。
【図６】図５に示したプリアンブル受信検出器の実現例
を示す図。
【図７】図表１を示す図。
【図８】図表２を示す図。
【図９】図表３の１部を示す図。
【図１０】図表３の残りの部分を示す図。
【図１１】図表４を示す図。
【符号の説明】
２１.１ プリアンブル検出器 ２１.２ 読取制御シーケンサ ３０ プリアンブル ３１ ユーザデータ ３２ タイミングシーケンス ３３ プリアンブル終端フラグ ４０ エラー試験装置 ４１ タイミングデータ・シーケンス再構成器 ４２ ＭＬ試験装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴォルフガング・ショット スイス国ツェーハー−8803 リューシュリ コン、ズンテンヴィーゼンヴェーク ５番 地 (56)参考文献 特開 平２−134035（ＪＰ，Ａ)

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】パーシャルレスポンス（PR）式信号法を用
    いた記憶システムまたは通信システムの受信器において
    プリアンブル（30）の受信を認識する方法であって、前
    記パーシャルレスポンス式信号法では、前記プリアンブ
    ルを、高速の初期受信器同期を得るために、コード化さ
    れたユーザデータ（31）に先立って送信するようにし、
    また前記プリアンブルを、使用する特定のコードのコー
    ド制約に違反するタイミングシーケンス（32）と、プリ
    アンブル終端フラグ（33）とから構成しており、前記の
    方法が、 ａ） 前記受信器が同期しているかを検出するステップ
    と、 ｂ） 同期の検出後、前記タイミングシーケンス（32）
    によって生じる複製物｛ａT n｝を再構成するステップ
    と、 ｃ） 前記複製物｛ａT n｝の再構成後、該複製物｛ａT
    n｝と受信したサンプル｛ｙn（ｇ,τ）｝とに基づいて
    最尤度（ML）試験を行い、そして前記最尤度試験を満た
    した時１つの違反の存在を指示するステップと、 ｄ） ｎι個の受信サンプルのシーケンス｛ｙn（ｇ，
    τ）｝に対し前記最尤度試験を行い、そして検出した違
    反の数をカウントするステップと、 ｅ） ｎ≦ｎι個の試験の任意のシーケンスにおいて検
    出した違反の数がｎvを越えた時は、ステップａから再
    開し、ｎι個の連続した試験のシーケンスにおいて前記
    最尤度試験でｎvより多くない違反を検出した時は、前
    記タイミングシーケンス（32）を認識したことを指示す
    るステップと、 ｆ） 前記タイミングシーケンス（32）の認識後、前記
    複製物｛ａT n｝と前記受信サンプル｛ｙn（ｇ，τ）｝
    とに基づいて最尤度（ML）試験を行い、そして該最尤度
    試験を満たした時１つの違反の存在を指示するステップ
    と、 ｇ） 前記受信サンプルのシーケンスに対して前記最尤
    度試験を繰り返して、検出した違反の数をカウントする
    ステップと、 ｈ） ｎF個の違反を検出した時、前記プリアンブル終
    端フラグ（33）を認識したことを指示するステップと、 から成る、プリアンブル受信認識方法。
  2. 【請求項２】請求項１の方法であって、前記ステップｃ
    の前記最尤度試験は、ａT n［ｙn（ｇ,τ）−ｙ
    n-2（ｇ,τ）］＜ρ1であり、ρ1は、所与の第１の最尤
    度試験スレショルドである、プリアンブル受信認識方
    法。
  3. 【請求項３】請求項１の方法であって、前記ステップｆ
    の前記最尤度試験は、ａT n［ｙn（ｇ,τ）−ｙ
    n-2（ｇ,τ）］＜ρ2であり、ρ2は、所与の第２の最尤
    度試験スレショルドである、プリアンブル受信認識方
    法。
  4. 【請求項４】請求項１の方法であって、前記ステップｃ
    及び前記ステップｆにおいて、前記第１及び第２の最尤
    度試験スレショルドを第３の最尤度試験スレショルドと
    等しくしてρ1＝ρ2＝ρとした、同一の最尤度試験ａT
    n［ｙn（ｇ,τ）−ｙn-2（ｇ,τ）］＜ρを用いる、プ
    リアンブル受信認識方法。
  5. 【請求項５】請求項１の方法であって、受信器同期の検
    出は、 ａ） 前記受信サンプルｙn（ｇ,τ）からデータ信号サ
    ンプルｘ^nを再構成し、そしてエラーｅn＝ｙn（ｇ,
    τ）−ｘ^nを判定するステップと、 ｂ） １つの受信サンプルシーケンスの前記エラーを判
    定して、前記エラーが、所与の小さな値、特に０.５よ
    り小さい値、を有する時、同期を指示するステップと、 から成る、プリアンブル受信認識方法。
  6. 【請求項６】請求項１の方法であって、前記タイミング
    データシーケンスの複製物｛ａT n｝は、次の式によっ
    て再構成し、 ｎ＝ｎs，ｎs＋１の場合 ａT n＝ｘ^n／２ ｎ≧ｎs＋２の場合 ａT n＝−ａT n-2 ここで、前記データ信号推定物ｘ^nは、前記可変判定ス
    レショルドηnを用いて前記受信サンプルｙn（ｇ,τ）
    から決定したものであり、またｎsは、同期を検出した
    時のタイムインデックスである、プリアンブル受信認識
    方法。
  7. 【請求項７】パーシャルレスポンス（PR）式信号法を用
    いた記憶システムまたは通信システムの受信器におい
    て、前記パーシャルレスポンス式信号法では、高速に初
    期受信器同期を得るために、コード化されたユーザデー
    タ（31）に先立ってプリアンブルを送信するようにし、
    また前記プリアンブルを、使用する特定のコードのコー
    ド制約に違反するタイミングシーケンス（32）と、プリ
    アンブル終端フラグ（33）とから構成しており、プリア
    ンブル受信検出器／シーケンサ（21）が、 ａ） プリアンブル受信検出器入力（50）に供給される
    受信サンプル｛ｙn（ｇ,τ）｝を処理するプリアンブル
    検出器（21.1）であって、 イ） 前記プリアンブル受信検出器入力（50）に接続し
    ており、エラー試験|ｙn（ｇ,τ）−ｘ^n|＜δを行い、
    そして該試験の結果をエラー試験装置出力（51）におい
    て示すエラー試験装置（40）であって、δはスレショル
    ドであり、ｘ^ n は再構成した推定タイミングデータ信号
    である、エラー試験装置（40）と、 ロ） 前記プリアンブル受信検出器入力（50）に接続し
    たタイミングデータ・シーケンス再構成器（41）であっ
    て、記憶システムまたは通信システムの前記受信器が同
    期していることの指示を、その第２の入力（54）に受信
    した時、タイミングデータ・シーケンスの複製物｛ａT
    n｝を生成し、そして該複製物｛ａT n｝をタイミングデ
    ータ・シーケンス再構成器出力（56）に与えるタイミン
    グデータ・シーケンス再構成器（41）と、 ハ） 前記プリアンブル受信検出器入力（50）と前記タ
    イミングデータ・シーケンス再構成器出力（56）とに接
    続しており、最尤度試験ａT n［ｙn（ｇ,τ）−ｙ
    n-2（ｇ,τ）］＜ρを行い、そして該試験の結果を最尤
    度試験装置出力（55）において指示する最尤度試験装置
    （42）であって、ρは、最尤度試験スレショルドであ
    る、最尤度試験装置（42）と、 から成るプリアンブル検出器（21.1）と、 ｂ） 前記エラー試験装置出力（51）と前記最尤度試験
    装置出力（55）とに接続しており、受信器同期を取って
    いる時、前記タイミングデータ・シーケンス再構成器
    （41）の前記第２の入力において指示を出し、前記タイ
    ミングデータ・シーケンス及びプリアンブル終端フラグ
    を検出した時、第１の読取制御シーケンサ出力（52）と
    第２の読取制御シーケンサ出力（53）とにそれぞれ指示
    を出す読取制御シーケンサ（21.2）と、 から成ること、を特徴とするプリアンブル受信検出器／
    シーケンサ。
  8. 【請求項８】パーシャルレスポンス（PR）式信号法を用
    いた記憶システムまたは通信システムの受信器におい
    て、前記パーシャルレスポンス式信号法では、高速に初
    期受信器同期を実現するために、コード化されたユーザ
    データ（31）に先立ってプリアンブルを送信するように
    し、また前記プリアンブルを、使用する特定のコードの
    コード制約に違反するタイミングシーケンス（32）と、
    プリアンブル終端フラグ（33）と、から構成しており、
    プリアンブル受信検出器／シーケンサ（21）が、 イ） 同期を検出した時に指示を行う同期検出手段と、 ロ） 前記タイミングデータ・シーケンスの検出のため
    に最尤度（ML）試験を行うタイミングシーケンス認識手
    段と、及び ハ） 前記プリアンブル終端フラグの検出のために最尤
    度試験を行うプリアンブル終端検出手段と、 から成る、プリアンブル受信検出器／シーケンサ。
  9. 【請求項９】請求項８のプリアンブル受信検出器／シー
    ケンサであって、 イ） 前記同期検出手段は、前記受信サンプル｛ｙ
    n（ｇ,τ）｝と再構成したデータ信号推定物ｘ^nとの間
    の誤差の大きさをスレショルドδと比較することによっ
    て、エラー試験 |ｙn（ｇ,τ）−ｘ^n|＜δを行うエラ
    ー試験手段と、０に初期化したランニングサムＳn |ｙn（ｇ,τ）−ｘ^n|＜δのとき Ｓn＝Ｓn-1＋１ |ｙn（ｇ,τ）−ｘ^n|≧δのとき Ｓn＝max（Ｓn-1−１,０） を決定し、そして該ランニングサムが所与の変数Ｊの値
    に達した時に同期を検出したことを指示するシーケンサ
    と、から成り、 ロ） 前記タイミングシーケンス認識手段は、タイミン
    グデータ・シーケンス複製物｛ａT n｝を発生するタイ
    ミングシーケンス再構成器手段と、前記受信サンプル
    ｛ｙn（ｇ,τ）｝に対して最尤度試験ａT n［ｙn（ｇ,
    τ）−ｙn-2（ｇ,τ）］＜ρ1を行う手段であって、ρ1
    は第１の最尤度試験スレショルドである前記の手段と、
    検出した違反の数をカウントして、ｎι回の連続した試
    験のシーケンスにおいてｎv個より多くない違反を検出
    した時に前記タイミングデータ・シーケンスを認識した
    ことを指示し、また前記違反の数がｎ≦ｎι回の試験の
    任意のシーケンスにおいてｎv個を越えた時に前記同期
    手段が行う同期試験から再開させるシーケンサと、から
    成り、 ハ） 前記プリアンブル終端検出手段は、前記受信サン
    プル｛ｙn（ｇ,τ）｝に対して最尤度試験ａT n［ｙ
    n（ｇ,τ）−ｙn-2（ｇ,τ）］＜ρ2を行う手段であっ
    て、ρ2は第２の最尤度試験スレショルドである前記の
    手段と、検出した違反の数をカウントして、ｎF個の違
    反を検出すると直ちに前記プリアンブル終端フラグを認
    識したことを指示するシーケンサ手段と、から成るこ
    と、 を特徴とする、プリアンブル受信検出器／シーケンサ。
JP4021417A 1991-03-27 1992-02-06 パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出 Expired - Fee Related JPH0813036B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91810223A EP0505657A1 (en) 1991-03-27 1991-03-27 Preamble recognition and synchronization detection in partial-response systems
CH91810223.7 1991-03-27

Publications (2)

Publication Number Publication Date
JPH0563694A JPH0563694A (ja) 1993-03-12
JPH0813036B2 true JPH0813036B2 (ja) 1996-02-07

Family

ID=8208832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4021417A Expired - Fee Related JPH0813036B2 (ja) 1991-03-27 1992-02-06 パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出

Country Status (4)

Country Link
US (1) US5260976A (ja)
EP (1) EP0505657A1 (ja)
JP (1) JPH0813036B2 (ja)
CA (1) CA2059922A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424881A (en) * 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5572552A (en) * 1994-01-27 1996-11-05 Ericsson Ge Mobile Communications Inc. Method and system for demodulation of downlink CDMA signals
US5576904A (en) * 1994-09-27 1996-11-19 Cirrus Logic, Inc. Timing gradient smoothing circuit in a synchronous read channel
FR2730883B1 (fr) * 1995-02-17 1997-04-04 Alcatel Telspace Dispositif d'initialisation d'un decodeur de viterbi compris dans un recepteur de signaux transmis sous forme de paquets emetteur, recepteur et procede correspondants
US5793548A (en) * 1995-05-12 1998-08-11 Cirrus Logic, Inc. Fault tolerant sync mark detector for comparing a sign and magnitude of a detected sequence to a target sync mark in sampled amplitude magnetic recording
US5729396A (en) * 1995-05-12 1998-03-17 Cirrus Logic, Inc. Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording
US5796535A (en) 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US6429986B1 (en) 1995-09-07 2002-08-06 International Business Machines Corporation Data storage to enhance timing recovery in high density magnetic recording
US6023386A (en) * 1997-10-31 2000-02-08 Cirrus Logic, Inc. Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
JP3006565B2 (ja) 1997-11-10 2000-02-07 日本ビクター株式会社 ディジタル信号記録装置
US6175559B1 (en) * 1999-07-07 2001-01-16 Motorola, Inc. Method for generating preamble sequences in a code division multiple access system
CN1386279A (zh) * 2000-05-25 2002-12-18 皇家菲利浦电子有限公司 控测器、再现系统、接收器和方法
US7010065B2 (en) * 2001-05-25 2006-03-07 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems
US7317756B2 (en) 2001-12-06 2008-01-08 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US7406647B2 (en) 2001-12-06 2008-07-29 Pulse-Link, Inc. Systems and methods for forward error correction in a wireless communication network
US7450637B2 (en) 2001-12-06 2008-11-11 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US7391815B2 (en) 2001-12-06 2008-06-24 Pulse-Link, Inc. Systems and methods to recover bandwidth in a communication system
US7483483B2 (en) 2001-12-06 2009-01-27 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
US8045935B2 (en) 2001-12-06 2011-10-25 Pulse-Link, Inc. High data rate transmitter and receiver
US7403576B2 (en) 2001-12-06 2008-07-22 Pulse-Link, Inc. Systems and methods for receiving data in a wireless communication network
WO2003093856A2 (en) * 2002-02-06 2003-11-13 Martin Professional A/S Signal source tracking method and system
DE10229002B4 (de) * 2002-06-28 2006-01-05 Advanced Micro Devices, Inc., Sunnyvale Mittelwertnachführmechanismus in Datenkommunikationsempfängern
US7134068B2 (en) * 2003-12-04 2006-11-07 Seagate Technology Llc Channel processing data without leading sync mark
US8045636B1 (en) * 2007-03-27 2011-10-25 Marvell International Ltd. Maximum-likelihood frame synchronization algorithms for OFDM systems
US8964789B1 (en) 2008-11-11 2015-02-24 Marvell International Ltd. Method and system for data synchronization in communication systems using repetitive preamble patterns
KR101333965B1 (ko) * 2009-11-12 2013-11-27 한국전자통신연구원 프리앰블 샘플링을 위한 센서 노드 및 방법, 그리고, 프리앰블 간격 산출 장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805236A (en) * 1972-01-07 1974-04-16 Thomson Csf Decoding device of the weighting and feed-back type
US4571734A (en) * 1983-08-05 1986-02-18 International Business Machines Corporation Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
US4677627A (en) * 1985-06-05 1987-06-30 International Business Machines Corp. Error correction scheme
US4787095A (en) * 1987-03-03 1988-11-22 Advanced Micro Devices, Inc. Preamble search and synchronizer circuit
EP0316459B1 (en) * 1987-11-13 1992-04-22 International Business Machines Corporation Fast timing acquisition for partial-response signalling
JPH0716206B2 (ja) * 1988-08-05 1995-02-22 日本電気株式会社 信号検出器
JPH02134035A (ja) * 1988-11-14 1990-05-23 Clarion Co Ltd デジタル信号伝送系のエラーレートチェッカ
EP0413076B1 (en) * 1989-08-16 1995-01-18 International Business Machines Corporation Data coding for fast start-up of PRML receivers
US5050191A (en) * 1989-10-24 1991-09-17 Hughes Aircraft Company Synchronization detector using path metric and branch metric values of a Viterbi decoder
JP2795935B2 (ja) * 1989-11-24 1998-09-10 三菱電機株式会社 最尤系列推定装置

Also Published As

Publication number Publication date
JPH0563694A (ja) 1993-03-12
EP0505657A1 (en) 1992-09-30
US5260976A (en) 1993-11-09
CA2059922A1 (en) 1992-09-28

Similar Documents

Publication Publication Date Title
JPH0813036B2 (ja) パーシャルレスポンス式システムにおけるプリアンブル認識及び同期検出
US5938790A (en) Sequence error event detection and correction using fixed block digital sum codes
US4118686A (en) Error correction for signals employing the modified duobinary code
US6460150B1 (en) Noise-predictive post-processing for PRML data channel
US6791777B2 (en) Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method
US6765856B2 (en) Information reproducing apparatus and phase lock control apparatus
JPH07111047A (ja) 磁気記録再生装置
US5390195A (en) Miller-squared decoder with erasure flag output
US6324225B1 (en) Timing recovery for data sampling of a detector
JP4029498B2 (ja) ビタビ検出方法並びにビタビ検出装置
JPH05206872A (ja) 出力信号復号方法および装置
JP2002133793A (ja) データ同期検出方法およびデータ同期検出装置、情報記録方法および情報記録装置、情報再生方法および情報再生装置、情報記録フォーマット、信号処理装置、情報記録再生装置、情報記録媒体
JP4172406B2 (ja) 再生装置
US6003153A (en) Maximum likelihood detection method and information recording and reproducing apparatus
JPH11330985A (ja) 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置
JP2002298518A (ja) フルレスポンスチャネルシステムに用いられるデータエラー訂正方法
JP3383986B2 (ja) ブロック同期パターン検出装置及びその検出方法
EP0558118B1 (en) Transmission system comprising receiver with improved timing means
KR100889149B1 (ko) 데이터 전송 방법, 블록 동기 신호 검출 방법 및 재생장치
JP4131050B2 (ja) データ伝送方法
JPH1198021A (ja) 復調装置および復調方法、並びに伝送媒体
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
JPH05129964A (ja) デジタルデータのエラー訂正装置
KR100226865B1 (ko) 디지탈 데이타 복원장치 및 그 방법
JP3956401B2 (ja) ディジタル情報記録再生同期装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees