JPH06507508A - 制御回路装置、例えば車両用の制御回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 制御回路装！、例えば車両用の制御回路装置従来の技術 本発明は、被制御要素と、マイクロコントローラを有する電気的な制御回路とを 備え、該電気的な制御回路は、構成要素として制御器（計算ユニット）と、実際 値評価回路と、メモリを備えたプログラム制御ユニットとを有する、例えば車両 用の制御回路装置に関する。制御器は有利には、デジタル機能用のＲＩＳＯ計算 ユニットストラクチャとして実現されている。別の構成要素として有利には、電 力出力段制御部および／または電力出力段および特別な規格化されたμＣインタ フェースが設けられている。

この技術の数多くの分野において制御回路装置が使用される。高速の制御回路装 置の使用が要求される場合が多い。このことは、１ｍｓより小さい時定数を有す る制御回路装置が使用される車両技術においても当て嵌まる。このような小さな 時定数は例えば、走行ユニット制御における緩衝器弁において必要である。ここ ではとりわけ約５ｍｓの時定数が発生する。この形式の制御回路装置を中央車両 制御装置のマイクロコントローラによって一緒に作動すべきとき、この形式の中 央マイクロコントローラの制限された計算容量に基づいて処理の際に時間的な問 題が生じる。更に、分散制御回路装置に対する車両の制御装置の中央位置配置構 成のために相対的に長い接続線路が必要になる。長い接続線路は、申し分ない電 磁適合性（ＥＭＣ）を保証しないので、制御シーケンスに制御されない影響を及 ぼすことがあるノイズが生じる可能性がある。更に、線路をガイドするコストは 一層高くなる（ケーブルハーネスないしフオーム）。

発明の利点 これに対して請求項１に記載の特徴を有する本発明の制御回路装置は、１つの基 板上に必要な構成要素を有するほぼ１つの制御器−周辺ｔＣが実現されるという 利点を有している。当該構成要素は、デジタル動作するマイクロコントローラの 構成部分としても実現することができる。この制御器−周辺ＩＣは有利にも、” 局所的ないしローカルな電子構成要素”としてその機能、チップ面積およびその コストに関して最適化されている。１つの制御アルボリムへの計算容量の同時の 制限のもとてワンチップ上に全部の構成要素を集積化した二とで、経済的な解決 法が実現され、その際車両に関して分散的な、調整操作素子に対する直接的な近 傍におけるマイクロコントローラの配設（局所的ないしローカル配設）によって 、長い接続線路が省略され、その結果電磁障害、人力結合およびクロストークが 妨げられる。

本発明の実施例において、制御回路は基板上にデータ／パラメータメモリを有す るように構成されている。チップに集積されたこのデータ／パラメータメモリに はとりわけ、制御アルゴリズムに対する係数が記憶されている。

被制御素子の作動のために、有利にはチップ上に集積されている出力段が必要で ある。しかしいずれにせよ、出力段を制御する出力段制御ユニットは、制御回路 の基板上に配設されている。

本発明の実施例によれば、制御回路は、基板上にプログラム入力および／または データ／パラメータ入力および／または制御技術的な目標値設定および／または 状態入力および／または外部の情報入出力に対する少なくとも１つのインタフェ ースを有するように構成されている。このインタフェースは、バスインタフェー ス（マイクロコントローラバス、ＣＡＮ）として形成することができる。

有利には、制御アルゴリズムのデジタル形態での実現手法が採用されている。こ れにより制御器における障害が排除される。

特別経済的な構成に対して、構成要素は、制御回路のチップに、面積および制御 技術的な要求を考慮して最適化／専用化されて実現されている。即ち従来技術か ら公知の制御装置とは異なって、大きな容量および煩雑な構成を有するマイクロ コントローラは使用されず、デジタル専用技術に用件に適合した極めて少ない命 令セントを有する制御機能（役割）向けに最適化された制御器−周辺ＩＣが設け られている。

大きなフレキシビリティのために、データ／パラメータメモリをＲＡＭとして形 成すると有利である。

しかしパラメータおよび制御基準尺度が殊に量産において固定的になっている場 合、コスト最適化のために、データ／パラメータメモリをＲＯＭとして構成する こともできる。

これまで説明してきたインタフェースは、有利にはＣＡＮインタフェースとして 実現することができる。

従ってＣＡＮ接続を介して、系全体の別の構成要素、例えば、例えば中央制御装 置のような車両の別の電気／電子構成要素とデータ交換するように設定すること ができる。

しかし択一的に、インタフェースをマイクロプロセッサインタフェース、殊にマ イクロプロセッサ並列インタフェースとして実現することもできる。これらイン タフェースを介して、プログラム、パラメータ、状態（ステータス）情報および 制御技術的なシステム量をロードもしくは問い合わせることができる。更に、こ れらインタフェースは、チップ検査ないし診断に対して適している。

殊に車両技術の外で使用する場合には、インタフェースを工業用バス系に接続す るために設けることも可能である。

上述の制御器−周辺ＩＣのストラフチャ全体を、付加的なオン・チップ周辺ユニ ットして比較的煩雑なμＣ／μｐ（マイクロコントローラ／マイクロプロセッサ ）に集積することもできる。

図面 次に本発明を図面を用いて詳細に説明する。

第１図は、複数の構成要素１を有する制御回路装置のブロック回路図を示す。構 成要素１は、加算部３に目標値４を送出するインタフェース２である。加算個所 ３の出力側５は、計算ユニットとして形成されている制御器６に接続されている 。制御器６は、詳細に図示されていないメモリを有するプログラム制御ユニット ７に接続されている。更に、インタフェース２とプログラム制御ユニット７との 間に、例えば制御シーケンスを制御する目的で、例えばインタフェース２に供給 された情報をプログラム制御ユニット７に伝送するための線路８が設けられてい る。

更に、制御器６には、データ／パラメータメモリ９が配属している。データ／パ ラメータメモリ９は、情報区間１０を介してインタフェース２にも接続されてい る。これにより、例えば制御アルゴリズムのパラメータを予め与えるないし変更 するために外部データを供給することができる。

制御器６の出力側１１は、出力段制御ユニット１２に接続されている。出力段制 御ユニットは、有利には電力半導体を具備している出力段１３に接続されている 。出力段１３は、被制御素子１４と協働する。被制御素子１４は、有利には図示 されていないセンサを用いて、実際値評価回路１６に供給されるセンサ値１５を 送出する。実際値評価回路１６の出力側１７に、負の極性をもって加算個所３に 供給される実際値１８が取り出される。

本発明によれば、全部の構成要素１がマイクロコントローラ２０の基板１９また は別個の基板に集積されるようになっている。このことは図面では実線の囲みで 示されている。しかし択一的に、更になお、出力段１３を一緒に基板１９に集積 することもできる。このことは、図面の破線によって示されている。

基板１９を有する制御器−周辺ＩＣは有利にはデジタル動作する。このことは、 全部の構成要素１がデジタルに実現されておりかつ１つのチップ上に存在してい ることを意味する。純然たるデジタル解決法は必ずしも必要ないが、集積能力お よび使用すべき半導体工程に関して極めて有利である。センサから送出されるセ ンサ値１５は従来技術のように、ＡＤ変換器を介して系に供給されるのではなく て、当業者には周知の適当な基本要素を用いて直接デジタル値として得られる。

実際値評価回路１６は有利には、渦電流センサと協働するように設計されている が、基本的には別の周波数比例する評価方法に対して構成されていてもよい。

デジタル制御器６は、面積最適化されかつ問題向き計算ユニットの形において実 現されており、その際制御技術アルゴリズムに対する全体の命令セットはデジタ ル制御器ストラフチャの必要な命令に最適化されている。これにより、コストの 点で一層有利に実現される。その際、命令セット、ひいては計算ユニットを、制 御アルゴリズムおよび係数に関して任意にプログラム可能に設定することができ る。このためにＲＡＭが使用される。しかし択一的およびコストの点で一層有利 な解決法のために、ＲＡＭに代わってＲＯＭを使用することもでき、これにより チップ面積は縮小される出力段１３は、一定の周波数によりパルス幅変調されか つ有利にはカレントモード制御によって動作する。トランジスタとして形成され ている電力半導体に、フリーホイールダイオードが配属している。有利には、電 子的に切換可能な高速フリーホイールが設けられている。高速フリーホイールに 対する切換基準は、プログラミング可能な制御アルゴリズムによって決定される 。従ってこれにより高速フリーホイールは、その都度使用の制御手法（ストラテ ジー）の部分である。

インタフェース２は有利には、ＣＡＮインタフェースとして実現されている。し かしそれは択一的に、マイクロプロセッサインタフェースとして実現することも できる。外部から−例えば−車両の別の構成要素によって、インタフェースに、 制御アルゴリズムに影響を及ぼす情報を伝送することができる。例えば、プログ ラム、パラメータ、状態（ステータス）情報および制御技術的なシステム量をロ ードもしくは問い合わせることができる。更に、インタフェースはチップ検査な いしチップ診断を行うことができ、その際制御器−周辺ＩＣの個々の機能ブロッ クに診断機能が一緒に組み込まれている。

全体として本発明の制御回路装置は、その純然たるデジタル回路構成に基づいて ストラフチャの縮小、ひいてはチップ面積の縮小が可能なることが認められる。

制御技術上の機能向けに最適化された命令セットに基づいて、コストの面で最小 になるような構成が得られる。更に有利には、中央のクロック信号生成はこのチ ップ上で行われるように構成されており、これにより実際値評価回路のサンプリ ングクロック、制御器６の計算サイクルおよび出力段１３の基本周波数の時間的 な同期化が行い得る。

フロントページの続き （７２）発明者　ディトマー、ベルントドイツ連邦共和国　Ｄ−７１４０ルート ヴイヒスブルク　シュトゥイフェンヴエーク（７２）発明者　ヴイーヤ、トーマ ス ドイツ連邦共和国　Ｄ−７４１２エニンゲングラーペンシュトラーセ　３５ （７２）発明者　シュナイダー、ヘルムートドイツ連邦共和国　Ｄ　−７０７５ ムートランゲン　シュロスシュトラーセ　１ （７２）発明者　シュヴアルッ、フランツドイツ連邦共和国　Ｄ−７１４３ファ イヒンゲン／エンツ　イム　タイクトローク　４

Claims (16)

【特許請求の範囲】
1. １．被制御素子とマイクロコントローラを有する電気的な制御回路とを備え、前 記電気的な制御回路は構成要素として制御器（計算ユニット）と、実際値評価回 路と、メモリを備えたプログラム制御ユニットとを有する、例えば車両用の制御 回路装置において前記構成要素（１）は、１つの基板（１９）上に集積化されて いるかまたはデジタル動作するマイクロコントローラ（２０）の構成部分である ことを特徴とする制御回路装置。
2. ２．被制御素子（１４）／調整操作素子に直接（車両の制御装置に対して分散的 に）配置されている局所的（ローカル）電子構成要素／チップとして実現されて いる請求項１記載の制御回路装置。
3. ３．前記制御回路は、基板（１９）上にデータ／パラメータメモリ（９）を有す る請求項１または２記載の制御回路装置。
4. ４．前記制御回路は、基板（１９）上に出力段制御ユニット（１２）を有する請 求項１から３までのいずれか１項記載の制御回路装置。
5. ５．前記制御回路は、基板（１９）上にプログラム入力および／またはデータ／ パラメータ入力および／または状態（ステータス）入力および／または外部の情 報入出力に対する少なくとも１つのインタフェース（２）を有する請求項１から ４までのいずれか１項記載の制御回路装置。
6. ６．構成要素（１）は、制御回路のチップに、面積および制御技術的な要求を考 慮して最適化／専用化されて実現されている請求項１から５までのいずれか１項 記載の制御回路装置。
7. ７．データ／パラメータメモリ（９）はＲＡＭとして構成されている請求項１か ら６までのいずれか１項記載の制御回路装置。
8. ８．データ／パラメータメモリ（９）はＲＯＭとして構成されている請求項１か ら６までのいずれか１項記載の制御回路装置。
9. ９．インタフェース（２）はＣＡＮインタフェースとして構成されている請求項 １から７までのいずれか１項記載の制御回路装置。
10. １０．インタフェース（２）はマイクロプロセッサインタフェース、例えばマイ クロプロセッサ並列インタフェースとして実現されている請求項１から８までの いずれか１項記載の制御回路装置。
11. １１．マイクロコントローラは被制御素子（１４）とのみ協働する請求項１から １０までのいずれか１項記載の制御回路装置。
12. １２．調整操作素子／被制御素子とともにローカルな（分散）電子構成要素を形 成する請求項１から１１までのいずれか１項記載の制御回路装置。
13. １３．電力出力段（１３）は高速フリーホイール手段を有する請求項１から１２ までのいずれか１項記載の制御回路装置。
14. １４．個々の構成要素（１）はそれぞれ、当該の制御回路および調整操作素子の 監視用診断機能を備えている請求項１から１３までのいずれか１項記載の制御回 路装置。
15. １５．サンプリング方式で同期動作のためにすべての構成要素（１）に対して中 央クロック信号生成がなされる請求項１から１４までのいずれか１項記載の制御 回路装置。
16. １６．前記制御回路は、基板（１９）上に純然たるデジタル実際値評価回路を有 している請求項１から１５までのいずれか１項記載の制御回路装置。