JPH0650487B2 - 状態設定回路 - Google Patents
状態設定回路Info
- Publication number
- JPH0650487B2 JPH0650487B2 JP63036972A JP3697288A JPH0650487B2 JP H0650487 B2 JPH0650487 B2 JP H0650487B2 JP 63036972 A JP63036972 A JP 63036972A JP 3697288 A JP3697288 A JP 3697288A JP H0650487 B2 JPH0650487 B2 JP H0650487B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- input port
- input
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は状態設定回路に関し、特にマイクロプロセッサ
を使用した装置の周辺回路の状態を示すデータの設定用
の設定回路に関する。
を使用した装置の周辺回路の状態を示すデータの設定用
の設定回路に関する。
〔従来の技術〕 従来この種の状態設定回路のブロック図を第２図に示
す。第２図において、状態設定用の入力ポート４は、マ
イクロプロセッサ（図示省略）用のバス１に接続されて
いる。入力ポート４の入力端子７は最上位ビット用であ
り、また入力端子８は最下位ビット用である。入力端子
７は電源Ｖｃｃに接続されており、それ以外の各入力端
子はグランドに接続されている。電源Ｖｃｃの電位は論
理値“１”を、グランド電位は論理値“０”を、それぞ
れ示しており、入力ポート４は、８ビットの“１０００
００００”なる並列データで示される状態データをバス
１に与える。従って、マイクロプロセッサは、この入力
ポート４からバス１を経由して、上述の“１０００００
００”なるデータを読み込むことにより、周辺回路の有
無や種別等の状態を知ることができる。
す。第２図において、状態設定用の入力ポート４は、マ
イクロプロセッサ（図示省略）用のバス１に接続されて
いる。入力ポート４の入力端子７は最上位ビット用であ
り、また入力端子８は最下位ビット用である。入力端子
７は電源Ｖｃｃに接続されており、それ以外の各入力端
子はグランドに接続されている。電源Ｖｃｃの電位は論
理値“１”を、グランド電位は論理値“０”を、それぞ
れ示しており、入力ポート４は、８ビットの“１０００
００００”なる並列データで示される状態データをバス
１に与える。従って、マイクロプロセッサは、この入力
ポート４からバス１を経由して、上述の“１０００００
００”なるデータを読み込むことにより、周辺回路の有
無や種別等の状態を知ることができる。
〔発明が解決しようとする課題〕 上述した従来の状態設定回路は、入力ポートの各入力端
子に固定的な論理値状態を与えているので、不測の原因
でマイクロプロセッサ用のバスや入力ポートに障害を生
じた場合に、その障害状況を検出できないという欠点が
ある。
子に固定的な論理値状態を与えているので、不測の原因
でマイクロプロセッサ用のバスや入力ポートに障害を生
じた場合に、その障害状況を検出できないという欠点が
ある。
本発明の目的は、上述の欠点を除去しマイクロプロセッ
サからのアクセスで障害状況を検出できるようにした状
態設定回路を提供することにある。
サからのアクセスで障害状況を検出できるようにした状
態設定回路を提供することにある。
本発明の状態設定回路は、マイクロプロセッサバスに接
続されたＮビットの出力ポートと、少くとも一つのイン
バータと、前記マイクロプロセッサバスに接続されたＮ
ビットの入力ポートとを備え、前記出力ポートの出力デ
ータを上位ビット側及び下位ビット側の二つに分割し、
この分割された上位ビット側及び下位ビット側に入れ替
えて、且つ少くとも１ビットを前記インバータを通して
前記入力ポートに接続してある。
続されたＮビットの出力ポートと、少くとも一つのイン
バータと、前記マイクロプロセッサバスに接続されたＮ
ビットの入力ポートとを備え、前記出力ポートの出力デ
ータを上位ビット側及び下位ビット側の二つに分割し、
この分割された上位ビット側及び下位ビット側に入れ替
えて、且つ少くとも１ビットを前記インバータを通して
前記入力ポートに接続してある。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。バス１
はマイクロプロセッサ（図示省略）に接続してあり、出
力ポート２は、マイクロプロセッサの制御により出力デ
ータを任意に設定できる。インバータ３は、与えられた
データの負論理データを出力する。入力ポート４は、そ
の入力端子に与えられたデータを、マイクロプロセッサ
の制御によって、バス１を経由してマイクロプロセッサ
に与える。出力ポート２の入力側は、バス１に接続され
ている。出力ポート２の出力側には、最上位ビット用の
出力端子５から最下位ビット用の出力端子６まで、８個
の出力端子がある。この８個の出力端子は、出力端子５
を含む上位ビット側の４個と、出力端子６を含む下位ビ
ット側の４個とに２分割して、上位ビット側の４個から
の出力データを入力ポート４の下位ビット側に接続し、
下位ビット側の４個の出力データを入力ポート４の上位
ビット側に接続してある。更に、入力ポート４の最上位
ビット用の入力端子７に導かれる信号線には、インバー
タ３を介在させてある。
はマイクロプロセッサ（図示省略）に接続してあり、出
力ポート２は、マイクロプロセッサの制御により出力デ
ータを任意に設定できる。インバータ３は、与えられた
データの負論理データを出力する。入力ポート４は、そ
の入力端子に与えられたデータを、マイクロプロセッサ
の制御によって、バス１を経由してマイクロプロセッサ
に与える。出力ポート２の入力側は、バス１に接続され
ている。出力ポート２の出力側には、最上位ビット用の
出力端子５から最下位ビット用の出力端子６まで、８個
の出力端子がある。この８個の出力端子は、出力端子５
を含む上位ビット側の４個と、出力端子６を含む下位ビ
ット側の４個とに２分割して、上位ビット側の４個から
の出力データを入力ポート４の下位ビット側に接続し、
下位ビット側の４個の出力データを入力ポート４の上位
ビット側に接続してある。更に、入力ポート４の最上位
ビット用の入力端子７に導かれる信号線には、インバー
タ３を介在させてある。
次に本実施例の動作について説明する。マイクロプロセ
ッサは、バス１を通して任意のデータを出力ポート２に
設定することができ、この設定後に入力ポート４を介し
て設定状態に対応するデータを読み込む様に、プログラ
ム制御される。例えば、出力ポート２に８ビットのデー
タ“００００００００”が設定された場合について説明
する。入力ポート４の下位ビット側の４ビットの入力端
子は、出力ポート２の上位側４ビットの出力端子に接続
されているから、その入力状態は“００００”となる。
また、入力ポート４の上位ビット側の４ビットの入力端
子は、出力ポート２の下位側４ビットの出力端子に接続
され且つ最上位ビット用の入力端子７の信号線ではその
論理値がインバータ３によって反転されるから、その入
力状態は“１０００”となる。すなわち、入力ポート４
の入力端子には８ビットのデータ“１０００００００”
が与えれるから、マイクロプロセッサが入力ポート４の
状態を読み込むと、８ビットの並列データ“１００００
０００”が得られる。
ッサは、バス１を通して任意のデータを出力ポート２に
設定することができ、この設定後に入力ポート４を介し
て設定状態に対応するデータを読み込む様に、プログラ
ム制御される。例えば、出力ポート２に８ビットのデー
タ“００００００００”が設定された場合について説明
する。入力ポート４の下位ビット側の４ビットの入力端
子は、出力ポート２の上位側４ビットの出力端子に接続
されているから、その入力状態は“００００”となる。
また、入力ポート４の上位ビット側の４ビットの入力端
子は、出力ポート２の下位側４ビットの出力端子に接続
され且つ最上位ビット用の入力端子７の信号線ではその
論理値がインバータ３によって反転されるから、その入
力状態は“１０００”となる。すなわち、入力ポート４
の入力端子には８ビットのデータ“１０００００００”
が与えれるから、マイクロプロセッサが入力ポート４の
状態を読み込むと、８ビットの並列データ“１００００
０００”が得られる。
次にマイクロプロセッサが出力ポート２に“００００１
１１１”を設定すると、入力ポート４から“０１１１０
０００”が読み込まれる。さらに出力ポート２に“１１
１１００００”を設定すると、入力ポート４から“１０
００１１１１”が読み込まれる。
１１１”を設定すると、入力ポート４から“０１１１０
０００”が読み込まれる。さらに出力ポート２に“１１
１１００００”を設定すると、入力ポート４から“１０
００１１１１”が読み込まれる。
以上の３回の操作によりマイクロプロセッサでは、入力
ポート４の最上位ビットが反転していること及び上位４
ビットと下位４ビットが入れ替わっていることを確認で
き、この確認結果から障害が発生しておらず正常に動作
していると判断できる。
ポート４の最上位ビットが反転していること及び上位４
ビットと下位４ビットが入れ替わっていることを確認で
き、この確認結果から障害が発生しておらず正常に動作
していると判断できる。
次に、出力ポート２で、最上位ビット用の出力端子５が
常に“０”の状態になる障害が発生した場合について説
明する。出力ポート２に“００００００００”が設定さ
れると、入力ポート４には“１０００００００”が与え
られる。次いで“００００１１１１”が出力ポート２に
設定されると入力ポート４には“０１１１００００”が
与えられ、“１１１１００００”が出力ポート２に設定
されると入力ポート４には“１００００１１１”が与え
られる。この３回の操作により、入力ポート４の最下位
ビット用の入力端子８から４番目の入力端子に導き込ま
れた信号線で障害を生じていることが確認できる。
常に“０”の状態になる障害が発生した場合について説
明する。出力ポート２に“００００００００”が設定さ
れると、入力ポート４には“１０００００００”が与え
られる。次いで“００００１１１１”が出力ポート２に
設定されると入力ポート４には“０１１１００００”が
与えられ、“１１１１００００”が出力ポート２に設定
されると入力ポート４には“１００００１１１”が与え
られる。この３回の操作により、入力ポート４の最下位
ビット用の入力端子８から４番目の入力端子に導き込ま
れた信号線で障害を生じていることが確認できる。
なお本実施例では、出力ポート２での設定データ８ビッ
トで、これを４ビットずつ２分割して入力ポート４へ交
さ接続する例を示したが、分割はこれ以外の任意の位置
でも、上述した例と同様の動作を行なえる。従って、出
力ポート２が８ビット用の場合、インバータ３の挿入位
置により２５５種の状態が設定可能であり、これと独立
に分割個所は７個所設定可能であるから、合わせて１７
８５種の状態を設定可能である。
トで、これを４ビットずつ２分割して入力ポート４へ交
さ接続する例を示したが、分割はこれ以外の任意の位置
でも、上述した例と同様の動作を行なえる。従って、出
力ポート２が８ビット用の場合、インバータ３の挿入位
置により２５５種の状態が設定可能であり、これと独立
に分割個所は７個所設定可能であるから、合わせて１７
８５種の状態を設定可能である。
以上説明したように本発明は、マイクロプロセッサから
データ設定可能な出力ポートを設けてこの出力データの
上位ビット側及び下位ビット側を入れ替え、且つ所定の
ビットを反転して入力ポートに与えことにより、障害検
出能力を持った状態設定回路を実現できる効果がある。
更に、従来の状態設定回路で設定可能な状態数を大幅に
上回る状態数が設定可能になるという効果もある。
データ設定可能な出力ポートを設けてこの出力データの
上位ビット側及び下位ビット側を入れ替え、且つ所定の
ビットを反転して入力ポートに与えことにより、障害検
出能力を持った状態設定回路を実現できる効果がある。
更に、従来の状態設定回路で設定可能な状態数を大幅に
上回る状態数が設定可能になるという効果もある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の状態設定回路を示すブロック図である。 １……パス、２……出力ポート、３……インバータ、４
……入力ポート、５，６……出力端子、７，８……入力
端子。
従来の状態設定回路を示すブロック図である。 １……パス、２……出力ポート、３……インバータ、４
……入力ポート、５，６……出力端子、７，８……入力
端子。
Claims (1)
- 【請求項１】マイクロプロセッサバスに接続されたＮビ
ットの出力ポートと、少くとも一つのインバータと、前
記マイクロプロセッサバスに接続されたＮビットの入力
ポートとを備え、前記出力ポートの出力データを上位ビ
ット側及び下位ビット側の二つに分割し、この分割され
た上位ビット側及び下位ビット側に入れ替えて、且つ少
くとも１ビットを前記インバータを通して前記入力ポー
トに接続してあることを特徴とする状態設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036972A JPH0650487B2 (ja) | 1988-02-18 | 1988-02-18 | 状態設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036972A JPH0650487B2 (ja) | 1988-02-18 | 1988-02-18 | 状態設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01211058A JPH01211058A (ja) | 1989-08-24 |
| JPH0650487B2 true JPH0650487B2 (ja) | 1994-06-29 |
Family
ID=12484663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63036972A Expired - Lifetime JPH0650487B2 (ja) | 1988-02-18 | 1988-02-18 | 状態設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650487B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200639A (ja) * | 1989-12-28 | 1991-09-02 | Minolta Camera Co Ltd | シート給送装置 |
-
1988
- 1988-02-18 JP JP63036972A patent/JPH0650487B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01211058A (ja) | 1989-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839795A (en) | Interface circuit for single-chip microprocessor | |
| US5129066A (en) | Bit mask generator circuit using multiple logic units for generating a bit mask sequence | |
| JPH0650487B2 (ja) | 状態設定回路 | |
| US5327362A (en) | System for detecting a runaway of a microcomputer | |
| WO1996000948A3 (en) | A data processing apparatus for modelling an asynchronous logic circuit | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| US3023320A (en) | Multi-purpose logical array using programmed signal cancellation | |
| JPS58197542A (ja) | キ−コ−ド読取装置 | |
| EP0215494A1 (en) | Two-state memory device | |
| JPS60181950A (ja) | コンピユ−タ制御装置 | |
| JPH0235700A (ja) | メモリ回路 | |
| KR900008721Y1 (ko) | 퍼스널 컴퓨터용 데이타 버스 제어회로 | |
| JP3071203B2 (ja) | 半導体集積回路装置 | |
| SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
| JPS5827540B2 (ja) | 情報処理装置 | |
| SU1575139A1 (ru) | Устройство дл контрол монтажа | |
| KR0152940B1 (ko) | 버스의 로딩 분산에 의한 고속 버스 시스템 | |
| JPS6347831A (ja) | マイクロコンピユ−タ | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JPH0267656A (ja) | シングルチップマイクロコンピュータ | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS60113392A (ja) | 半導体メモリ装置 | |
| JPS6020932B2 (ja) | タイマ回路 | |
| EP0308061A2 (en) | Mask generation circuit | |
| JPS60175135A (ja) | キ−スキヤン回路 |