JPH06503931A - クロック動作エラーの補正 - Google Patents

クロック動作エラーの補正

Info

Publication number
JPH06503931A
JPH06503931A JP3513189A JP51318991A JPH06503931A JP H06503931 A JPH06503931 A JP H06503931A JP 3513189 A JP3513189 A JP 3513189A JP 51318991 A JP51318991 A JP 51318991A JP H06503931 A JPH06503931 A JP H06503931A
Authority
JP
Japan
Prior art keywords
clock
frequency
oscillator
synchronization
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3513189A
Other languages
English (en)
Inventor
ハーパネン サカリ
Original Assignee
テクノーメン オュ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクノーメン オュ filed Critical テクノーメン オュ
Publication of JPH06503931A publication Critical patent/JPH06503931A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Semiconductor Lasers (AREA)
  • Error Detection And Correction (AREA)
  • Luminescent Compositions (AREA)
  • Stroboscope Apparatuses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロック動作エラーの補正 本発明は、クロックの動作エラー、特に、ロングのレンツ争ベーノング・システ ムのベース・ステージ。ンに用いる伝送りロックのエラーを補正する方法に関す る。
ベース・ステー71ンの密集したネットワークを有するロング拳しンツΦベージ ング争システムにおける問題点は、ページング受信機が、2台の送信機の可聴範 囲内に設置されるかもしれないということである。送信機は同じ周波数で動作す るので、これら送信機が同期することなく互いに干渉する。
同期とは、ベース會ステーンーンの伝送りロックが、正確に同じ瞬間に同じ情報 を送り出すこと、所謂、疑似同期伝送を意味する。デジタル情報によるロング・ レンジ・ベージング・システムにおいて、これは、全く同じ時点に、同じ情報シ ンボルを撞々のベース・ステージジンから伝送することを意味する。ページング 受信機に、種々のベース・ステージ四ンから伝送されたシンボルが受信された際 に、これらシンボルの位相差が、これらシンボルの伝送に必要な時間の174を 越えない場合、伝送は疑似同期となる。
伝送速度が早くなるにつれて、シンボルの期間が短くなるので、同期に必要な条 件が一層厳しくなる。
特に、ERMES標準に基づいた新規なロング・レンジ骨ベージング・システム には、 1組の条件がある。この条件は、7ンボル変調の開始において、種々の ベースeステージ四ンがわずか±5マイクロ秒の差なら受け入れられるというこ とである。
5マイクロ秒の同期精度を連成するために、ベース・ステージぼンは、必然的に 高精度時間基準(原子クロック)と共に設置しなければならないが、高精度時間 基準からの時間を連続的に受けるように設置しなければならない。なお、この方 の欠点は、高価であるということである。高精度時間基準は、高価である。一方 、必要な精度を達成するには、サテライト受信機を用いる必要があるが、これら もまた高価である。
同期のために現在用いられている好適な解決法は、時間基準としての水晶発振器 を有するベース・ステージ曽ンを設けると共に、同期信号伝送用の無線経路を用 いて、種々のベース・ステージぎンのクロックを周期的に互いに同期させること である。しかし、ここでの問題点は、同期の推移期間中、ページングの伝送が阻 止されることである。同期には、約1分かかる。±5マイクロ秒の同期精度には 、水晶発振器の精度が十分でないため、少な(とも5分間隔での同期が必要であ る。しかし、かかる周波数同期には、非常に多(の実際的な無線容量が必要であ る。
本発明の目的は、同期期間を実質的に伸ばすような方法で、タロツク動作エラー を補正することにより、この問題を解決することである。
この目的は、添付の特許請求の範囲で述べる特徴的な機能を基にして達成する。
本発明の解決法を、より詳細に説明しよう。
高周波水晶発S器の周波数flを定数Kにより分周して、ベース番ステーン、ン のクロック周波数f2を得る。
よって、水晶発振器の周波数偏差により、伝送りロック内に、位相シフトが生じ る。この位相シフトは、同期間隔にわたって連続的に増加し、同期後にゼロに戻 る。最大許容可能な位相シフトが一定なので、水晶発振器の精度で必要な同期間 隔が決まる。
水晶発振器の周波数偏差は、次の要素、即ち、周囲環境、特に温度、経時変化、 設定エラー及び短期間の不安定性の結果である。
これら要素の内、最も重要なものは、周囲環境、経時変化及び設定エラーである 。これら要素に比較すれば、短期間の不安定性は、数倍ましである。これら3つ の重要なエラー要素の総べては、一定であるか(設定エラー)、ゆっくりと変化 する(環境要素及び経時変化)。このことにより、これら要素の補正が可能であ ると共に、水晶発振器の特性の絶対的な改良が可能である。
この補正を行うには、同期期間中に、発振器の動作エラーを測定し、同期期間中 に、伝送りロックの動作エラーの影響を最小にするように発振器を調整する。
この補正は、2つの方法で達成できる。1つの方法は、ある被制御変数、例えば 、電圧により発振器の周波数を調整することである。他の方法は、同期間隔にわ たって、ベース・ステーションのクロック位相を徐々にシフトすることである。
被制御変数により発振器の周波数を調整を逆行制御回路が行う。なお、ここで、 被制御変数は、発振器の周波数である。
発振器の実際の周波数を同期期間中に測定する。また、被制御変数を用いて、発 振器の周波数を補正する。同期を約30分の間隔で達成して、現在の周波数比を 測定するので、制御回路は低速である。周波数を調整する最良の制御アルゴリズ ムは、単なる積分制御である。
他の方法は、同期間隔にわたって、ベース・ステーシーンのクロックの位相シフ トである。これは、プログラムにより達成できる。
クロック位相シフトの単位は、1/flである。位相シフトを達成するには、手 順がf1/にである分周器を用いる。
そして、クロックの1サイクル期間中に、必要な補正の方向に応じて、定数を1 だけ高くしたり低くする。即ち、分周定数は、K±1である。
補正は、次のようにして達成できる。
1、クロック動作偏差を測定する。この測定は、同期間隔に等しい期間中に行う 。
2、 1jll定偏差に、同期間隔期間中に生じるクロック位相シフトを加算し て、真の偏差を計算する。
1 ]、 =測定した偏差 t2=同期間隔期間中に行う補正 t3=真の偏差 ベース・ステージ、ンのクロックが、基準時間よりも早かったならば、tlは正 符号であり、ベース・ステーシーンのクロックが、基準時間よりも遅かったなら ば、tlは負符号である。ベース・ステーシーンのクロックが遅(されると、f 2は正に補正し、このクロックが同期間隔にわたって早(されると、f2を負に 補正ブる。
t3=t l+t2 3、単位時間に対する偏差t4を計算する。
Ts=同期間隔 t4=t3/Ts 4、必要な補正期間Tkを計算する。
Tk=1/l (t41fl)1 5、単一周期の期間中、分周器の分周定数Kを1だけ大きく又は小さく変化させ て、Tk間隔において、伝送りロック位相を補正する。t4が負ならば、定数か ら1を減算し、t4が正ならば、定数を1だけ増やす。
よって、分周定数にの±1の変動により、位相シフト単位1/f1に等しいクロ ック位相において補正を行う。そして、補正期間Tkが、同期間隔中に、この補 正をどのくらい回数行うかを決定する。例としては、発振器の周波数を4MHz にでき、定数Kを1000のオーダにできると、良好である。
補正書の写しく翻訳文)提出書 (特許法第184条の7第1項) 平成5年2月10日

Claims (4)

    【特許請求の範囲】
  1. 1.ある間隔で、クロックの位相を外部基準周波数の位相と比較して、上記クロ ックを上記外部基準周波数に同期させるクロック動作エラー補正方法であって、 高周波発振器の周波数(f1)を定数(K)で分周して、クロツク周波数(f2 )を求め、同期間隔に等しい期間中に生じるクロック動作偏差をクロック同期の 経過期間中に測足し、上記同期間隔期間中に、クロック周波数における発振器動 作エラーの影響が最小になるように、上記発振器周波数(f1)を調整するか、 クロック位相をシフトすることを特徴とするクロック動作エラーの補正方法。
  2. 2.発振器動作エラーの測定に基づき、電圧の如き被卸御変数により上記発振器 周波数を調整することを特徴とする請求項1の方法。
  3. 3.ある補正間隔(Tk)にて、伝送クロックの単一サイクルの期間(K/f1 )中、上記分周定数(K)を1だけ小さく又は大きく(±1)変化させることに より、上記クロック位相をシフトし、上記同期間隔の期間中に生じた測定クロッ ク動作偏差を基にして、上記補正間隔(Tk)を計算することを特徴とする請求 項1の方法。
  4. 4.上記方法を無線伝送ネットワークのベース・ステーションにおける伝送クロ ックの補正に影響するように適用し、上記ベース・ステーションの伝送クロック をある間隔で互いに同期させるか共通時間基準に同期させ、動作エラーの上記補 正を上記同期間隔期間中に達成することを特徴とする請求項1〜3の1つの方法 のアプリケーシヨン。
JP3513189A 1990-08-14 1991-08-14 クロック動作エラーの補正 Pending JPH06503931A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI904013 1990-08-14
FI904013A FI85318C (fi) 1990-08-14 1990-08-14 Kompensering av felet i en klockas gaong.
PCT/FI1991/000254 WO1992003880A1 (en) 1990-08-14 1991-08-14 Compensation of a clock operating error

Publications (1)

Publication Number Publication Date
JPH06503931A true JPH06503931A (ja) 1994-04-28

Family

ID=8530928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3513189A Pending JPH06503931A (ja) 1990-08-14 1991-08-14 クロック動作エラーの補正

Country Status (11)

Country Link
US (1) US5436936A (ja)
EP (1) EP0543856B1 (ja)
JP (1) JPH06503931A (ja)
AT (1) ATE147913T1 (ja)
DE (1) DE69124246T2 (ja)
DK (1) DK0543856T3 (ja)
ES (1) ES2099749T3 (ja)
FI (1) FI85318C (ja)
GR (1) GR3022840T3 (ja)
TW (1) TW198755B (ja)
WO (1) WO1992003880A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439936A (en) * 1989-10-03 1995-08-08 The Regents Of The University Of California Method of treating certain tumors using illudin analogs
CA2091962A1 (en) * 1992-03-31 1993-10-01 Mark L. Witsaman Clock synchronization system
US5712867A (en) * 1992-10-15 1998-01-27 Nexus 1994 Limited Two-way paging apparatus having highly accurate frequency hopping synchronization
SE533636C2 (sv) * 2004-10-25 2010-11-16 Xinshu Man L L C Anordning vid bussförbindelse i CAN-system
AT511977A1 (de) * 2011-10-11 2013-04-15 Felix Dipl Ing Dr Himmelstoss Verfahren und vorrichtung zur kurzfristigen synchronisation mehrerer geräte
WO2014179350A1 (en) * 2013-04-29 2014-11-06 Greina Technologies, Inc. System for high-clock synchronization and stability
CN112910594B (zh) * 2021-03-12 2022-05-27 北京邮电大学 一种双频双向高精度时间同步方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404675A (en) * 1981-04-27 1983-09-13 Gte Automatic Electric Incorporated Frame detection and synchronization system for high speed digital transmission systems
CA1279909C (en) * 1986-12-15 1991-02-05 Scott Marshall Apparatus and method for synchronizing a communication system
GB2217552A (en) * 1988-04-21 1989-10-25 Plessey Telecomm Frequency clock synchronisation
US4894846A (en) * 1988-06-30 1990-01-16 Digital Equipment Corporation Method for maintaining a correct time in a distributed processing system
KR910700488A (ko) * 1988-12-19 1991-03-15 게오르그 그라프 클럭 동기화
US5008904A (en) * 1989-07-24 1991-04-16 Hewlett-Packard Co. Synchronizer using clock phase extrapolation

Also Published As

Publication number Publication date
FI904013A (fi) 1991-12-13
DK0543856T3 (da) 1997-02-03
FI85318B (fi) 1991-12-13
DE69124246T2 (de) 1997-05-15
EP0543856A1 (en) 1993-06-02
GR3022840T3 (en) 1997-06-30
FI85318C (fi) 1992-03-25
DE69124246D1 (de) 1997-02-27
WO1992003880A1 (en) 1992-03-05
FI904013A0 (fi) 1990-08-14
ATE147913T1 (de) 1997-02-15
US5436936A (en) 1995-07-25
EP0543856B1 (en) 1997-01-15
ES2099749T3 (es) 1997-06-01
TW198755B (ja) 1993-01-21

Similar Documents

Publication Publication Date Title
US5629649A (en) Frequency standard generator synchronized with satellite or other communication network reference clocks
KR102391323B1 (ko) 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법
US5717661A (en) Method and apparatus for adjusting the accuracy of electronic timepieces
CN104184535A (zh) 时钟同步方法和时钟同步装置
US20230188237A1 (en) Fsync mismatch tracking
JPH06503931A (ja) クロック動作エラーの補正
JP2014171014A (ja) 移動体無線基地局装置、同期制御方法および同期制御プログラム
JP5556412B2 (ja) タイミング同期装置、タイミング同期方法
GB2335554A (en) Radio synchronisation system
CN101931481A (zh) 一种ieee 1588时钟输出装置和方法
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
CN112821976B (zh) 一种本地时钟同步的保持方法及装置
KR100900067B1 (ko) 클럭 동기화 장치 및 방법
KR100287946B1 (ko) 타이밍/주파수 공급기의 클럭동기 장치 및 방법
JPS6288428A (ja) デイジタル位相同期発振器
JPH0354920A (ja) 標準周波数信号生成装置
CN116599526B (zh) 一种高精度频率输出控制装置及时钟源
KR101977015B1 (ko) 그랜드 마스터 클럭간 경쟁을 통해 정밀성을 개선한 클럭 동기 시스템
KR100382475B1 (ko) 통신 시스템에서 동기 클럭 천이 보정 방법
JP2023045230A (ja) 情報通信システム及び情報通信装置
Chen et al. Hardware-assisted clock synchronization in IEEE802. 11 wireless real-time application
JPH1070583A (ja) ビット同期回路
JP2000209192A (ja) 周波数補正機能を備えたクロック発生回路
JPS63152224A (ja) クロツク自動同期方式
JPS63211818A (ja) デイジタル位相同期制御装置