JPH06500882A - ダイナミック半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低い全ピークを流の際の短いアクセス時間を達成するための読出し増幅器駆動回 路を有するダイナミック半導体メモリ本発明は請求の範囲ｌの前文によるダイナ ミック半導体メモリに関する。

この形式のダイナミ、り半導体メモリは１９８９ＶＬＳ１回路シンポジュームの ダイジェスト・オブ・テクニカルペーパーズ（第１０３〜１０４頁）の間材ばか （東芝）の“高密度ｒ）ＲＡＭ用のデコーディノドーソース感度増幅器”という 標題の刊行物から公知である。それは続出し増幅器あたり、抵抗として接続され ておりまた読出し増幅器のＳＡＮ入力端と５ＡＮＮ線との間に位置しているトラ ンジスタと、読出し増幅器のＳＡＮ入力端と蟇Ｌｓｔ位線との間に位置しており また列デコーダからのビット線選択信号により駆動可能である別のトランジスタ とををするダイナミック半導体メモリである。こうして各続出し増幅器に対して ２つの付加されたトランジスタが必要であるので、このことから占有場所がさら に大きくなる。

本発明の課題は、冒頭に記載した種類のダイナミック半導体メモリであって、最 小のチップ占有面積および低い全ビークｔｉの際に短いアクセス時間を可能にす るダイナミック半導体メモリを提供することである。この課題は本発明によれば 請求の範囲１の特徴部分にあげられている特徴により解決される。

本発明により達成可能な利点は特に、本発明により構成されたダイナミック半導 体メモリでは、引用された東芝のダイナミック半導体メモリにくらべて、ブロッ クごとに存在する評価時間を短縮するための加速回路に基づいて、はるかに少な い面積しか必要とされない。

請求の範囲２ないし１２にはダイナミック半導体メモリの好ましい実施例があげ られている。

以下、図面により本発明を一層詳細に説明する。

第１図は読出し増幅器から成る読出し増幅器ブロックおよびローカルなＳＡＮド ライバを有するダイナミック半導体メモリ、第２図は第１図によりメモリセルに 結合された続出し増幅器の詳細回路図、第３図は１つのＳＡＮドライバの詳細回 路図、第４図は各ワード線ブロックに対して固有の列デコーダが設けられている かぎり、本発明による半導体メモリにおける列デコーダにより駆動される加速回 路と一緒にローカルなＳＡＮドライバを示す図、第５図は本発明による半導体メ モリにおける上位の列デコーダおよび行デコーダにより駆動される加速回路と一 緒にローカルなＳＡＮドライバを示す図、第６図は、加速回路がドライバトラン ジスタと選択トランジスタとから成っており、また上位の列デコーダが存在して いる場合に対して、本発明による半導体メモリにおける上位の列デコーダにより 駆動される加速回路と一緒にローカルなＳＡＮドライバを示す図、 第７図は本発明による半導体メモリにおけるアドレス指定可能な選択デコーダお よびオア回路の形態の付加回路を有する加速回路を駆動するための回路、第７ａ 図は第７図に対する変形回路を有する図、また第８図は本発明による半導体メモ リの加速回路の作用を説明するための電圧一時間ダイアダラムである。

第１図には、ワード線ブロックＷＬＢにまとめられており、またビット線ブロッ クＴＢまたはＴＢ’にグループ化されている多数のビット線対ＢＬおよびＢＬＮ またはＢＬ’およびＢＬＮ’から成っている多数のワード線ＷＬを有するダイナ ミック半導体メモリの一部分が示されている。ビット線ブロックＴＢのなかでた とえばメモリセルＺはワードｖＡＷＬおよびビット線ＢＬと接続されており、メ モリセルＺのトランジスタのゲート端子はワード線ＷＬと、ドレイン端子はビッ ト＆！Ｂ　Ｌと、またソース端子はセルコンデンサを介して１＆準電位と接続さ れている。読出し増幅器ブロックＬＶＢは、ビット線対ＢＬ、ＢＬＮと接続され ておりまたＳＡＮ入力入力端出２する多数の読出し増幅器ＬＶから成っている。

ＳＡＮ入力入力端出２−カルな５ＡＮＮ線２を介してローカルなＳＡＮドライバ ＬＴＮの出力端Ａ２と接続されている。このローカルなＳＡＮドライバＬＴＮは ｎの駆動線ＳＥＮおよび基準電圧線ＶＳＳと接続されている。類似の仕方でこの ことは別のどノド線ブロックＴＢ’、ＴＢ”ほかに対して当てはまる。すなわち 別の図示されているビット線ブロックＴＢ′はたとえばビット線対ＢＬ’および ＢＬＮ　、メモリセルＺ′、読出し増幅器ブロックＬＶＢ　′、ローカルな５Ａ ＮＮ線２′およびローカルなＳＡＮドライバＬＴＮ’を存する。ピント線プロ／ りＴＢ”に対してはここには続出し増幅器ブロックＬＶＢ”のみが示されている 。

ピント線ＢＬ８よびワード＆！ＷＬによりアドレス指定されたメモリセルＺ　ｌ ；！続出し増幅器ＬＶにより続出されまた評価される。確実な、それにもかかわ らず迅速な評価のために、最適化された駆動機能を有するローカルなＳＡＮドラ イバｌ５ＴＮを有するコンセプトは特に存利である。ローカルなＳＡＮドライバ ＬＴＮはその際にたとえば６４の読出し増幅器を有する続出し増幅器ブロックを ドライブする。ｎの駆動線ＳＥＮがＳＡＮドライバＬＴＮのｎ相の駆動のために 存在している。

第２図には、結合されたメモリセルＺを存する通常の読出し増幅器の回路が示さ れている。続出し増幅器はその際に王としてｎチャネル部分ＳＡＮおよびＰチャ ネル部分ＳＡＰから成っている。ｐチャネル部分ＳＡＰは直接にビット線対ＢＬ およびＢＬＮと接続されており、また２つのＰチャネルトランジスタＴ３および Ｔ４から成っている。ＴＢのドレイン端子はビット線ＢＬと、ＴＢのソース端子 はＴ４のドレイン端子と、またＴＢのゲート端子はビット線ＢＬＮと接続されて いる。ＳＡＰ入力端Ｅ１はトランジスタＴ４のドレイン端子と、ソース端子はビ ット線ＢＬＮと、またトランジスタＴ４のゲートはビット線ＢＬと接続されてい る。ｎチャスル部分ＳＡＮはｐチャネル部分ＳＡＰと類似の仕方で交叉接続され ており、また両ｎチャ茅ルトランジスタＴ５およびＴ６を有する。トランジスタ Ｔ５のドレイン端子はその際にビット線セクション１４と、トランジスタＴ５の ソース端子はｉ・ランジスタＴ６のドレイン端子と、またトランジスタＴ５のゲ ートはビット線セクション１５と接続されている。トランジスタＴ６のドレイン 端子はＳＡＮ入力入力端出２トランジスタＴ６のソース端子はビット線セクショ ン１５と、またトランジスタＴ６のゲート端子はビット線セクション１４と接続 されている。ビット線対ＢＬ、ＢＬＮとビット線セクション１４および１５との 間に、駆動線１３により駆動可能である両トランスファトランジスタ７および９ が位置している。ビット線セクノ５ン１４および１５は別の両トランスファトラ ンジスタ１６ＨよびＩ７により１０出力端１０Ａおよびｌ０ＮＡに通過接続可能 である。トランジスタ１６および１７のゲートはピント線−選択入力端Ｃ３ＬＥ と接続されている。３つの別のｎチャネルトランジスタ６．８および１０は１つ の短絡／予充電回路を形成しており、その際にトランジスタ６のドレイン端子は 入力端５と、ソース端子はビット線ＢＬと、またゲート端子は入力端１２と、ト ランジスタＴ８のドレイン端子はピントＩＢＬと、ソース端子はビット線ＢＬＮ と、ゲート端子は入力端１２と、トランジスタＴＩＯのドレイン端子はビット線 ＢＬＮと、ソース端子は入力端１１と、またゲート端子は入力端１２と接続され ている。メモリセルＺのトランジスタ３のドレイン端子はピント線ＢＬと、ソー ス端子はセルコンデンサ４を介して基準電位と、またゲートはワード線ＷＬと接 続されている。

トランジスタ６．８および１０を有する短絡／予充電回路によりビット線ＢＬお よびＢＬＮは一時的に短絡され、また同一の予充電レベルに充電される。トラン スファトランジスタ７および９が導通している際には、ワード線ＷＬによりアド レス指定されたすべてのセルが予充電されたビット線上に読出される。こうして たとえば第２図に示されているメモリセルＺがピント線ＢＬ上に続出され、また 交叉結合されたｎチャネルトランジスタＴ５およびＴ６により評価され、その際 にビット線ＢＬとＢＬＮとの間の差電圧が増幅される。交叉結合された両Ｐチャ ネルトランジスタＴ３およびＴ４はその際に別の評価過程をサポートする。評価 過程が終了すると、両トランスファトランジスタ１６および１７はビット線選択 入力端Ｃ３ＬＥにおけるビット線選択信号により導通状態になり、またビット線 ＢＬおよびＢＬＮは■０出力端１０Ａおよびｌ０ＮＡに通過接続される。ｎチャ ネル部分ＳＡＮを能動化するためＳＡＮ入力入力端出２能なかぎり迅速に基準電 位にもたらされなければならない、可能なかぎり迅速な能動化が行われ、またそ れにもかかわらず誤評価が生しないように、入力端Ｅ２に適切な制御電圧が必要 である。最適化された電圧／時間関数を有する適切な制御電圧はたとえばＳＡＮ ドライバのなかで発生され得る。類似のことが相応の仕方でＳＡＰ入力端Ｅ１に 対して当てはまる。

第３図には１つの可能なＳＡＮドライバが示されている。それはｎの駆動線ＳＥ ＮＩないし５ＥＮｎにより駆動可能であるローカルなｎ相のＳＡＮドライバであ る。トランジスタＮＴＩのドレイン端子はドライバ出力端Ａ２と、ソース端子は ダイオードＤを介して基準電位ＶＳＳと、またゲート端子はｎの制御線ＳＥＮの 時間的に第１の相５ＥＮＩと接続されている。ダイオードＤはその際に導通方向 の極性に接続されており、またそれに対して並列にトランジスタＮＴ２が位！し ており、そのゲートは線５ＥＮ２と接続されている。トランジスタＮＴ３のドレ イン端子はドライバ出力端Ａ２と、ソース端子は基準電位線ＶｔＳと、またゲー ト端子は第３の駆動線５ＥＮ３と接続されている。理想的な駆動曲線の可能なか ぎり良好な近似を達成するため、ＮＴ３と類似してＮＴｎまでの別のトランジス タがトランジスタＮＴ３に並列に接続され得る。第ｎのドライバトランジスタＮ Ｔｎのゲートはその際に駆動線５ＥＮｎと接続されている。駆動線５ＥＮＩ・・ ・５ＥＮｎの信号がローカルなＳＡＮドライバの外側で形成可能であるか、また はそれらがローカルなＳＡＮドライバのなかでそれぞれ伝播時間回路によりたと えば駆動線５ＥＮＩの信号から形成可能であるかは下位の意義を存する。

制御線５ＥＮＩが高電位を得ると、トランジスタＮＴＩは導通状態になり、また ドライバ出力端Ａ２における電圧はダイオードＤのしきい電圧をとる。いま第２ の駆動線５ＥＮ２が高電位を得ると直ちに、ドライバトランジスタＮＴ２が同じ く導通状態になり、またドライバ出力端Ａ２と基準電位線ＶＳＳとの間にトラン ジスタＮＴＩおよびＮＴ２の直列に接続されている両チャネル抵抗が位置してお り、これらがドライバを流の結果としてＡ２における電圧降下を生しさせる０次 々と付加的に導通状態になるドライバトランジスタＮＴ３ないしＮＴｎによりチ ャネル抵抗が並列に接続され、またより低い全抵抗によりＡ２と基１！電位線Ｖ ＳＳとの間のより低い電圧に通ずる。

第４図には、ドライバトランジスタＮＴｎ÷１からのみ成り、また本発明による ダイナミック半導体メモリの構成部分である加速回路が示されている。この場合 のように、ワード線ブロックＷＬＢあたり固有の列デコーダＣ０ＤＥＣ１が存在 しているとき、ドライバトランジスタＮＴｎ＋１はそのゲート端子においてビッ ト線ブロック−選択信号ＢＳＬによってのみ駆動される。ドライバトランジスタ ＮＴｎ＋１のドレイン端子はローカルなＳＡＮトライバＬＴＮの出力端Ａ２と接 続されており、またそのソース端子は基準電位線■８．′と接続されている。基 準電位線■８．゛は有利な仕方でローカルなＳＡＮドライバに対する基準電位線 ＶＳＳがら隔てられて構成されている。なぜならば、それに基づいて供給線上の 電圧降下の結果としての相互影響が排除されているからである。ローカルなＳＡ Ｎドライバはｎの駆動線ＳＥＮにより駆動され、またその出力端Ａ２はローカル な５ＡＮＮ線２と接続されている。

本発明によるダイナミック半導体メモリの読出しの際にはワード線ブロックＷＬ Ｂのすべてのローカルなｎ相のＳＡＮドライバがｎの共通の駆動線ＳＥＮにより 駆動される。ローカルな５ＡＮＮ線２の電圧はその際に第８図中にＰで示されて いる１つの値へ低下する。ワード線ブロックＷＬＢのすべてのドライバトランジ スタＮＴｎ＋ｌがなお遮断状態にあるかぎり、１つの評価が加速なしに行われる 。

いま列デコーダＣ０ＤＥＣ１からのビット線ブロック−選択信号が高い電位を得 ると、ドライバトランジスタＮＴｎ＋ｌが導通状態になり、またローカルな５Ａ ＮＮ線が比較的迅速に基準電位にもたらされる。ローカルな５ＡＮＮ線２が比較 的迅速に基準電位に放電するためには、ローカルな５ＡＮＮ線上の比較的高いピ ーク電流が必要である。しかしながらこの高いピーク電流は本発明による半導体 メモリでは単一のビット線ブロックにのみ生ずるので、本発明によるダイナミッ ク半導体メモリの全ピーク電流は加速回路によりごくわずかしか高められていな い。

第５図に示されている回路は、上位の列デコーダＣＤＥＣが同時に複数のワード 線ブロックに対して利用される本発明によるダイナミック半導体メモリに関する 。第５図に示されている回路は、ドライバトランジスタＮＴｎ＋１の駆動の点で のみ第４図に示されている回路と相違している。一義的に１つのビット線ブロッ クを選択するためには、ビット線ブロック−選択信号ＢＳＬが先ず演算論理回路 ＶＬのなかでワード線ブロックー選択信号ＷＳＬと論理演算されなければならな い、演算論理回路ＶＬの出力端ＶはそのためにドライバトランジスタＮＴｎ＋１ のゲートと接続されている。列デコーダＣＤＥＣのなかでのビット線ブロックー 選択信号の形成は第７図および第８図の説明のなかで一層詳細に説明されている 。

ワード線ブロックー選択信号ＷＳＬの形成は、列デコーダの場合のようにたいて いプリコート化されたアドレス線が論理演算によりワード線ブロックー選沢信号 ＷＳＬにまとめられている行デコーダのなかで行われる。ドライバトランジスタ ＮＴｎ＋１がビット線ブロック−選択信号ＢＳＬによってのみ駆動されたならば 、確かにビット線ブロック−選択信号ＢＳＬにより駆動線ＳＥＮのなかでアドレ ス指定されたワード線ブロックＷＬＢのみが評価され得ようが、比較的高い電流 がドライバトランジスタを通って、従ってまた他のワード線ブロックに流れ、ま た全ビー久電流に悪影響をもたらすであろう。

本発明によるダイナミック半導体メモリの第６図に示されている加速回路はドラ イバトランジスタＮＴｎ＋ｌおよび選択トランジスタＳＴがら成っており、その 際に両トランジスタは、ドライバトランジスタＮＴｎ÷１のドレイン端子がロー カルな５ＡＮＮ線２と、またドライバトランジスタＮＴｎ÷１のソース端子が選 択トランジスタのドレイン端子と、またそのソース端子が基１電位線右、′と接 続されているように直列に接続されている。ローカルなＳＡＮドライバが、第４ 図および第５図で説明したように、ｎの駆動線ＳＥＮにより駆動され、またその 出力端Ａ２はローカルなＳ　Ａ　Ｎ　Ｎ線２と接続されている。ｎの駆動線ＳＥ Ｎの個別の駆動線５ＥＮｘは選択トランジスタＳＴのゲートと接続されている。

好ましい仕方で選択トランジスタＳＴのゲートは駆動線５ＥＮｎの最後の第ｎ相 により駆動される。駆動線５ＥＮｘによりワード線ブロックの一義的な決定が行 われる。なぜならば、列デコーダは上位にあり、また複数のワード線ブロックを 同時に駆動するからである。ビット線ブロックの選択は、第４図の場合のように 、列デコーダＣＤＥＣのなかで形成可能であるビット線ブロックー選択信号ＢＳ Ｌにより行われる。

ｎの駆動線５ＥＮＯ行アドレスから発生された信号は、次々とローカルなＳＡＮ ドライバＬＴＮのすべてのｎの相を発生するため、次々と時間的にずらされて高 電位を得る。各ワード線ブロックに対するｎの駆動！ＳＥＮは別々に存在してい るので、ワード線ブロックの選択はｎの駆動線ＳＥＮの１つにより行われ得る。

選択されたビット線ブロノ、りのドライバトランジスタＮＴｎ＋１は最初に、既 にローカルなＳＡＮドライバのすべてのｎの段がスイッチオンされている１つの 時点ｎ４−１でビット線ブロック−選択信号ＢＳＬにより導通状態になるので、 第ｎの相（ｘ＝ｎ）の駆動線５ＥＮｘが選択トランジスタＳＴの駆動のために十 分である。ドライバトランジスタＮＴｎ＋１に直列に接続されている選択トラン ジスタＳＴにより、選択されたワード線ブロックに付属のビット線ブロックのみ が加速された評価を受け、従ってまた全ピーク電流は、上位の列デコーダＣＤＥ Ｃにより各ワード線ブロックのなかでビット線ブロックがビット線−選択信号Ｂ ＳＬにより選択されるにもかかわらず、ごくわずかしか高められない。

本発明によるダイナミック半導体メモリにおいてブロック選択信号ＢＳＬを発生 するための可能性は第７図に示されている。第７図に示されている回路では加速 回路は、第４図の場合のように直接にビット線ブロックー選択信号ＢＳＬにより 駆動可能であるドライバトランジスタＮＴｎ＋１からのみ成っている。しかしド ライバトランジスタは第５図の場合のように演算論理回路ＶＬを介して駆動され てもよいし、または第６図の場合のように選択トランジスタＳＴと直列に接続さ れていてもよい。ドライバトランジスタＮＴｎｌのドレイン端子はローカルなＳ ＡＮドライバＬＴＮの出力端Ａ２と、またローカルな５ＡＮＮ線２を介して読出 し増幅器ブロックＬＶＢの続出し増幅器ＬＶＩ・・・ＬＶｉの入力端Ｅ２と接続 されている。ドライバトランジスタＮＴｎ＋１のソース端子は基準電位線■８． ′と接続されている。読出し増幅器ＬＶＩ・・・ＬＶｉのＩＯ出力端１０Ａおよ びｒＯＮＡはそれぞれＩＯ線ＩＣＩよびＩＯＮと接続されている。アドレス指定 可能な選択デコーダＣＤＥＣ’がその出力端にビット線−選択信号Ｃ３ＬＩ・・ ・Ｃ３Ｌｉを発生し、これらの信号は読出し増幅器ＬＶＩ・・・ＬＶｉのビット 線−選択入力端Ｃ３ＬＥに供給可能である０選択デコーダＣＤＥＣ’のなかで（ １アウトオブエ）選択が行われる。すなわち、それぞれただ１つのビット線−選 択信号、たとえばＣ３Ｌ１が高電位にされ、また残りのどノド線−選択信号は低 電位を導く。ビット線−選択信号Ｃ３Ｌ　１・・・ＣＬＳ　ｉにより選択される すべてのビット線は同一のビット線ブロックＬＶＢに属するので、すべてのビッ ト線−選択信号Ｃ３ＬＩ・・・ＣＬＳｌはビット線ブロック−選択信号ＢＳＬに オア回路ＯＲにより論理演算される。

アドレス指定された列デコーダＣＤＥＣ’の選択入力端はプリコート化された、 たとえば（１アウトオブ８）プリコート化された列アドレスＹＡおよびＹＢと、 またアドレス指定可能な列デコーダＣＤＥＣ’の選択入力端はプリコート化され た、たとえば（１アウトオブ４）プリコート化された列アドレスＹＣおよびＹＤ の部分Ｙ’ＣおよびＹ’Ｄと接続されている。

列アドレスＹ＾およびＹＢが（１アウトオブ８）プリコート化されており、また 列アドレスＹＣおよびＹＤがそれぞれ（１アウトオブ４）プリコート化されてい る場合には、アドレス指定可能な列デコーダＣＤＥＣ’が続出し増幅器ブロック ＬＶＢあたりｉ＝８・８−６４の読出し増幅器を駆動し得るし、またこのアドレ ス指定可能な列デコーダＣＤＥＣ′の４・４−１６がアドレス指定され得る。

列デコーダＣＤＥＣ’のアドレス指定のためには、最も簡単な場合、正論理の場 合には、それぞれただ１つのアドレス線Ｙ’ＣおよびＹ’Ｄが必要である。読出 し増幅器ブロックＬＶＢがたとえば６４の読出し増幅器から成っているならば、 （１アウトオブ６４）コード化されたビット線−選択信号により正確に１つのビ ット線対が１０線１０およびＩＯＮの１つの対に通過接続され得る。多くの場合 にＩＯ線ＩＯおよびＩＯＮの複数の対が存在しており、またこうして同時に複数 のビット線対が並列に読出され得るが、このことはビット線・選択信号の形成に 直接的な影響を及ぼさない、たとえば■０線１０およびＩＯＮの２つの対が存在 しているならば、（２アウトオブｉ）コード化およびたとえば８の代わりにただ ４つのプリコート化された列−アドレス線ＹＢを有する選択デコーダのみが必要 である。

オア回路ＯＲによるピント線−選択信号の論理演算は比較的費用がかかり、また どちらかと言えば原理的な可能性を示す、従って第７ａ図に、列デコーダＣＤＥ Ｃのなかでビット線ブロック−選択信号ＢＳＬを発生するための別の可能性が示 されている。第７図の場合のように、コード化された、たとえば（１アウトオブ ８）プリコート化された列アドレスに対するアドレス線ＹＡおよびＶＢはアドレ ス指定可能な選択デコーダＣＤＥＣ”と接続されている。アドレス線ＹＣおよび ＹＤのアドレス線Ｙ’ＣおよびＹ’Ｄは第７図の場合のようにアドレス指定可能 な選択デコーダＣＤＥＣ”のアドレス指定のために使用され、さらにアドレス線 ＹＣおよびＹＤのアドレス線Ｙ”ＣおよびＹ”Ｄは１つの付加回路ＺＳのなかで ビット線ブロック−選択信号の並列形成のために利用され、その際にアドレス線 Ｙ′ＣおよびＹ’Ｄはアドレス線Ｙ”ＣおよびＹ”Ｄと同一であってよい０時間 的理由からビット線ブロックー選択信号ＢＳＬの並列形成が必要でないならば、 ビット線ブロック−選択信号ＢＳＬはそれにより一層簡単に構成された選択デコ ーダのアドレス指定のために使用され得る。その際にそのためにビット線ブロッ ク−選択信号ＢＳＬはアドレス指定可能な選択デコーダＣＤＥＣ″の個別のアド レス指定入力端ＹＣＤに供給される。最も簡単な場合、正論理の場合には、（１ アウトオブ４）プリコート化された列アドレスＹＣに対するたとえば４つの線の ただ１つの列アドレスＹ”Ｃと、列アドレスＹ［ｌのたとえば４つの線のアドレ スＹ”Ｄに対する線とがアンド回路の形態の付加回路によりビット線ブロック− 選択信号ＢＳＬに論理演算される０列アドレスＹＣおよびＹｒＪの複雑なプリコ ート化の場合、たとえば負論理の場合には、１つ以上の線、たとえば３つの線が アドレス指定可能な選択デコーダＣＤＥＣ”の直接アドレス指定のために、また １つ以上のｋの線が付加回路ｚＳのために必要とされる。

第８図に示されている電圧一時間ダイアダラムは本発明によるダイナミック半導 体メモリの加速回路に基づく評価時間の改善を示すものであり、曲線のパラメー タ表示は電圧Ｕのそのつどのインデックスに相応している。そこに示されている 電圧経過は読出し増幅器の能動化されていないｐチャネル部分において生ずる。

電圧Ｕ２はローカルな５ＡＮＮ線の電圧を示し、その点Ｐ以降で加速回路が作用 し初め、また電圧Ｕ２を加速回路なしの場合（電圧Ｕ２ａにより破線で示されて いる）よりも速く基準電位に移行させる。ビット線ＢＬと接続されているメモリ セルが論理ｌを記憶しているかぎり、電圧ＵＲＬはこのメモリセルの読出しの際 にごくわずかしか低下せず、それに対して電圧Ｕ　ＢＬＮは強く基準電位に向か って低下し、このことは差電圧ＵＤの強い上昇を生しさせる。比較ビット線の破 線で示されている電圧経過Ｕ　ＲＬＮａおよびその結果としての同じく破線で示 されている差電圧ＵＤａは比較として加速回路なしの経過を示す。

ＳＥＮ 国際調査報告 １’ｌ””””ｌ　Ａｌ１”””’　”　ＰＣＴ／ＤＥ　９１１００６９７

Claims (12)

【特許請求の範囲】
1. １．少なくとも１つのワード線ブロック（ＷＬＢ）から成るメモリセル配置を有 し、また少なくとも１つのワード線ブロック（ＷＬＢ）が多数のビット線ブロッ ク（ＴＢ、ＴＢ′…）から構成されており、その１つのビット線ブロックが多数 のビット線対（ＢＬ、ＢＬＮ）を含んでおり、多数の読出し増幅器（ＬＶ）から 成る少なくとも１つの読出し増幅器ブロック（ＬＶＢ）を有し、それぞれ１つの 読出し増幅器が読出し増幅器に所属するビット線ブロックのビット線対と接続さ れており、またｎチャネル部分（ＳＡＮ）およびｐチャネル部分（ＳＡＰ）から 構成されており、読出し増幅器のｎチャネル部分（ＳＡＮ）を駆動するための多 数のローカルなＳＡＮドライバを有し、また 読出し増幅器を有し、それらの増幅された読出し信号がビット線−選択信号（Ｃ ＳＬ１…ＣＳＬｉ）に関係して１０線（ＩＯＰ、ＩＯＮ）上に通過接線可能であ り、ビット線−選択信号（ＣＳＬ１…ＣＳＬｉ）が列デコーダにより発生可能で あるダイナミック半導体メモリにおいて、わずかな全ピーク電流において加速さ れた評価を達成するため、それぞれビット線ブロックあたり１つのローカルなＳ ＡＮドライバが存在しており、ローカルなＳＡＮドライバにおいて、第１の端子 でそのつどのローカルなＳＡＮドライバの出力端（Ａ２）と接続されているドラ イバトランジスタ（ＮＴｎ＋１）を有する加速回路が付加的に存在しており、ま た加速回路が、加速された評価が、増幅された読出し信号も、ビット線−選択信 号（ＣＳＬ１…ＣＳＬｉ）に関係してＩＯ線（ＩＯ、ＩＯＮ）上に通過接続され る読出し増幅器ブロックにおいてのみ行われるように駆動可能であることを特徴 とするダイナミック半導体メモリ。
2. ２．加速回路がドライバトランジスタ（ＮＴｎ＋１）からのみ成っており、個々 のワード線ブロックに対して固有の列デコーダ（ＣＤＥＣ１）が設けられている かぎり、ドライバトランジスタ（ＮＴｎ＋１）の第２の端子が直接にビット線プ ロッター選択信号（ＢＳＬ）により駆動可能であり、またドライバトランジスタ （ＮＴｎ＋１）の第３の端子が直接に基準電位線（Ｖｓｓ′）と接続されている ことを特徴とする請求の範囲１記載のダイナミック半重体メモリ。
3. ３．加速回路がドライバトランジスタ（ＮＴｎ＋１）からのみ成っており、ドラ イバトランジスタ（ＮＴｎ＋１）の第２の端子が駆動のために演算論理回路（Ｖ Ｌ）の出力端（Ｖ）と接続されており、また複数のワード線ブロックに対して共 通に上位の列デコーダ（ＣＤＥＣ）が設けられているかぎり演算論理回路（ＶＬ ）によりビット線プロッター選択信号（ＢＳＬ）がワード線プロッター選択信号 （ＷＳＬ）と論理演算されており、またドライバトランジスタの第３の端子が直 接に基準電位線（Ｖｓｓ′）と接続されていることを特徴とする請求の範囲１記 載のダイナミック半導体メモリ。
4. ４．演算論理回路（ＶＬ）がアンド論理演算から成っていることを特徴とする請 求の範囲３記載のダイナミック半導体メモリ。
5. ５．加速回路がドライバトランジスタ〔ＮＴｎ＋１）および選択トランジスタ（ ＳＴ）を有し、ドライバトランジスタ（ＮＴｎ＋１）の第２の端子が直接にビッ ト線プロッター選択信号（ＢＳＬ）により駆動可能であり、ドライバトランジス タ（ＮＴｎ＋１〕の第３の端子が選択トランジスタ（ＳＴ）の第１の端子と接続 されており、また、ワード線プロッター選択を行うため、選択トランジスタ（Ｓ Ｔ）の第２の端子がローカルなＳＡＮドライバの駆動線（ＳＥＮｘ）を介して駆 動可能であり、また選択トランジスタ（ＳＴ）の第３の端子が基準電位線（Ｖｓ ｓ′）と接続されていることを特徴とする請求の範囲１記載のダイナミック半導 体メモリ。
6. ６．ｎの駆動線（ＳＥＮ１…ＳＥＮｎ）を有するｎ相のＳＡＮドライバの場合に 、選択トランジスタ（ＳＴ）の第２の端子が時間的に最後の第ｎの相の駆動線（ ＳＥＮｎ）を介して駆動可能であることを特徴とする請求の範囲５記載のダイナ ミック半導体メモリ。
7. ７．列デコーダ（ＣＤＥＣ）がビット線−選択信号（ＣＬＳ１…ＣＬＳｉ）の発 生のためのアドレス指定可能な選択−デコーダ（ＣＤＥＣ′、ＣＤＥＣ′′）と 、ビット線プロッター選択信号（ＢＳＬ）の発生のための付加回路（ＺＳ）とを 有し、また列−アドレス線（ＹＡ、ＹＢ）が、ビット線−選択信号（ＣＬＳ１… ＣＬＳｉ）の形成のために、選択デコーダ（ＣＤＥＣ′、ＣＤＥＣ′′）と接続 されていることを特徴とする請求の範囲１記載のダイナミック半導体メモリ。
8. ８．それぞれ選択デコーダ（ＣＤＥＣ′）のすべてのビット線−選択信号（ＣＬ Ｓｌ…ＣＬＳｉ）がオア回路の形態の付加回路によりビット線ブロックー選択信 号（ＢＳＬ）に論理演算されていることを特徴とする請求の範囲７記載のダイナ ミック半導体メモリ。
9. ９．選択デコーダ〔ＣＤＥＣ′′）がアドレス指定（能動化）のための入力端（ ＹＣＤ）を有し、付加回路（ＺＳ）のビット線ブロックー選択信号（ＢＳＬ）を 導く出力端が選択デコーダ（ＣＤＥＣ′′）のアドレス指定（能動化）のための 入力端（ＹＣＤ）と接続されており、また付加回路（ＺＳ）の入力端（Ｙ′′Ｃ 、Ｙ′Ｄ）が別の列−アドレス線（ＹＣ、ＹＤ）と接続されていることを特徴と する請求の範囲７記載のダイナミック半導体メモリ。
10. １０．選択デコーダ（ＣＤＥＣ′′〕がアドレス指定（能動化）のための入力端 （Ｙ′Ｃ、Ｙ′Ｄ）を有し、これらの入力端（Ｙ′Ｃ、Ｙ′Ｄ）が別の列−アド レス線（ＹＣ、ＹＤ）と接続されており、また付加回路（ＺＳ）の入力端（Ｙ′ ′Ｃ、Ｙ′′Ｄ）が別の列−アドレス線（ＹＣ、ＹＤ）と接続されていることを 特徴とする請求の範囲７記載のダイナミック半導体メモリ。
11. １１．付加回路（ＺＳ）がアンド論理演算から成っていることを特徴とする請求 の範囲９または１０記載のダイナミック半導体メモリ。
12. １２．加速回路が第１の基準電位線（Ｖｓｓ′）と接続されており、またローカ ルなＳＡＮドライバが第１の基準電位線に対して隔てられて導かれている第２の 基準電位線（Ｖｓｓ）と接続されていることを特徴とする請求の範囲１記載のダ イナミック半導体メモリ。