JPH0644592B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0644592B2 JPH0644592B2 JP22461184A JP22461184A JPH0644592B2 JP H0644592 B2 JPH0644592 B2 JP H0644592B2 JP 22461184 A JP22461184 A JP 22461184A JP 22461184 A JP22461184 A JP 22461184A JP H0644592 B2 JPH0644592 B2 JP H0644592B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- plasma
- resist
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明はビームリード型半導体装置の製造方法に関する
ものである。
ものである。
（従来技術） 従来、ビームリード型半導体装置の製造方法は所望のビ
ームリード型半導体素子の形成された半導体基板の上面
にワックスを塗布し石英板と貼り合せし後、該半導体基
板の裏面にネガのレジスト（20〜50cp）を塗布し、目合
せを行い、現像液で不要となったレジストを除去する。
次にプラズマ装置を使いパターンを形成した半導体基板
をアルミボートに並列に並べてフレオンガスによってプ
ラズマ処理を行い混酸液で半導体ウェハーを選択的にエ
ッチング除去してペレット状に分離する。次にペレット
１個ずつ石英板から分離し別の配列板に並べていた。
ームリード型半導体素子の形成された半導体基板の上面
にワックスを塗布し石英板と貼り合せし後、該半導体基
板の裏面にネガのレジスト（20〜50cp）を塗布し、目合
せを行い、現像液で不要となったレジストを除去する。
次にプラズマ装置を使いパターンを形成した半導体基板
をアルミボートに並列に並べてフレオンガスによってプ
ラズマ処理を行い混酸液で半導体ウェハーを選択的にエ
ッチング除去してペレット状に分離する。次にペレット
１個ずつ石英板から分離し別の配列板に並べていた。
半導体基板をプラズマ処理し混酸液でエッチングしペレ
ット状に分離する場合プラズマ処理の掛り方によって半
導体ウェハーのエッチングムラが発生しリードの付根ま
で出るオーバー不良と絶縁膜が出ない不足不良が発生す
る為歩留り及び信頼性を悪くし又エッチング作業に時間
がかかり作業能率を悪くする欠点があった。
ット状に分離する場合プラズマ処理の掛り方によって半
導体ウェハーのエッチングムラが発生しリードの付根ま
で出るオーバー不良と絶縁膜が出ない不足不良が発生す
る為歩留り及び信頼性を悪くし又エッチング作業に時間
がかかり作業能率を悪くする欠点があった。
（発明の目的） 本発明の目的は、半導体装置の信頼性及び製造歩留りと
作業能率を大幅に向上させることの出来る半導体装置の
製造方法を提供することである。
作業能率を大幅に向上させることの出来る半導体装置の
製造方法を提供することである。
（従来技術の問題点） 従来技術では、まず、ビームリード型半導体素子の形成
された半導体基板面を裏返してワックスを使って石英板
に貼り付ける。石英板に貼り合った半導体基板の裏面に
ネガのレジストを塗布しマスクを使って目合せを行い現
像液を吹き付けて不要となったレジストを除去しパター
ンを形成するプラズマ装置を使ってパターンを形成した
半導体基板をアルミボート並列に並べフレオンガスを５
〜100cc/min流しパワー30〜100Ｗ時間10〜50分間のプラ
ズマ処理を行い混酸の中に数分間漬けてリード上の絶縁
膜が出る様に選択的にエッチング除去しペレット状に分
離しワックスを溶し吸着治具にて石英板からペレットを
分離洗浄して別の平板に並べているがプラズマ処理を行
う時にアルミボートに石英板付き半導体基板を並列に並
べてプラズマ処理を、行っているが石英板にプラズマが
吸収され半導体基板のシリコン面でプラズマの掛り方が
悪くなる。混酸液でペレット状に分離する時プラズマの
掛り方が悪い所はエッチング速度が遅く絶縁膜が出ない
不良とエッチング速度が遅い部分を出そうとすると、プ
ラズマの掛りが良かった所のエッチングが進みリードの
付根まで見える不良などのエッチングムラが多発しやす
い。
された半導体基板面を裏返してワックスを使って石英板
に貼り付ける。石英板に貼り合った半導体基板の裏面に
ネガのレジストを塗布しマスクを使って目合せを行い現
像液を吹き付けて不要となったレジストを除去しパター
ンを形成するプラズマ装置を使ってパターンを形成した
半導体基板をアルミボート並列に並べフレオンガスを５
〜100cc/min流しパワー30〜100Ｗ時間10〜50分間のプラ
ズマ処理を行い混酸の中に数分間漬けてリード上の絶縁
膜が出る様に選択的にエッチング除去しペレット状に分
離しワックスを溶し吸着治具にて石英板からペレットを
分離洗浄して別の平板に並べているがプラズマ処理を行
う時にアルミボートに石英板付き半導体基板を並列に並
べてプラズマ処理を、行っているが石英板にプラズマが
吸収され半導体基板のシリコン面でプラズマの掛り方が
悪くなる。混酸液でペレット状に分離する時プラズマの
掛り方が悪い所はエッチング速度が遅く絶縁膜が出ない
不良とエッチング速度が遅い部分を出そうとすると、プ
ラズマの掛りが良かった所のエッチングが進みリードの
付根まで見える不良などのエッチングムラが多発しやす
い。
（発明の構成） 本発明は、プラズマ装置のアルミボートを半導体基板を
貼り合せた石英板同しが合わさる様なアルミボートにす
る事によって、フレオンガスを使いプラズマ処理する
と、半導体基板のシリコン面が均一に処理され混酸液で
ペレット状に分離が容易に出来ることを特徴とする半導
体の製造方法である。
貼り合せた石英板同しが合わさる様なアルミボートにす
る事によって、フレオンガスを使いプラズマ処理する
と、半導体基板のシリコン面が均一に処理され混酸液で
ペレット状に分離が容易に出来ることを特徴とする半導
体の製造方法である。
（作 用） 本発明はプラズマ装置のアルミボートを石英板同しが合
わさる様なボートにする事によってフレオンガスを使っ
たプラズマ処理で半導体基板のシリコン面が均一に処理
され混酸液の中に数分間漬けて選択的にエッチング除去
を行ってもエッチングムラがなく、１度に３〜４枚のエ
ッチングが可能になる。しかもリードの付根が出る事な
く、また絶縁膜が容易にだせる。
わさる様なボートにする事によってフレオンガスを使っ
たプラズマ処理で半導体基板のシリコン面が均一に処理
され混酸液の中に数分間漬けて選択的にエッチング除去
を行ってもエッチングムラがなく、１度に３〜４枚のエ
ッチングが可能になる。しかもリードの付根が出る事な
く、また絶縁膜が容易にだせる。
（発明の効果） 本発明は、石英板に貼り合わさった半導体基板にレジス
トにてパターンを形成せた後フレオンガスを使ってプラ
ズマ処理する時石英板同しが合わさる様なアルミボート
に立てて処理する事によって、半導体基板のシリコン面
が均一に処理され混酸液の中に数分間漬けて選択的にエ
ッチング除去を行ってもエッチングムラがなく、１度に
３〜４板のエッチングが可能になる。しかもリードの付
根が出る事なく、また絶縁膜が容易にだせ製造歩留り及
び信頼性が良くなり、しかも短時間のエッチング作業が
可能にする効果がある。
トにてパターンを形成せた後フレオンガスを使ってプラ
ズマ処理する時石英板同しが合わさる様なアルミボート
に立てて処理する事によって、半導体基板のシリコン面
が均一に処理され混酸液の中に数分間漬けて選択的にエ
ッチング除去を行ってもエッチングムラがなく、１度に
３〜４板のエッチングが可能になる。しかもリードの付
根が出る事なく、また絶縁膜が容易にだせ製造歩留り及
び信頼性が良くなり、しかも短時間のエッチング作業が
可能にする効果がある。
（実施例） まず第１図に示すように所望のビームリード型半導体素
子の形成され半導体基板１を前記ビームリード４が下に
なる様に裏返して例えばスカイコートなどのワックス５
を用いて石英などの平板６に貼り付ける。次に前記半導
体基板の裏面に例えばOMR83のネガレジストで粘度が20
〜400cpのレジスト２を塗布し、次にガラスマスク３を
使って前記半導体基板との目合せを行い現像液を半導体
基板に吹き付けて不要となったレジストを除去し半導体
基板裏面にレジストにてパターンを形成する。
子の形成され半導体基板１を前記ビームリード４が下に
なる様に裏返して例えばスカイコートなどのワックス５
を用いて石英などの平板６に貼り付ける。次に前記半導
体基板の裏面に例えばOMR83のネガレジストで粘度が20
〜400cpのレジスト２を塗布し、次にガラスマスク３を
使って前記半導体基板との目合せを行い現像液を半導体
基板に吹き付けて不要となったレジストを除去し半導体
基板裏面にレジストにてパターンを形成する。
次に２図の(a),(b),(c)に示すようにプラズマ装置を使
い、前記半導体装置１１をアルミボート１７に石英板１
６同しが合わさる様に立ててプラズマ装置内にセットし
フレオンガス１９を５〜100cc/min流してパワーを30〜1
00Ｗで１０分〜１時間のCF4プラズマ処理を行い前記半
導体基板２０のシリコン面を少しエッチング処理する。
い、前記半導体装置１１をアルミボート１７に石英板１
６同しが合わさる様に立ててプラズマ装置内にセットし
フレオンガス１９を５〜100cc/min流してパワーを30〜1
00Ｗで１０分〜１時間のCF4プラズマ処理を行い前記半
導体基板２０のシリコン面を少しエッチング処理する。
次に３図に示すように前記半導体基板をエッチング専用
キャリャー２３にセットし、エッチング槽２２の混酸液
２１の中にキャリャー２３を漬け半導体基板１１のレジ
スト１２のパターンをマスクに２〜８分間選択的にシリ
コンをエッチング除去しリード１４上の絶縁膜２６を出
してペレット２５状に分離する。
キャリャー２３にセットし、エッチング槽２２の混酸液
２１の中にキャリャー２３を漬け半導体基板１１のレジ
スト１２のパターンをマスクに２〜８分間選択的にシリ
コンをエッチング除去しリード１４上の絶縁膜２６を出
してペレット２５状に分離する。
次に４図の(a),(b)に示すように前記ペレット２５配線
面のワックス１５を加熱ヒーター２７で溶しペレット１
個づつ石英板１６から分離洗浄して別の配列板２８に並
べている。
面のワックス１５を加熱ヒーター２７で溶しペレット１
個づつ石英板１６から分離洗浄して別の配列板２８に並
べている。
（発明のまとめ） 本発明方法によれば半導体基板の裏面にレジストにてパ
ターンを形成させた後プラズマ処理用アルミボートに半
導体基板を貼り合わせた石英板同しが合わさる様にセッ
トしフレオンガスのプラズマ処理し半導体基板のシリコ
ンをムラなく少しエッチング除去後半導体基板を混酸液
の中に漬けてエッチングムラが生じず、一度に数枚のバ
ッチ処理が可能になり、その効果は実用上、非常に大き
いものである。
ターンを形成させた後プラズマ処理用アルミボートに半
導体基板を貼り合わせた石英板同しが合わさる様にセッ
トしフレオンガスのプラズマ処理し半導体基板のシリコ
ンをムラなく少しエッチング除去後半導体基板を混酸液
の中に漬けてエッチングムラが生じず、一度に数枚のバ
ッチ処理が可能になり、その効果は実用上、非常に大き
いものである。
第１図乃至第４図は本発明の実施例を説明するための断
面図である。 １……半導体基板、１１……ビームリード型半導体素子
の形成された半導体基板、２，１２……レジスト、３…
…ガラスマスク、４，１４……ビームリード、５，１５
……ワックス、６，１６……石英板、１７……アルミボ
ート、１８……プラズマ装置、１９……フレオンガス、
２０……シリコン面、２１……混酸液、２２……エッチ
ング槽、２３……エッチング専用キャリャー、２４……
ペレット吸着用治具、２５……ペレット、２６……絶縁
膜、２７……加熱ヒーター、２８……ガラス板である。
面図である。 １……半導体基板、１１……ビームリード型半導体素子
の形成された半導体基板、２，１２……レジスト、３…
…ガラスマスク、４，１４……ビームリード、５，１５
……ワックス、６，１６……石英板、１７……アルミボ
ート、１８……プラズマ装置、１９……フレオンガス、
２０……シリコン面、２１……混酸液、２２……エッチ
ング槽、２３……エッチング専用キャリャー、２４……
ペレット吸着用治具、２５……ペレット、２６……絶縁
膜、２７……加熱ヒーター、２８……ガラス板である。
Claims (1)
- 【請求項１】ビームリード型半導体素子が形成された半
導体基板面を石英板に貼り付ける工程と、前記半導体基
板の他の面にレジストを用いてパターンを形成する工程
と、２枚の前記半導体基板を前記石英板同士が接触する
ように重ね合わせて１組とし、複数の前記組に対して同
時にプラズマ処理を施す工程と、前記半導体基板を混酸
液の中に浸漬し、前記レジストを用いたパターンをマス
クにして前記半導体基板を選択的に除去し、ペレットに
分離する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22461184A JPH0644592B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22461184A JPH0644592B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102046A JPS61102046A (ja) | 1986-05-20 |
| JPH0644592B2 true JPH0644592B2 (ja) | 1994-06-08 |
Family
ID=16816435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22461184A Expired - Lifetime JPH0644592B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644592B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523775B2 (ja) * | 1972-07-08 | 1977-01-29 | ||
| JPS58180043A (ja) * | 1982-04-15 | 1983-10-21 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-25 JP JP22461184A patent/JPH0644592B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102046A (ja) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| JPH0345895B2 (ja) | ||
| EP0485582B1 (en) | Method of producing microbump circuits for flip chip mounting | |
| US7192848B2 (en) | Method for manufacturing mesa semiconductor device | |
| CN111223756A (zh) | 晶圆清洗方法及半导体器件制作方法 | |
| EP0025261B1 (en) | A method of manufacturing a semiconductor device | |
| CN107180754A (zh) | 等离子体处理方法 | |
| CN112271133A (zh) | 一种基于三层胶的金属剥离方法 | |
| JPH0644592B2 (ja) | 半導体装置の製造方法 | |
| CN109557774A (zh) | 光刻胶去除方法及铝制程工艺方法 | |
| JPS60148150A (ja) | 半導体装置の製造方法 | |
| JPS59105340A (ja) | ビ−ムリ−ド型半導体装置の製造方法 | |
| JP2003142475A (ja) | 半導体装置の製造方法 | |
| RU2037909C1 (ru) | Способ изготовления полупроводниковых приборов | |
| US20050112903A1 (en) | Process for removing tungsten particles after tungsten etch-back | |
| JPS6077148A (ja) | ガラス基板の加工方法 | |
| JPH0629647A (ja) | フォトレジストの剥離方法 | |
| KR100341636B1 (ko) | 유리표면안정화를통하여원형다이오드칩들을제조하는방법 | |
| JPS5918639A (ja) | 半導体装置の製造方法 | |
| JPH1027745A (ja) | 半導体装置の製造方法 | |
| CN117832327A (zh) | 一种高细铟凸点的制备方法、铟凸点阵列和红外探测器 | |
| JPS6283661A (ja) | シリコン・ウエハ−キヤピラリイ・カラム製法 | |
| JPS62207886A (ja) | アルミニウム膜のエツチング液組成物 | |
| JPS61198747A (ja) | 半導体チツプの製造方法 | |
| JPS6081831A (ja) | 微小チツプへの保護被膜形成方法 |