JPH0640577B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0640577B2 JPH0640577B2 JP60112027A JP11202785A JPH0640577B2 JP H0640577 B2 JPH0640577 B2 JP H0640577B2 JP 60112027 A JP60112027 A JP 60112027A JP 11202785 A JP11202785 A JP 11202785A JP H0640577 B2 JPH0640577 B2 JP H0640577B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- oxygen
- amorphous
- layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 Ar and Si Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、ＰＮ接合が基体表面と接するような半導体
装置で表面不活性層を有する半導体装置の製造方法に関
するものである。
装置で表面不活性層を有する半導体装置の製造方法に関
するものである。
（従来の技術） 従来、この種の装置はこの発明の出願人と同一出願人に
より出願された特願昭５６−１５３０２２号明細書に記
載されているように、ＰＮ接合が基体表面と接するよう
な半導体装置の表面を不活性化するための手段として酸
素または窒素を含んだ非晶質または多結晶Si薄膜を設け
たものであった。
より出願された特願昭５６−１５３０２２号明細書に記
載されているように、ＰＮ接合が基体表面と接するよう
な半導体装置の表面を不活性化するための手段として酸
素または窒素を含んだ非晶質または多結晶Si薄膜を設け
たものであった。
第３図は従来の半導体装置の例を示す断面図である。こ
こでは、ＰＮダイオードを例にとっている。この第３図
において、１はＮ型シリコン半導体基体であり、このＮ
型シリコン半導体基体１に、その表面の絶縁膜２の開口
部からＰ型半導体領域３が形成されている。
こでは、ＰＮダイオードを例にとっている。この第３図
において、１はＮ型シリコン半導体基体であり、このＮ
型シリコン半導体基体１に、その表面の絶縁膜２の開口
部からＰ型半導体領域３が形成されている。
この半導体基体１の主表面側でＰＮ接合の露出部に接す
ることなく、かつ周囲の半導体領域に比べて低不純物濃
度の半導体領域に接した状態で酸素または窒素を含んだ
非晶質Siまたは多結晶Siである半絶縁性膜４が以下に述
べる堆積方法とそれに続くフォトエッチング工程の加工
によって配置されている。
ることなく、かつ周囲の半導体領域に比べて低不純物濃
度の半導体領域に接した状態で酸素または窒素を含んだ
非晶質Siまたは多結晶Siである半絶縁性膜４が以下に述
べる堆積方法とそれに続くフォトエッチング工程の加工
によって配置されている。
半絶縁性膜４の上にはSiO2などの絶縁膜５が新たに配置
されている。この絶縁膜５は電極６と半絶縁性膜４との
直接の接触を防止するためである。
されている。この絶縁膜５は電極６と半絶縁性膜４との
直接の接触を防止するためである。
半絶縁性膜４は通常SiH4，N2O，NH3ガスによる気相成長
で形成され、ガス流量比、成長温度を変えることで１〜
５０atom％の酸素または窒素を含有する非晶質または多
結晶Siとして形成されて、半絶縁性の膜となり、不活性
効果を示す。
で形成され、ガス流量比、成長温度を変えることで１〜
５０atom％の酸素または窒素を含有する非晶質または多
結晶Siとして形成されて、半絶縁性の膜となり、不活性
効果を示す。
ここで、不活性効果というのは、半絶縁性膜４と半導体
基体１の表面の間の境界面に生成される電荷を排除、も
しくは防止することを意味しており、半絶縁性膜４はＰ
Ｎ接合の逆バイアス時に空乏層が広がり得る幅にわたっ
ている。
基体１の表面の間の境界面に生成される電荷を排除、も
しくは防止することを意味しており、半絶縁性膜４はＰ
Ｎ接合の逆バイアス時に空乏層が広がり得る幅にわたっ
ている。
（発明が解決しようとする問題点） しかしながら、上記構成の半導体装置では、気相反応中
でのガスの混合状態を正確に制御できないため、半絶縁
性膜４中に含まれる酸素または窒素の量を膜中全体にわ
たって均一に配置することが難しかった。
でのガスの混合状態を正確に制御できないため、半絶縁
性膜４中に含まれる酸素または窒素の量を膜中全体にわ
たって均一に配置することが難しかった。
特に反応開始直後では、反応炉内で均一なガスの混合状
態を得にくいため、不活性効果を最も左右するところの
半導体基体１の表面との境界面では膜中に所望の濃度に
均一に酸素または窒素を配置することは前記の形成法で
は制御が難しかった。
態を得にくいため、不活性効果を最も左右するところの
半導体基体１の表面との境界面では膜中に所望の濃度に
均一に酸素または窒素を配置することは前記の形成法で
は制御が難しかった。
このため、例えば、境界面近傍で膜中の酸素濃度が高く
なると、半絶縁性膜４中に電荷の捕獲、蓄積が生じやす
くなり十分な不活性効果を発揮しえず、半導体装置の電
圧・電流特性にヒステイシスを生じるという問題点があ
った。
なると、半絶縁性膜４中に電荷の捕獲、蓄積が生じやす
くなり十分な不活性効果を発揮しえず、半導体装置の電
圧・電流特性にヒステイシスを生じるという問題点があ
った。
また、逆に酸素濃度が不足すると半導体基体側でリーク
を生じるという問題点があった。
を生じるという問題点があった。
この発明は、前記従来技術が持っている問題点のうち、
半導体基体表面と半絶縁性膜との境界での酸素または窒
素を均一に配置することの困難性にともなう電圧・電流
特性にヒステリシスを生じる点と、半導体基体側にリー
クを生じる点について解決した半導体装置の製造方法を
提供するものである。
半導体基体表面と半絶縁性膜との境界での酸素または窒
素を均一に配置することの困難性にともなう電圧・電流
特性にヒステリシスを生じる点と、半導体基体側にリー
クを生じる点について解決した半導体装置の製造方法を
提供するものである。
（問題点を解決するための手段） この発明は、半導体装置の製造方法において、半導体基
体の主表面の露見した部分にイオンを注入して非晶質層
の形成後酸素または窒素の少なくとも一方をイオン注入
して半絶縁層を形成する工程を導入したものである。
体の主表面の露見した部分にイオンを注入して非晶質層
の形成後酸素または窒素の少なくとも一方をイオン注入
して半絶縁層を形成する工程を導入したものである。
（作 用） この発明によれば、以上のような製造工程を導入したの
で、非晶質層中に含まれる酸素量または窒素量の濃度を
均一に配置する。
で、非晶質層中に含まれる酸素量または窒素量の濃度を
均一に配置する。
（実施例） 以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。
て図面に基づき説明する。
第１図はこの発明の半導体装置の一実施例の構成を示す
断面図であり、ここではＰＮダイオードを例にとって示
してある。この第１図において、Ｎ型シリコン半導体基
体１１にＰ型半導体領域12が形成されている。
断面図であり、ここではＰＮダイオードを例にとって示
してある。この第１図において、Ｎ型シリコン半導体基
体１１にＰ型半導体領域12が形成されている。
半導体基体１１の主表面側でＰＮ接合の露出部に接する
ことなく、かつ周囲の半導体領域に比べて低不純物濃度
の半導体領域に以下に述べる方法で形成された酸素また
は窒素を含む半絶縁層１３が配置されている。この半絶
縁層１３の上にはSiO2などの絶縁膜１４を配置すること
が必要である。これは電極１５との直接の接触を防ぐた
めのものである。
ことなく、かつ周囲の半導体領域に比べて低不純物濃度
の半導体領域に以下に述べる方法で形成された酸素また
は窒素を含む半絶縁層１３が配置されている。この半絶
縁層１３の上にはSiO2などの絶縁膜１４を配置すること
が必要である。これは電極１５との直接の接触を防ぐた
めのものである。
次に、この実施例の重要な構成条件の一つについて述べ
る。Ｐ型半導体領域１２の外側にあって、かつ半導体基
体１１の主表面側に通常のホトリソ工程にて開口部を形
成し、半導体基体１１の一部を露見させた後、例えばAr
やSiを高濃度にイオン注入して非晶質層を形成し、その
後、開口部へ酸素をイオン注入して半絶縁層１３の非晶
質層を配置することがこの実施例の重要な特徴の一つで
ある。
る。Ｐ型半導体領域１２の外側にあって、かつ半導体基
体１１の主表面側に通常のホトリソ工程にて開口部を形
成し、半導体基体１１の一部を露見させた後、例えばAr
やSiを高濃度にイオン注入して非晶質層を形成し、その
後、開口部へ酸素をイオン注入して半絶縁層１３の非晶
質層を配置することがこの実施例の重要な特徴の一つで
ある。
ここで、非晶質層の形成について以下に詳しく述べる。
半導体基体１１にイオン注入すると格子欠陥の他に非晶
質領域が発生する。欠陥数および非晶質領域の程度は注
入するイオンの質量と注入量に依存し、Ar，Siのような
重いイオンでは1014〜１０15個／cm2の注入量で非晶質
領域の形成が始まる。
半導体基体１１にイオン注入すると格子欠陥の他に非晶
質領域が発生する。欠陥数および非晶質領域の程度は注
入するイオンの質量と注入量に依存し、Ar，Siのような
重いイオンでは1014〜１０15個／cm2の注入量で非晶質
領域の形成が始まる。
この非晶質領域はアニールにより単結晶構造に回復する
ものであるが、通常５００℃以下でのアニールでは完全
に回復せず、非晶質領域は多く残されることが判ってい
る。
ものであるが、通常５００℃以下でのアニールでは完全
に回復せず、非晶質領域は多く残されることが判ってい
る。
第２図にSiに質量数が近いＰ（リン）イオンを注入した
ときのアニール効果の例を示す。ここでは６００℃以上
でキャリア濃度が急増しており、非晶質領域が回復して
いることが判るが、５００℃付近では回復は完全でな
く、非晶質領域が残される。
ときのアニール効果の例を示す。ここでは６００℃以上
でキャリア濃度が急増しており、非晶質領域が回復して
いることが判るが、５００℃付近では回復は完全でな
く、非晶質領域が残される。
このため、イオン注入によって形成された非晶質領域へ
酸素イオンを１〜５０atom％の範囲内で所望の濃度にイ
オン注入し、その後の処理を500℃以下にして半絶縁層
１３が形成され、不活性層を有する半導体装置が完成す
る。
酸素イオンを１〜５０atom％の範囲内で所望の濃度にイ
オン注入し、その後の処理を500℃以下にして半絶縁層
１３が形成され、不活性層を有する半導体装置が完成す
る。
半絶縁層１３の形成には上記以外に前記ホトリソ工程に
て開口部を形成した後、酸素を高濃度にイオン注入して
非晶質層の形成とこの非晶質層中への酸素の導入を同時
に行なうことも可能である。
て開口部を形成した後、酸素を高濃度にイオン注入して
非晶質層の形成とこの非晶質層中への酸素の導入を同時
に行なうことも可能である。
また、上記例では、酸素について説明したが、窒素につ
いても同様の工程で非晶質層１３の形成は可能である。
いても同様の工程で非晶質層１３の形成は可能である。
（発明の効果） 以上詳細に説明したようにこの発明によれば、半導体基
体表面の不活性層としての半絶縁層を配置するのにあら
かじめ形成した非晶質層へ酸素をイオン注入するか、ま
たは非晶質層を酸素イオン注入と同時に形成するように
したので、非晶質層中に含まれる酸素量を所望の濃度に
均一に配置することが容易となり、非晶質中での酸素の
過不足がなくなり、安定な不活性層を得ることができ
る。
体表面の不活性層としての半絶縁層を配置するのにあら
かじめ形成した非晶質層へ酸素をイオン注入するか、ま
たは非晶質層を酸素イオン注入と同時に形成するように
したので、非晶質層中に含まれる酸素量を所望の濃度に
均一に配置することが容易となり、非晶質中での酸素の
過不足がなくなり、安定な不活性層を得ることができ
る。
これにともない、半導体装置の電圧・電流特性でのヒス
テリシスや半導体基体側でのリーク発生が素子できる効
果が期待できる。特に１００Ｖ以上の高耐圧特性を要求
される半導体装置では不活性化に対する効果が大きい。
テリシスや半導体基体側でのリーク発生が素子できる効
果が期待できる。特に１００Ｖ以上の高耐圧特性を要求
される半導体装置では不活性化に対する効果が大きい。
第１図はこの発明を適用した場合の実施例を示す半導体
装置の断面図、第２図はこの発明の半導体装置の製造方
法における非晶質形成工程でのアニール温度対キャリア
濃度の関係を示す図、第３図は従来の半導体装置の断面
図である。 １１……半導体基体、１２……Ｐ型半導体領域、１３…
…半絶縁層、１４……絶縁膜、１５……電極。
装置の断面図、第２図はこの発明の半導体装置の製造方
法における非晶質形成工程でのアニール温度対キャリア
濃度の関係を示す図、第３図は従来の半導体装置の断面
図である。 １１……半導体基体、１２……Ｐ型半導体領域、１３…
…半絶縁層、１４……絶縁膜、１５……電極。
Claims (2)
- 【請求項１】半導体基体の一主表面の第１領域を囲む第
２領域に上記一主表面が露出するように開口部を設ける
工程と、 上記開口部から上記一主表面にイオンを注入して非晶質
層を形成する工程と、 上記非晶質層へ酸素または窒素の少なくとも一方をイオ
ン注入して半絶縁層を形成する工程と、 上記一主表面の第１領域に拡散層を形成する工程と、 よりなる半導体装置の製造方法。 - 【請求項２】上記拡散層は上記半導体層基体と逆導電型
であることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112027A JPH0640577B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112027A JPH0640577B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271869A JPS61271869A (ja) | 1986-12-02 |
| JPH0640577B2 true JPH0640577B2 (ja) | 1994-05-25 |
Family
ID=14576161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60112027A Expired - Fee Related JPH0640577B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640577B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123562A (en) * | 1975-04-21 | 1976-10-28 | Sony Corp | Production method of semiconductor device |
-
1985
- 1985-05-27 JP JP60112027A patent/JPH0640577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61271869A (ja) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412868A (en) | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth | |
| EP0137645A2 (en) | Method of forming a shallow N-type region | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US4216574A (en) | Charge coupled device | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0640577B2 (ja) | 半導体装置の製造方法 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10303207A (ja) | 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JP2563798B2 (ja) | 半導体装置の製造方法 | |
| JPS6328505B2 (ja) | ||
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS61276368A (ja) | 半導体装置及びその製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH0766399A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |