JPH063902B2 - External timing pull-in method - Google Patents
External timing pull-in methodInfo
- Publication number
- JPH063902B2 JPH063902B2 JP59161119A JP16111984A JPH063902B2 JP H063902 B2 JPH063902 B2 JP H063902B2 JP 59161119 A JP59161119 A JP 59161119A JP 16111984 A JP16111984 A JP 16111984A JP H063902 B2 JPH063902 B2 JP H063902B2
- Authority
- JP
- Japan
- Prior art keywords
- timing pulse
- external
- internal timing
- internal
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本考案は変復調装置の外部タイミング引込み方式に係
り、特に変復調装置に複数の種類のタイミングを有する
装置が接続される場合でも、変復調装置の内部タイミン
グを外部タイミング装置に急速に引込ませることができ
るようにしたものに関する。The present invention relates to an external timing pull-in method for a modulator / demodulator, and particularly when the modulator / demodulator is connected to a device having a plurality of types of timings, the inside of the modulator / demodulator The present invention relates to a device which allows timing to be rapidly drawn into an external timing device.
変復調装置を動作させるためにデータと同期したタイミ
ング・パルスが必要である。通常タイミング・パルスの
立上りでデータが変換するように構成されており、その
ため前記の如きタイミング・パルスが必要である。変復
調装置では、基本クロックを分周することにより、例え
ば２４００Hzとか、４８００Hzというような内部タイミ
ング・パルスを発生している。Timing pulses synchronized with the data are required to operate the modem. Normally, the data is converted at the rising edge of the timing pulse, and thus the timing pulse as described above is necessary. The modulator / demodulator generates an internal timing pulse of, for example, 2400 Hz or 4800 Hz by dividing the basic clock.
ところで変復調装置には端末装置とか、コンピュータの
ような外部データ処理装置が接続されており、この外部
データ処理装置（以下外部装置という）はこれまたその
装置自体のタイミング・パルスで動作している。したが
って変復調装置の始動時ではその内部タイミング・パル
スの位相を外部装置のタイミング・パルスの位相と一致
させる処理すなわち外部タイミング引込み処理が必要で
ある。By the way, a terminal device or an external data processing device such as a computer is connected to the modulation / demodulation device, and this external data processing device (hereinafter referred to as an external device) also operates according to its own timing pulse. Therefore, at the time of starting the modulator / demodulator, it is necessary to perform a process for matching the phase of the internal timing pulse with the phase of the timing pulse of the external device, that is, an external timing pull-in process.
このような外部タイミング引込み処理を行うため、従来
では、第３図(a),(b)に示す如く、変換点検出回路１０
により外部タイミング・パルスの立上り変化点を検出し
てこれにより内部タイミング発生回路１１を制御してこ
の内部タイミング・パルスの立上りを外部タイミング・
パルスの立上りに一致させていた。In order to perform such an external timing pull-in process, conventionally, as shown in FIGS. 3 (a) and 3 (b), the conversion point detection circuit 10 is used.
Detects the rising change point of the external timing pulse and controls the internal timing generation circuit 11 to detect the rising edge of this internal timing pulse.
It matched the rising edge of the pulse.
前記第３図に示すような方式は外部装置が１種類であり
その外部タイミング・パルスと内部タイミング・パルス
が同一の場合、もしくは外部タイミング・パルスが内部
タイミング・パルスよりも周波数が大なる場合には非常
に短時間で引込み処理が行われるので非常に有効であ
る。The system shown in FIG. 3 has one type of external device, and when the external timing pulse and the internal timing pulse are the same, or when the frequency of the external timing pulse is larger than that of the internal timing pulse. Is very effective because the drawing process is performed in a very short time.
ところが最近では外部装置の動作速度すなわち外部タイ
ミング・パルスが１種類ではなく、複数種類のものが使
用されている。そのため、それに応じた変復調装置を使
用すればよいが、各種類毎に専用のものを製作すればコ
スト高になるため、複数の種類の外部タイミング・パル
スに対しても接続使用することのできる変復調装置の開
発が要求されている。したがってこのような要求に対応
するためには、内部タイミング・パルスよりも異なる外
部タイミング・パルスに対して急速に引込み処理ができ
るようにした変復調装置を必要とすることになる。However, recently, the operating speed of the external device, that is, the external timing pulse is not one type, but a plurality of types are used. Therefore, a modulator / demodulator corresponding to it can be used, but if a dedicated one for each type is manufactured, the cost will increase, so a modulator / demodulator that can be connected and used for multiple types of external timing pulses Equipment development is required. Therefore, in order to meet such a demand, a modulation / demodulation device capable of rapidly performing pull-in processing for an external timing pulse different from the internal timing pulse is required.
本発明は、前記の如く、内部タイミング・パルスと異な
る複数の種類の外部タイミング・パルスと急速に引込み
処理を行うことができるようにした外部タイミング引込
み方式を提供するため、外部タイミング・パルスの立上
り点を示す立上り点検出信号により内部タイミング・パ
ルスを同期する内部タイミング発生回路を備えた変復調
装置において、外部タイミング・パルスの立上り点およ
び立下り点を検出する変換点検出回路と、該変換点検出
回路の検出出力の出力周期が内部タイミング・パルスの
周期よりも大きいか小さいかを判定する時間監視回路と
を設け、該時間監視回路の判定出力に応じて、外部タイ
ミング・パルスの周期が内部タイミング・パルスの周期
よりも小さい場合には、内部タイミング発生回路を外部
タイミング・パルスの立上り検出信号により同期せし
め、外部タイミング・パルスの周期が内部タイミング・
パルスの周期よりも大きい場合には外部タイミング・パ
ルスの立上り検出信号と立下り検出信号とにより内部タ
イミング・パルスを同期せしめることを特徴とする。As described above, the present invention provides an external timing pull-in method capable of rapidly performing pull-in processing with a plurality of types of external timing pulse different from the internal timing pulse. In a modulator / demodulator equipped with an internal timing generation circuit that synchronizes internal timing pulses with a rising point detection signal indicating a point, a conversion point detection circuit for detecting the rising and falling points of an external timing pulse, and the conversion point detection circuit A time monitoring circuit for determining whether the output cycle of the detection output of the circuit is larger or smaller than the cycle of the internal timing pulse is provided, and the cycle of the external timing pulse is determined according to the judgment output of the time monitoring circuit.・ If the period is less than the pulse period, set the internal timing generator to the external timing pulse. It allowed synchronized by the rising detection signal, the period the internal timing of the external timing pulses
When it is longer than the pulse period, the internal timing pulse is synchronized with the rising detection signal and the falling detection signal of the external timing pulse.
本発明により、第２図(e)に示す如く、内部タイミング
・パルスよりも大きな周期を有する外部タイミング・パ
ルスに対しては、外部タイミング・パルスの立下り点で
内部タイミング・パルスの引込みを行うことができるの
で、次の外部タイミング・パルスの立上り点をまつまで
もなく急速に引込みを行うことができるので、内部タイ
ミング・パルスの１サイクル以内に引込みすることがで
きる。According to the present invention, as shown in FIG. 2 (e), for an external timing pulse having a period larger than that of the internal timing pulse, the internal timing pulse is pulled in at the falling point of the external timing pulse. Therefore, the rising point of the next external timing pulse can be pulled in rapidly without any delay, so that it can be pulled in within one cycle of the internal timing pulse.
本発明の一実施例を第１図および第２図にもとづき説明
する。An embodiment of the present invention will be described with reference to FIGS. 1 and 2.
第１図は本発明の一実施例構成図であり、第２図はその
動作説明図である。FIG. 1 is a configuration diagram of an embodiment of the present invention, and FIG. 2 is an operation explanatory diagram thereof.
図中、１は変換点検出回路であって外部タイミング・パ
ルスの立上り点および立下り点をそれぞれ検出するも
の、２は第１カウンタであって前記変換点検出回路１か
ら出力される変換点検出信号をカウントしてこれを後述
する第１時間監視回路４に出力するもの、３は第２カウ
ンタであって前記変換点検出回路１から出力される変換
点検出信号をカウントしてこれを後述する第２時間監視
回路５に出力するもの、４は第１時間監視回路であって
第１カウンタ２より出力されるカウント・タイミング
が、第２図(f)で示す、内部タイミング・パルスの半周
期toよりも小さいかまたは等しいことつまりto以下であ
ることを検出するもの、５は第２時間監視回路であって
第２カウンタ２より出力されるカウント・タイミングが
前記内部タイミング・パルスの半周期toよりも大きいこ
とを検出するもの、６は内部タイミング発生回路であっ
て第１時間監視回路４から出力信号が印加されたとき前
記変換点検出回路１から伝達される立上り点検出信号に
周期して立上がる内部タイミング・パルスを発生させま
た第２時間監視回路５から出力信号が印加されたとき前
記変換点検出回路１から伝達される立上り点検出信号ま
たは立下り点検出信号のいずれか早いものに同期して立
上がる内部タイミング・パルスを発生させるものであ
る。In the figure, reference numeral 1 is a conversion point detection circuit for detecting rising and falling points of an external timing pulse, and 2 is a first counter for detecting conversion points output from the conversion point detection circuit 1. What counts the signal and outputs it to the first time monitoring circuit 4 described later, 3 is a second counter, which counts the conversion point detection signal output from the conversion point detection circuit 1 and will be described later. What is output to the second time monitoring circuit 5, 4 is the first time monitoring circuit, and the count timing output from the first counter 2 is a half cycle of the internal timing pulse shown in FIG. 2 (f). Detecting that the value is less than or equal to to, that is, less than or equal to to, 5 is a second time monitoring circuit, and the count timing output from the second counter 2 is the internal timing pulse. 6 is an internal timing generation circuit for detecting a rising point transmitted from the conversion point detection circuit 1 when an output signal is applied from the first time monitoring circuit 4. Of the rising point detection signal or the falling point detection signal transmitted from the conversion point detection circuit 1 when an internal timing pulse rising periodically is generated in the signal and an output signal is applied from the second time monitoring circuit 5. An internal timing pulse that rises in synchronism with the earlier one is generated.
次に本発明の動作を説明する。Next, the operation of the present invention will be described.
変復調装置の内部タイミング・パルスは、第２図(f)に
示す如く、周波数がＮでその周期が２t0したがって半サ
イクルt0で発生されるものである。また、この変復調装
置に接続される外部装置は、第２図(a)〜(e)に示す如
く、周波数が内部タイミング・パルスの周波数と同一の
Ｎのもの（第２図(d)）もあれば、その２倍〜４倍の２
Ｎ〜４Ｎ（第２図(c),(b),(a)のものもあり、また周波
数が半分の1/2Ｎのもの（第２図(e)の場合もある。The internal timing pulse of the modulator / demodulator is generated at a frequency of N and a period of 2t 0 and therefore a half cycle t 0 , as shown in FIG. 2 (f). Further, as shown in FIGS. 2 (a) to 2 (e), the external device connected to the modulation / demodulation device may be one having N whose frequency is the same as the frequency of the internal timing pulse (FIG. 2 (d)). If there is, 2 to 4 times that 2
There are also N to 4N (Figs. 2 (c), (b), (a), and 1 / 2N half the frequency (Fig. 2 (e)).
したがって、周波数がＮ〜４Ｎ（またはそれ以上のも
の）が接続される場合に、変換点検出回路１からはその
外部タイミング・パルスの変換点の毎に変換点検出信号
が第１カウンタ２および第２カウンタ３に出力され、ま
た外部タイミング・パルスの立上り時点では立上り点検
出信号が内部タイミング発生回路６に出力され外部タイ
ミング・パルスの立下り時点では立下り点検出信号が同
じく出力される。Therefore, when the frequencies N to 4N (or higher) are connected, the conversion point detection circuit 1 outputs the conversion point detection signal for each conversion point of the external timing pulse to the first counter 2 and the second counter 2. 2 The counter 3 outputs the rising point detection signal to the internal timing generating circuit 6 at the rising edge of the external timing pulse and the falling point detection signal at the falling edge of the external timing pulse.
外部タイミング・パルスとして第２図(a)に示す周波数
４Ｎのものが印加される場合を例として説明する。An example will be described in which an external timing pulse having a frequency of 4N shown in FIG. 2 (a) is applied.
第２図(a)に示す如く、周波数４Ｎの外部タイミング・
パルスが変換点検出回路１に入力されると、時刻T0,T1
…で変換点検出信号が第１カウンタ２および第２カウン
タ３に出力される。そしてこのT0−T1の時間t1が第２図
(f)で示す内部タイミング・パルスの半サイクル周期t0
より小さいかもしくは等しいか、あるいは長いかが第１
時間監視回路４および第２時間監視回路５によりチェッ
クされる。この場合t1＜t0なので、第１時間監視回路４
から出力されるので、内部タイミング発生回路６は時刻
T2において変換点検出回路１より印加される立上り点検
出信号に同期してその内部タイミング・パルスを発生さ
せる。これにより内部タイミング・パルスを外部タイミ
ング・パルスの次の立上り点で同期させることができ
る。外部タイミング・パルスが第２図(b)〜(d)に示す周
波数の場合も同様にして同期させることができるので、
いずれも内部タイミング・パルスの１サイクル以内で引
込みを行うことができる。As shown in Fig. 2 (a), external timing of frequency 4N
When the pulse is input to the conversion point detection circuit 1, time T 0 , T 1
Then, the conversion point detection signal is output to the first counter 2 and the second counter 3. The time t 1 of the T 0 -T 1 second FIG
Half cycle period t 0 of internal timing pulse shown in (f)
First less than, equal to, or longer
It is checked by the time monitoring circuit 4 and the second time monitoring circuit 5. In this case, since t 1 <t 0 , the first time monitoring circuit 4
Is output from the internal timing generation circuit 6,
At T 2 , its internal timing pulse is generated in synchronization with the rising point detection signal applied from the conversion point detection circuit 1. This allows the internal timing pulse to be synchronized at the next rising edge of the external timing pulse. When the external timing pulse has the frequency shown in Fig. 2 (b) to (d), it can be synchronized in the same manner.
In either case, the pull-in can be performed within one cycle of the internal timing pulse.
ところで外部タイミング・パルスが、第２図(e)で示す
如く、内部タイミング・パルスより小さな周波数の場合
には、時刻T0で変換点検出信号が出力され、これが第１
カウンタ２および第２カウンタ３を経由して第１時間監
視回路４および第２時間監視回路５に伝達されたのち、
内部タイミング・パルスの半サイクル時間t0を経過して
も次の変換点検出信号が出力されないので、今度は第２
時間監視回路５がこのt0経過後に出力信号を内部タイミ
ング発生回路６に出力する。これにもとづき内部タイミ
ング発生回路６はその次に変換点検出回路１より伝達さ
れる立下り点検出信号（または立上り点検出信号）に同
期して立上る内部タイミング・パルスを発生するので、
第２図(e)の時刻Teでこの内部タイミング・パルスを立
上り発生させることになる。このようにして第２図(e)
の如き外部タイミング・パルスの外部回路でも、内部タ
イミング・パルスの１サイクル以内で引込みを行うこと
ができる。By the way, when the external timing pulse has a frequency lower than that of the internal timing pulse as shown in FIG. 2 (e), the conversion point detection signal is output at time T 0 , and this is the first
After being transmitted to the first time monitoring circuit 4 and the second time monitoring circuit 5 via the counter 2 and the second counter 3,
Since the next conversion point detection signal is not output even after the half cycle time t 0 of the internal timing pulse has passed, this time the second conversion point detection signal is output.
The time monitoring circuit 5 outputs an output signal to the internal timing generation circuit 6 after the lapse of this t 0 . Based on this, the internal timing generation circuit 6 generates an internal timing pulse that rises in synchronization with the falling point detection signal (or rising point detection signal) transmitted from the conversion point detection circuit 1 next time.
This internal timing pulse rises at time Te in FIG. 2 (e). In this way, FIG. 2 (e)
Even in the external circuit of the external timing pulse as described above, the pull-in can be performed within one cycle of the internal timing pulse.
次に、第４図により、前記第２図（ｅ）に示す如く、外
部タイミング・パルスの周期が内部タイミング・パルス
の周期より大きい場合の、本発明における同期引込み動
作について更に説明する。第４図において（ａ）は内部
タイミング・パルスであり（ｂ）は外部タイミング・パ
ルスであり、（ｃ）は外部タイミング・パルスが（ｂ）
と位相の異なる場合を示す。Next, referring to FIG. 4, the sync pull-in operation in the present invention when the period of the external timing pulse is larger than the period of the internal timing pulse as shown in FIG. 2 (e) will be further described. In FIG. 4, (a) is an internal timing pulse, (b) is an external timing pulse, and (c) is an external timing pulse (b).
And the case where the phase is different.
第４図において（ｂ）で示す外部タイミング・パルス
が、第１図に示す変換点検出回路１に入力されるとき、
第４図の時刻T0において変換点検出回路１は外部タイミ
ング・パルスの立下り点を検出し、第１カウンタ２及び
第２カウンタ３を動作させる。そして内部タイミング・
パルスの半サイクル時間t0を経過した時刻t2において、
第２時間監視回路５が内部タイミング発生回路６に出力
信号を送出する。これにもとづき、内部タイミング発生
回路６は、時刻T3において、外部タイミング・パルスの
次の変化点である立上り点において同期する内部タイミ
ング・パルスを出力する。When the external timing pulse shown in FIG. 4 (b) is input to the conversion point detection circuit 1 shown in FIG.
At time T 0 in FIG. 4, the conversion point detection circuit 1 detects the falling point of the external timing pulse and operates the first counter 2 and the second counter 3. And internal timing
At time t 2 when the half cycle time t 0 of the pulse has elapsed,
The second time monitoring circuit 5 sends an output signal to the internal timing generation circuit 6. Based on this, internal timing generation circuit 6 outputs an internal timing pulse synchronized at the rising point which is the next change point of the external timing pulse at time T 3 .
また外部タイミング・パルスが、第４図（ｃ）の状態の
場合も、同様にして時刻T3において、同期する内部タイ
ミング・パルスを出力する。このようにして内部タイミ
ング・パルスの１サイクル以内で引込みを行うことがで
きる。The external timing pulses, even if the state of FIG. 4 (c), at time T 3 in the same manner, and outputs the internal timing pulses synchronized. In this way, the pull-in can be performed within one cycle of the internal timing pulse.
ところで同期引込みが、外部タイミング・パルスの立下
りのみで行われる場合には、第５図（ｂ）に示す外部タ
イミング・パルスに対しては時刻T4で引込みが行われる
ことにより、内部タイミング・パルスの１サイクル以内
で引込みされず、引込みが大幅におくれるものとなる。
なお、第５図において（ａ）は内部タイミング・パルス
を示し、T0〜T2及びt0は第４図と同様のものである。By the way, when the synchronous pull-in is performed only at the falling edge of the external timing pulse, the pull-in is performed at time T 4 for the external timing pulse shown in FIG. It is not retracted within one cycle of the pulse, and the retraction is greatly improved.
In FIG. 5, (a) shows the internal timing pulse, and T 0 to T 2 and t 0 are the same as those in FIG.
なお前記説明では第１カウンタおよび第２カウンタを使
用した例について説明したが、カウンタは１つにするこ
ともできるし、またカウンタを使用せず変換点検出信号
を直接各時間監視回路に入力することもできる。In the above description, an example in which the first counter and the second counter are used has been described, but the number of counters may be one, and the conversion point detection signal is directly input to each time monitoring circuit without using the counter. You can also
そして時間監視回路も２つ使用せずに１つにまとめ、内
部タイミング・パルスの半サイクル時間を閾値として、
この閾値以内に変換点検出信号が入力された場合は例え
ば「１」、入力されなければ「０」というように閾値と
の比較を行うようにして、この比較結果に応じて内部タ
イミング発生回路を立上り検出信号で引込み制御する
か、それとも立上り検出信号と立下り検出信号のいずれ
か早い方で引込み制御することもできる。Then, instead of using two time monitoring circuits, they are combined into one, and the half cycle time of the internal timing pulse is used as a threshold.
When the conversion point detection signal is input within this threshold value, it is compared with the threshold value, for example, “1”, and when it is not input, it is compared with the threshold value, and the internal timing generation circuit is operated according to the comparison result. The pull-in control can be performed by the rising detection signal, or the pull-in control can be performed by the rising detection signal or the falling detection signal, whichever is earlier.
本発明によれば、時間監視回路の判定出力に応じて、外
部タイミング・パルスの周期が内部タイミング・パルス
の周期よりも小さい場合には、内部タイミング発生回路
を外部タイミング・パルスの立上り検出信号により同期
せしめ、外部タイミング・パルスの周期が内部タイミン
グ・パルスの周期よりも大きい場合には外部タイミング
・パルスの立上り検出信号と立下り検出信号とにより内
部タイミング・パルスを同期せしめるようにしたので、
外部回路のタイミング・クロックが変復調装置の内部タ
イミング・クロックと一致しない複数のものが使用され
る場合でも、内部タイミング・クロックの１サイクル以
内で引込みを行うことができるので、多種の外部回路に
共通して使用することができる変復調装置を提供でき
る。According to the present invention, when the cycle of the external timing pulse is smaller than the cycle of the internal timing pulse according to the judgment output of the time monitoring circuit, the internal timing generation circuit is controlled by the rising detection signal of the external timing pulse. When the period of the external timing pulse is larger than the period of the internal timing pulse, the internal timing pulse is synchronized by the rising edge detection signal and the falling edge detection signal of the external timing pulse.
Even if a plurality of external circuit timing clocks do not match the internal timing clock of the modulator / demodulator, it is possible to pull in within one cycle of the internal timing clock. It is possible to provide a modulation / demodulation device that can be used as a result.
【図面の簡単な説明】 第１図は本発明の一実施例構成図、第２図はその動作説
明図、第３図は従来の引込み方式説明図、第４図は本発
明の動作説明図、第５図は問題点説明図である。 図中、１は変換点検出回路、２は第１カウンタ、３は第
２カウンタ、４は第１時間監視回路、５は第２時間監視
回路、６は内部タイミング発生回路を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of an embodiment of the present invention, FIG. 2 is an operation explanatory diagram thereof, FIG. 3 is a conventional drawing system explanatory diagram, and FIG. 4 is an operational explanatory diagram of the present invention. , FIG. 5 is an explanatory view of problems. In the figure, 1 is a conversion point detection circuit, 2 is a first counter, 3 is a second counter, 4 is a first time monitoring circuit, 5 is a second time monitoring circuit, and 6 is an internal timing generation circuit.
Claims (1)
立上り点検出信号により内部タイミング・パルスを同期
する内部タイミング発生回路を備えた変復調装置におい
て、外部タイミング・パルスの立上り点および立下り点
を検出する変換点検出回路と、該変換点検出回路の検出
出力の出力周期が内部タイミング・パルスの周期よりも
大きいか小さいかを判定する時間監視回路とを設け、該
時間監視回路の判定出力に応じて、外部タイミング・パ
ルスの周期が内部タイミング・パルスの周期よりも小さ
い場合には、内部タイミング発生回路を外部タイミング
・パルスの立上り検出信号により同期せしめ、外部タイ
ミング・パルスの周期が内部タイミング・パルスの周期
よりも大きい場合には外部タイミング・パルスの立上り
検出信号と立下り検出信号とにより内部タイミング・パ
ルスを同期せしめることを特徴とする外部タイミング引
込み方式。1. A modulator / demodulator equipped with an internal timing generating circuit for synchronizing an internal timing pulse with a rising point detection signal indicating the rising point of an external timing pulse, to detect the rising and falling points of the external timing pulse. And a time monitoring circuit that determines whether the output cycle of the detection output of the conversion point detection circuit is larger or smaller than the cycle of the internal timing pulse. If the cycle of the external timing pulse is smaller than the cycle of the internal timing pulse, synchronize the internal timing generation circuit with the rising edge detection signal of the external timing pulse and set the cycle of the external timing pulse to the internal timing pulse. If it is larger than the cycle of the External timing pull-in, characterized in that for synchronizing the internal timing pulses by the signal out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59161119A JPH063902B2 (en) | 1984-07-31 | 1984-07-31 | External timing pull-in method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59161119A JPH063902B2 (en) | 1984-07-31 | 1984-07-31 | External timing pull-in method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139750A JPS6139750A (en) | 1986-02-25 |
| JPH063902B2 true JPH063902B2 (en) | 1994-01-12 |
Family
ID=15728959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59161119A Expired - Fee Related JPH063902B2 (en) | 1984-07-31 | 1984-07-31 | External timing pull-in method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063902B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950638A (en) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | Clock signal producing circuit for self-synchronism |
-
1984
- 1984-07-31 JP JP59161119A patent/JPH063902B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6139750A (en) | 1986-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2846428B2 (en) | Logical comparison circuit | |
| JPS62290228A (en) | Electric apparatus | |
| JPH063902B2 (en) | External timing pull-in method | |
| JPH09512415A (en) | Device for obtaining clock signal from synchronization signal and video recorder provided with this device | |
| JPH11305812A (en) | Synchronize method for distributed cpu system | |
| JPS62254619A (en) | Method of synchronizing sampled signal | |
| JP3410267B2 (en) | Recording system | |
| JPS6253539A (en) | Frame synchronizing system | |
| KR960012470B1 (en) | Programmable time-out timer | |
| JPH0346844A (en) | Instantaneous pull-in system for synchronized sampling time | |
| JP2002055181A (en) | Time piece synchronous circuit | |
| KR0169372B1 (en) | Apparatus of detecting a field signal | |
| JPH088892A (en) | Phase control circuit | |
| RU2013801C1 (en) | Device for synchronization of operation of high-speed microprocessors with peripheral equipment | |
| SU1126965A1 (en) | Device for detecting and recording instable faults | |
| SU1335996A1 (en) | Follow-up frequency multiplier | |
| KR920003297B1 (en) | Slip detecting apparatus and method | |
| JPS61171246A (en) | Detection circuit for out of synchronism | |
| JPH0783435B2 (en) | Clock generation circuit | |
| JPH088559B2 (en) | Bit phase synchronization circuit | |
| JPH04109734A (en) | Asynchronizing signal sampling clock generating system | |
| JPH0748645B2 (en) | Synchronization circuit | |
| JPH0271638A (en) | Timing signal generator | |
| JPH0736552B2 (en) | Phase difference absorption circuit | |
| JPH07321646A (en) | Phase discrimination circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |