JPH063871B2 - スイッチング駆動回路 - Google Patents
スイッチング駆動回路Info
- Publication number
- JPH063871B2 JPH063871B2 JP1001158A JP115889A JPH063871B2 JP H063871 B2 JPH063871 B2 JP H063871B2 JP 1001158 A JP1001158 A JP 1001158A JP 115889 A JP115889 A JP 115889A JP H063871 B2 JPH063871 B2 JP H063871B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- turned
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチング電源装置等に於けるスイッチン
グ素子を駆動するスイッチング駆動回路に関するもので
ある。
グ素子を駆動するスイッチング駆動回路に関するもので
ある。
スイッチング電源装置は、トランスの一次巻線にMOS
FET等のスイッチング素子を接続し、トランスの二次
巻線に接続した整流平滑回路の出力の直流出力電圧が設
定値となるように、スイッチング素子のオン期間等を制
御するものである。このようなスイッチング電源装置に
於いては、小型化等を図る為に、数100KHz以上の高
周波スイッチング動作を行わせる構成が採用されてお
り、それに伴って高速動作のスイッチング素子が使用さ
れ、このスイッチング素子を駆動する為の効率向上が要
望されている。
FET等のスイッチング素子を接続し、トランスの二次
巻線に接続した整流平滑回路の出力の直流出力電圧が設
定値となるように、スイッチング素子のオン期間等を制
御するものである。このようなスイッチング電源装置に
於いては、小型化等を図る為に、数100KHz以上の高
周波スイッチング動作を行わせる構成が採用されてお
り、それに伴って高速動作のスイッチング素子が使用さ
れ、このスイッチング素子を駆動する為の効率向上が要
望されている。
従来例のスイッチング駆動回路は、例えば、第4図に示
すように、メインスイッチング素子としての電界効果ト
ランジスタ21をオンとする為のスイッチング素子23
と、オフとする為のスイッチング素子24とを備え、ス
イッチング素子23をオン、スイッチング素子24をオ
フとすると、直流電源22から電界効果トランジスタ2
1のゲート・ソース間に電圧が印加され、そのゲート・
ソース間容量Cgsを充電する電流Ig1がスイッチン
グ素子23を介して流れ、電界効果トランジスタ21は
オンとなる。
すように、メインスイッチング素子としての電界効果ト
ランジスタ21をオンとする為のスイッチング素子23
と、オフとする為のスイッチング素子24とを備え、ス
イッチング素子23をオン、スイッチング素子24をオ
フとすると、直流電源22から電界効果トランジスタ2
1のゲート・ソース間に電圧が印加され、そのゲート・
ソース間容量Cgsを充電する電流Ig1がスイッチン
グ素子23を介して流れ、電界効果トランジスタ21は
オンとなる。
又スイッチング素子23をオフ,スイッチング素子24
をオンとすると、電界効果トランジスタ21のゲート・
ソース間がスイッチング素子24を介して短絡され、ゲ
ート・ソース間容量Cgsの充電電荷による電流Ig2
がスイッチング素子24を介して流れ、電界効果トラン
ジスタ21はオフとなる。
をオンとすると、電界効果トランジスタ21のゲート・
ソース間がスイッチング素子24を介して短絡され、ゲ
ート・ソース間容量Cgsの充電電荷による電流Ig2
がスイッチング素子24を介して流れ、電界効果トラン
ジスタ21はオフとなる。
このように電界効果トランジスタ21がオンとなると、
スイッチング電源装置に於いては、直流電源27からト
ランジスタ25の一次巻線に電流が流れ、そのトランス
25の二次巻線に誘起した電圧が整流平滑回路26によ
り整流平滑化されて直流出力電圧となる。この直流出力
電圧が設定値となるように、図示を省略した制御回路に
よって、電界効果トランジスタ21のオン,オフが制御
する為に、スイッチング素子23,24が制御されるこ
とになる。
スイッチング電源装置に於いては、直流電源27からト
ランジスタ25の一次巻線に電流が流れ、そのトランス
25の二次巻線に誘起した電圧が整流平滑回路26によ
り整流平滑化されて直流出力電圧となる。この直流出力
電圧が設定値となるように、図示を省略した制御回路に
よって、電界効果トランジスタ21のオン,オフが制御
する為に、スイッチング素子23,24が制御されるこ
とになる。
第5図は動作説明図であり、(a)はスイッチング素子2
3のオン(ON),オフ(OFF)動作、(b)はスイッ
チング素子24のオン(ON),オフ(OFF)動作、
(c)はスイッチング素子23を介して電界効果トランジ
スタ21のゲートに流れる電流Ig1、(d)はスイッチ
ング素子24を介して電界効果トランジスタ21のゲー
トから流れる電流Ig2、(e)は電界効果トランジスタ
21のドレイン・ソース間電圧Vds及びドレイン電流
Idの一例を示す。
3のオン(ON),オフ(OFF)動作、(b)はスイッ
チング素子24のオン(ON),オフ(OFF)動作、
(c)はスイッチング素子23を介して電界効果トランジ
スタ21のゲートに流れる電流Ig1、(d)はスイッチ
ング素子24を介して電界効果トランジスタ21のゲー
トから流れる電流Ig2、(e)は電界効果トランジスタ
21のドレイン・ソース間電圧Vds及びドレイン電流
Idの一例を示す。
電界効果トランジスタ21のゲート・ソース間容量Cg
sは数1000pF程度であり、スイッチング素子24
をオフ、スイッチング素子23をオンとした時に、直流
電源22からそのゲート・ソース間容量Cgsを充電す
るように、(c)に示す電流Ig1が流れ、電界効果トラ
ンジスタ21はオンとなる。それにより、(e)に示すよ
うにドレイン電流Idが流れ、トランス25の一次巻線
にその電流Idを供給することができる。
sは数1000pF程度であり、スイッチング素子24
をオフ、スイッチング素子23をオンとした時に、直流
電源22からそのゲート・ソース間容量Cgsを充電す
るように、(c)に示す電流Ig1が流れ、電界効果トラ
ンジスタ21はオンとなる。それにより、(e)に示すよ
うにドレイン電流Idが流れ、トランス25の一次巻線
にその電流Idを供給することができる。
又スイッチング素子23をオフ、スイッチング素子24
をオンとした時に、電界効果トランジスタ21のゲート
・ソース間容量Cgsに充電された電荷が放電し、(d)
に示す電流Ig2が流れ、電界効果トランジスタ21は
オフとなる。従って、電界効果トランジスタ21のドレ
イン・ソース間電圧Vdsは(e)に示すように直流電源
27の電圧に対応した値となる。
をオンとした時に、電界効果トランジスタ21のゲート
・ソース間容量Cgsに充電された電荷が放電し、(d)
に示す電流Ig2が流れ、電界効果トランジスタ21は
オフとなる。従って、電界効果トランジスタ21のドレ
イン・ソース間電圧Vdsは(e)に示すように直流電源
27の電圧に対応した値となる。
前述のように、従来例のスイッチング駆動回路に於いて
は、電界効果トランジスタ21のゲート・ソース間容量
Cgsに、直流電源22の電圧をVgとすると、 Eg=(1/2)Cgs・Vg2 …(1) のエネルギが蓄積される。この蓄積エネルギは、スイッ
チング素子24をオンとすることにより放出される。従
って、電界効果トランジスタ21をオンとする毎に、直
流電源から(1)式に示すエネルギを供給する必要があ
り、スイッチング周波数を高くするに従って電界効果ト
ランジスタ21の駆動電力が大きくなる欠点が生じる。
は、電界効果トランジスタ21のゲート・ソース間容量
Cgsに、直流電源22の電圧をVgとすると、 Eg=(1/2)Cgs・Vg2 …(1) のエネルギが蓄積される。この蓄積エネルギは、スイッ
チング素子24をオンとすることにより放出される。従
って、電界効果トランジスタ21をオンとする毎に、直
流電源から(1)式に示すエネルギを供給する必要があ
り、スイッチング周波数を高くするに従って電界効果ト
ランジスタ21の駆動電力が大きくなる欠点が生じる。
本発明は、前述のような電界効果トランジスタ等のスイ
ッチング素子の駆動電力を低減することを目的とするも
のである。
ッチング素子の駆動電力を低減することを目的とするも
のである。
本発明のスイッチング駆動回路は、共振電流を利用して
駆動電力を低減するものであり、第1図を参照して説明
する。
駆動電力を低減するものであり、第1図を参照して説明
する。
周期的にオンとなって直流電源2からコンデンサ3を充
電する第1のスイッチング素子4と、この第1のスイッ
チング素子4のオフ期間にオンとなって、電界効果トラ
ンジスタ等のメインスイッチング素子1のゲートにコン
デンサ3の端子電圧を印加して、このメインスイッチン
グ素子1をオンとする為の第2のスイッチング素子5
と、第1及び第2のスイッチング素子4,5のオフ期間
にオンとなって、メインスイッチング素子1のゲート・
ソース間容量のような寄生容量と共振用インダクタンス
6とコンデンサ3との直列共振回路にダイオード7を介
して半波の共振電流が流れて、寄生容量の充電電荷がコ
ンデンサ3に放出されるように制御される第3のスイッ
チング素子8とを備えたものである。
電する第1のスイッチング素子4と、この第1のスイッ
チング素子4のオフ期間にオンとなって、電界効果トラ
ンジスタ等のメインスイッチング素子1のゲートにコン
デンサ3の端子電圧を印加して、このメインスイッチン
グ素子1をオンとする為の第2のスイッチング素子5
と、第1及び第2のスイッチング素子4,5のオフ期間
にオンとなって、メインスイッチング素子1のゲート・
ソース間容量のような寄生容量と共振用インダクタンス
6とコンデンサ3との直列共振回路にダイオード7を介
して半波の共振電流が流れて、寄生容量の充電電荷がコ
ンデンサ3に放出されるように制御される第3のスイッ
チング素子8とを備えたものである。
メインスイッチング素子1のゲート・ソース間容量Cg
s等の寄生容量と、コンデンサ3と、共振用インダクタ
ンス6とにより、第3のスイッチング素子8をオンとし
た時に直列共振回路が形成され、ダイオード7によりそ
の共振電流の半波が流れるものである。第2図は動作説
明図であり、(1)は第2のスイッチング素子5、(2)は第
3のスイッチング素子8、(3)は第1のスイッチング素
子4のそれぞれオン(ON)、オフ(OFF)動作を示
し、(4)は第1のスイッチング素子4がオンとなった時
に直流電源2から供給される電流I1を示す。又(5)は
メインスイッチング素子1のゲート・ソース間容量Dg
sによるゲート・ソース間電圧Vgs、(6)はコンデン
サ3の端子電圧Vc、(7)はダイオード7を流れる電流
I2、(8)はメインスイッチング素子1のゲートに流れ
る電流I3の一例を示す。
s等の寄生容量と、コンデンサ3と、共振用インダクタ
ンス6とにより、第3のスイッチング素子8をオンとし
た時に直列共振回路が形成され、ダイオード7によりそ
の共振電流の半波が流れるものである。第2図は動作説
明図であり、(1)は第2のスイッチング素子5、(2)は第
3のスイッチング素子8、(3)は第1のスイッチング素
子4のそれぞれオン(ON)、オフ(OFF)動作を示
し、(4)は第1のスイッチング素子4がオンとなった時
に直流電源2から供給される電流I1を示す。又(5)は
メインスイッチング素子1のゲート・ソース間容量Dg
sによるゲート・ソース間電圧Vgs、(6)はコンデン
サ3の端子電圧Vc、(7)はダイオード7を流れる電流
I2、(8)はメインスイッチング素子1のゲートに流れ
る電流I3の一例を示す。
第2のスイッチング素子5がオンとなると、コンデンサ
3からメインスイッチング素子1のゲート・ソース間容
量Cgsを充電する電流が(8)に示すように流れ、コン
デンサ3の端子電圧Vcは(6)に示すように低下する。
又ゲート・ソース間電圧Vgsは(5)に示すように高く
なる。そして、メインスイッチング素子1はターンオン
する。
3からメインスイッチング素子1のゲート・ソース間容
量Cgsを充電する電流が(8)に示すように流れ、コン
デンサ3の端子電圧Vcは(6)に示すように低下する。
又ゲート・ソース間電圧Vgsは(5)に示すように高く
なる。そして、メインスイッチング素子1はターンオン
する。
次に第2のスイッチング素子5をオフ、第3のスイッチ
ング素子8をオンとすると、前述のように直列共振回路
が形成され、ダイオード7を介し(7)に示す共振電流の
半波の電流I2が流れ、メインスイッチング素子1のゲ
ート・ソース間容量Cgsの充電電荷が完全にコンデン
サ3に流入して、ゲート・ソース間電圧Vgsは0とな
り、メインスイッチング素子1はターンオフし、コンデ
ンサ3の端子電圧Vcは流入した電流I2により上昇す
る。即ち、メインスイッチング素子1をターンオンする
為に寄生容量に充電された電荷が、コンデンサ3に帰還
されて、次のターンオン制御の時に、コンデンサ3から
供給されることになるから、理想的には、コンデンサ3
の初期充電を行えば、直流電源2を省略することができ
る。
ング素子8をオンとすると、前述のように直列共振回路
が形成され、ダイオード7を介し(7)に示す共振電流の
半波の電流I2が流れ、メインスイッチング素子1のゲ
ート・ソース間容量Cgsの充電電荷が完全にコンデン
サ3に流入して、ゲート・ソース間電圧Vgsは0とな
り、メインスイッチング素子1はターンオフし、コンデ
ンサ3の端子電圧Vcは流入した電流I2により上昇す
る。即ち、メインスイッチング素子1をターンオンする
為に寄生容量に充電された電荷が、コンデンサ3に帰還
されて、次のターンオン制御の時に、コンデンサ3から
供給されることになるから、理想的には、コンデンサ3
の初期充電を行えば、直流電源2を省略することができ
る。
しかし、各部の回路損失が僅かでも存在するから、その
損失を補充する為に、直流電源2から第1のスイッチン
グ素子4をオンとしてコンデンサ3に(4)に示す電流I
1を流して充電することになる。この場合、共振電流の
半波により充電されたコンデンサ3の端子電圧をVc
1、直流電源2からの電流I1により充電されたコンデ
ンサ3の端子電圧をVc2とすると、直流電源2から供
給するエネルギEcは、 Ec=(1/2)Cgs(Vc22−Vc12)
…(2) となる。そして(Vc22−Vc12)<Vg2の関係
となるから、(1)式と比較すれば明らかなように、この
エネルギEcは僅かとなり、駆動電力を低減することが
できる。
損失を補充する為に、直流電源2から第1のスイッチン
グ素子4をオンとしてコンデンサ3に(4)に示す電流I
1を流して充電することになる。この場合、共振電流の
半波により充電されたコンデンサ3の端子電圧をVc
1、直流電源2からの電流I1により充電されたコンデ
ンサ3の端子電圧をVc2とすると、直流電源2から供
給するエネルギEcは、 Ec=(1/2)Cgs(Vc22−Vc12)
…(2) となる。そして(Vc22−Vc12)<Vg2の関係
となるから、(1)式と比較すれば明らかなように、この
エネルギEcは僅かとなり、駆動電力を低減することが
できる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
11はメインスイッチング素子としての電界効果トラン
ジスタ(MOSFET)、12は直流電源、13はコン
デンサ、14は第1のスイッチング素子としての電界効
果トランジスタ、15は第2のスイッチング素子として
の電界効果トランジスタ、16は共振用インダクタン
ス、17はダイオード、18は第3のスイッチング素子
としての電界効果トランジスタ、19は制御回路であ
る。以下簡単化の為に各スイッチング素子としての電界
効果トランジスタをトランジスタと略称する。
ジスタ(MOSFET)、12は直流電源、13はコン
デンサ、14は第1のスイッチング素子としての電界効
果トランジスタ、15は第2のスイッチング素子として
の電界効果トランジスタ、16は共振用インダクタン
ス、17はダイオード、18は第3のスイッチング素子
としての電界効果トランジスタ、19は制御回路であ
る。以下簡単化の為に各スイッチング素子としての電界
効果トランジスタをトランジスタと略称する。
制御回路19にトランジスタ11のオン,オフを制御す
る制御信号が加えられ、第1〜第3のスイッチング素子
としてのトランジスタ14,15,18を制御するゲー
ト信号S1,S2,S3が出力される。このゲート信号
S1は第2図の(3)、ゲート信号S2は第2図の(1)、ゲ
ート信号S3は第2図の(2)に対応する。従って、制御
回路19は比較的簡単な論理回路等により実現すること
ができる。
る制御信号が加えられ、第1〜第3のスイッチング素子
としてのトランジスタ14,15,18を制御するゲー
ト信号S1,S2,S3が出力される。このゲート信号
S1は第2図の(3)、ゲート信号S2は第2図の(1)、ゲ
ート信号S3は第2図の(2)に対応する。従って、制御
回路19は比較的簡単な論理回路等により実現すること
ができる。
この制御回路19にトランジスタ11のオン信号が加え
られると、トランジスタ15にゲート信号S2が加えら
れ、コンデンサ13からトランジスタ15を介してトラ
ンジスタ11のゲートに電圧が印加され、ゲート・ソー
ス間容量Cgsが充電されてトランジスタ11はターン
オンする。
られると、トランジスタ15にゲート信号S2が加えら
れ、コンデンサ13からトランジスタ15を介してトラ
ンジスタ11のゲートに電圧が印加され、ゲート・ソー
ス間容量Cgsが充電されてトランジスタ11はターン
オンする。
トランジスタ11をターンオフする場合は、トランジス
タ18にゲート信号S3が加えられ、トランジスタ18
はオン、又トランジスタ15はオフとなり、トランジス
タ18を介して、コンデンサ13と、トランジスタ11
のゲート・ソース間容量Cgsと、共振用インダクタン
ス16と、ダイオード17とを含む直列共振回路が形成
され、ダイオード17により共振電流の半波が流れる。
それによって、トランジスタ11のゲート・ソース間容
量Cgsの充電電荷はコンデンサ13に転送されて、ト
ランジスタ11のゲート・ソース間電圧Vgsは0とな
り、トランジスタ11はターンオフする。
タ18にゲート信号S3が加えられ、トランジスタ18
はオン、又トランジスタ15はオフとなり、トランジス
タ18を介して、コンデンサ13と、トランジスタ11
のゲート・ソース間容量Cgsと、共振用インダクタン
ス16と、ダイオード17とを含む直列共振回路が形成
され、ダイオード17により共振電流の半波が流れる。
それによって、トランジスタ11のゲート・ソース間容
量Cgsの充電電荷はコンデンサ13に転送されて、ト
ランジスタ11のゲート・ソース間電圧Vgsは0とな
り、トランジスタ11はターンオフする。
従って、コンデンサ13からトランジスタ15を介して
トランジスタ11のゲート・ソース間容量Cgsに充電
された電荷は、トランジスタ18を介して共振電流の半
波によりコンデンサ13に戻されることになり、各部の
損失を零とすると、コンデンサ13に初期充電しておけ
ば、このコンデンサ13の充電電荷を利用して、トラン
ジスタ11のオン,オフ駆動を行うことができる。
トランジスタ11のゲート・ソース間容量Cgsに充電
された電荷は、トランジスタ18を介して共振電流の半
波によりコンデンサ13に戻されることになり、各部の
損失を零とすると、コンデンサ13に初期充電しておけ
ば、このコンデンサ13の充電電荷を利用して、トラン
ジスタ11のオン,オフ駆動を行うことができる。
しかし、実際には、各部の抵抗分により損失が生じるか
ら、トランジスタ15,18のオフ期間内に、トランジ
スタ14にゲート信号S1を加えてオンとし、直流電源
12からコンデンサ13に損失分を補充するように充電
する。即ち、第2図の(3)に示すようにオン(ON)と
し、(4)に示すように、直流電源からコンデンサに電流
I1を供給するものである。その場合、直流電源12か
らコンデンサ13への充電が完了すれば、トランジスタ
14をオフとすることができるものである。即ち、第2
図の(3)のオン(ON)期間を短くすることも可能であ
る。
ら、トランジスタ15,18のオフ期間内に、トランジ
スタ14にゲート信号S1を加えてオンとし、直流電源
12からコンデンサ13に損失分を補充するように充電
する。即ち、第2図の(3)に示すようにオン(ON)と
し、(4)に示すように、直流電源からコンデンサに電流
I1を供給するものである。その場合、直流電源12か
らコンデンサ13への充電が完了すれば、トランジスタ
14をオフとすることができるものである。即ち、第2
図の(3)のオン(ON)期間を短くすることも可能であ
る。
前述のように、直流電源からコンデンサに供給する電流
I1は、トランジスタ11を駆動する為の電流I3に比
較して僅かで済むことになり、従来例に比較して駆動電
力を低減し、効率を向上することができる。
I1は、トランジスタ11を駆動する為の電流I3に比
較して僅かで済むことになり、従来例に比較して駆動電
力を低減し、効率を向上することができる。
本発明は、前述の実施例にのみ限定されるものではな
く、バイポーラ・トランジスタ等により第1〜第3のス
イッチング素子を構成することも可能であり、又メイン
スイッチング素子として他の電圧駆動型半導体素子を用
いることも可能である。又スイッチング電源装置のメイ
ンスイッチング素子のみでなく、各種のスイッチング素
子を駆動する場合にも適用することができるものであ
る。
く、バイポーラ・トランジスタ等により第1〜第3のス
イッチング素子を構成することも可能であり、又メイン
スイッチング素子として他の電圧駆動型半導体素子を用
いることも可能である。又スイッチング電源装置のメイ
ンスイッチング素子のみでなく、各種のスイッチング素
子を駆動する場合にも適用することができるものであ
る。
以上説明したように、本発明は、第1及び第2のスイッ
チング素子4,5がオフの期間に、第3のスイッチング
素子8をオンとして、メインスイッチング素子1のゲー
ト・ソース間容量Cgs等の寄生容量と、コンデンサ3
と、共振用インダクタンス6と、ダイオード7とを含む
直列共振回路を形成し、メインスイッチング素子1をオ
ンとする為に寄生容量に充電された電荷を、共振電流の
半波によりコンデンサ3に転送し、次にメインスイッチ
ング素子1をオンとする時に、このコンデンサ3の充電
電荷を、メインスイッチング素子1のゲートに、第1の
スイッチング素子4を介して駆動エネルギを補うように
加えるものであり、メインスイッチング素子1をオンと
する為にコンデンサ3から供給したエネルギは、メイン
スイッチング素子1の寄生容量に蓄積されるが、メイン
スイッチング素子1をオフとする時に、コンデンサ3に
帰還されて次のメインスイッチング素子1のターンオン
時に使用されるから、直流電源2からコンデンサ3に供
給する電力は僅かなものとなる。即ち、メインスイッチ
ング素子1の駆動電力を低減し、効率を向上することが
できる利点がある。
チング素子4,5がオフの期間に、第3のスイッチング
素子8をオンとして、メインスイッチング素子1のゲー
ト・ソース間容量Cgs等の寄生容量と、コンデンサ3
と、共振用インダクタンス6と、ダイオード7とを含む
直列共振回路を形成し、メインスイッチング素子1をオ
ンとする為に寄生容量に充電された電荷を、共振電流の
半波によりコンデンサ3に転送し、次にメインスイッチ
ング素子1をオンとする時に、このコンデンサ3の充電
電荷を、メインスイッチング素子1のゲートに、第1の
スイッチング素子4を介して駆動エネルギを補うように
加えるものであり、メインスイッチング素子1をオンと
する為にコンデンサ3から供給したエネルギは、メイン
スイッチング素子1の寄生容量に蓄積されるが、メイン
スイッチング素子1をオフとする時に、コンデンサ3に
帰還されて次のメインスイッチング素子1のターンオン
時に使用されるから、直流電源2からコンデンサ3に供
給する電力は僅かなものとなる。即ち、メインスイッチ
ング素子1の駆動電力を低減し、効率を向上することが
できる利点がある。
第1図は本発明の原理説明図、第2図は本発明の動作説
明図、第3図は本発明の実施例の回路図、第4図は従来
例の駆動回路、第5図は従来例の動作説明図である。 1はメインスイッチング素子、2は直流電源、3はコン
デンサ、4,5,8は第1,第2,第3のスイッチング
素子、6は共振用インダクタンス、7はダイオードであ
る。
明図、第3図は本発明の実施例の回路図、第4図は従来
例の駆動回路、第5図は従来例の動作説明図である。 1はメインスイッチング素子、2は直流電源、3はコン
デンサ、4,5,8は第1,第2,第3のスイッチング
素子、6は共振用インダクタンス、7はダイオードであ
る。
Claims (1)
- 【請求項1】メインスイッチング素子(1)を駆動する
スイッチング駆動回路に於いて、 周期的にオンとなって直流電源(2)からコンデンサ
(3)を充電する第1のスイッチング素子(4)と、 該第1のスイッチング素子(4)のオフ期間にオンとな
って前記メインスイッチング素子(1)のゲートに前記
コンデンサ(3)の端子電圧を印加して前記メインスイ
ッチング素子(1)をオンとする為の第2のスイッチン
グ素子(5)と、 前記第1,第2のスイッチング素子(4,5)のオフ期
間にオンとなって、前記メインスイッチング素子(1)
の寄生容量と共振用インダクタンス(6)と前記コンデ
ンサ(3)との直列共振回路にダイオード(7)を介し
て半波の共振電流が前記メインスイッチング素子(1)
の寄生容量から前記コンデンサ(3)に流れるように制
御される第3のスイッチング素子(8)と を備えたことを特徴とするスイッチング駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1001158A JPH063871B2 (ja) | 1989-01-09 | 1989-01-09 | スイッチング駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1001158A JPH063871B2 (ja) | 1989-01-09 | 1989-01-09 | スイッチング駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02182020A JPH02182020A (ja) | 1990-07-16 |
JPH063871B2 true JPH063871B2 (ja) | 1994-01-12 |
Family
ID=11493630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1001158A Expired - Fee Related JPH063871B2 (ja) | 1989-01-09 | 1989-01-09 | スイッチング駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH063871B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867574B2 (en) * | 2001-11-21 | 2005-03-15 | Tropian, Inc. | Switch mode power supply and driving method for efficient RF amplification |
DE202006002762U1 (de) * | 2006-02-21 | 2006-05-04 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Schaltung zum Schalten eines spannungsgesteuerten Transistors |
-
1989
- 1989-01-09 JP JP1001158A patent/JPH063871B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02182020A (ja) | 1990-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
US6373727B1 (en) | Synchronous rectification in a flyback converter | |
US6643144B2 (en) | Circuit configuration for applying a supply voltage to a load and method for such application | |
KR100731393B1 (ko) | 스위칭 레귤레이터 | |
US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
JPH05268764A (ja) | 交流電流検出器および電源回路 | |
JPS5911420A (ja) | 電圧調整器 | |
WO2007091374A1 (ja) | 同期整流型フォワードコンバータ | |
JP2002064978A (ja) | 同期整流回路 | |
JPH063871B2 (ja) | スイッチング駆動回路 | |
JP4172569B2 (ja) | スイッチング電源装置 | |
JPH09154276A (ja) | 同期整流回路 | |
JP2520768B2 (ja) | Mosトランジスタの駆動回路 | |
JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
JPH0583100A (ja) | Mosfetの駆動回路 | |
JP2001037214A (ja) | 電源回路 | |
WO1997012443A1 (en) | Pre-regulator with active current limiting for power transistor | |
JP2002199726A (ja) | スイッチング電源装置 | |
JPH08205533A (ja) | 整流回路 | |
JP2596141Y2 (ja) | スイッチング電源装置 | |
JPS6026473A (ja) | 自励インバ−タ回路 | |
JP2816895B2 (ja) | スイッチング電源装置 | |
JP2000224780A (ja) | 無停電電源装置 | |
JPS596146B2 (ja) | 直流・直流変換回路 | |
JP2024044500A (ja) | 逆導通損失低減回路、半導体装置、スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |