JPH0637333A

JPH0637333A - 半導体装置

Info

Publication number: JPH0637333A
Application number: JP21222192A
Authority: JP
Inventors: Kenji Yamamoto; 健司山本
Original assignee: Ricoh Research Institute of General Electronics Co Ltd; Ricoh Co Ltd
Current assignee: Ricoh Research Institute of General Electronics Co Ltd; Ricoh Co Ltd
Priority date: 1992-07-16
Filing date: 1992-07-16
Publication date: 1994-02-10

Abstract

(57)【要約】【目的】Ｈブリッジのモータ駆動回路などのスイッチ
ングデバイス素子として使用されるときに、部品点数の
少ない簡単な構造で、高周波化に十分良好に対応可能で
ある。【構成】電極３４をドレイン，第二導電型高不純物密
度領域２８をゲ−トとして機能させ、電極群３２への電
圧印加をオフ・オンすることで、ゲ−トに挟まれたソ−
スとして機能する領域に流れる主電流をオン・オフ制御
できる。ところで、第一導電型高不純物密度基板２６，
第一導電型低不純物密度領域２７，第二導電型高不純物
密度領域３１により、接合ダイオードが形成され、ソー
スに逆電圧が印加された場合には、この逆電圧はボンデ
ィングパット３６を介し接合ダイオードに加わり、接合
ダイオードを通じて電流が流れる。従って、この接合ダ
イオードを転流ダイオードとして機能させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータ駆動用パワード
ライブ素子、あるいは誘導加熱、ＣＶＤ等などの工業用
に使用する高周波電源用パワーデバイス素子、さらにＯ
Ａ機器やＡＶ機器等の電源ユニットのスイッチング電源
用低オン抵抗デバイス素子などに適用可能な半導体装置
に関する。

【０００２】

【従来の技術】従来、図４に示されているようなＤＭＯ
Ｓ構造の電界効果トランジスタ（ＦＥＴ）が知られてい
る。このＦＥＴは、Ｎ⁺型基板６上にＮ型エピタキシャ
ル層７が形成され、Ｎ型エピタキシャル層７にＰ型チャ
ネル形成領域１０が形成され、Ｐ型チャネル形成領域１
０にソースとなるＮ⁺型領域１１が形成されている。ま
た、Ｎ型エピタキシャル層７上には、ゲート酸化膜８を
介してゲート電極９が設けられている。また、ソースと
なるＮ⁺型領域１１に接してソース電極１３が設けら
れ、Ｎ⁺型基板６のＮ型エピタキシャル層６と反対の側
にはドレイン電極１４が設けられている。なお、図４に
おいて、符号１２は層間絶縁膜でる。さらに、このＤＭ
ＯＳ構造のＦＥＴは、Ｎ⁺型基板６，Ｎ型エピタキシャ
ル層７，Ｐ型チャネル形成領域１０からなるＰＮダイオ
ードを内蔵している。図５は図４に示したＤＭＯＳ構造
のＦＥＴの等価回路である。図５において、Ｔｒは寄生
バイポーラトランジスタであって、そのベース−コレク
タ接合により、図４のＦＥＴのソ−ス１３，ドレイン１
４間には、内蔵ダイオードが構成されている。

【０００３】図４に示したＤＭＯＳ構造のＦＥＴは、次
のように動作する。すなわち、このＦＥＴをオン状態に
するには、ドレイン電極１４に正の電位を加えた状態で
さらにゲート電極９に正の電位を印加する。これによ
り、ゲート酸化膜８直下のＰ型チャネル形成領域１０の
表面に反転層が形成され、ソースであるＮ⁺型領域１１
からの電子流がＰ型チャネル形成領域１０の反転層，Ｎ
型エピタキシャル層７を介してＮ⁺型基板６に流れ、結
果としてドレイン電極１４からソース電極１３へ電流が
流れて、ＦＥＴはオン状態となる。また、このＤＭＯＳ
構造のＦＥＴをオフ状態にするには、ゲート電極９への
電位の印加を取り除けばよい。これにより、Ｐ型チャネ
ル形成領域１０の反転層が消滅し、電流は遮断されて、
ＦＥＴはオフ状態となる。さらに、このＦＥＴでは、ド
レイン電極１４に加わる正の電位に比べて大きな正の電
位がソース電極１３に加わった場合には、Ｎ⁺型基板
６，Ｎ型エピタキシャル層７，Ｐ型チャネル形成領域１
０からなるＰＮダイオード，すなわち図５の等価回路に
おいて寄生バイポ−ラトランジスタＴｒのベ−ス−コレ
クタ接合による内蔵ダイオードにより順方向に電流を流
すことができる。このとき、Ｐ型チャネル形成領域１０
よりＮ型エピタキシャル層７へホール（正孔）が注入さ
れ、次に、ソース電極１３がドレイン電極１４に比べ負
になった瞬間に、Ｎ型エピタキシャル層７に注入された
ホール（正孔）はソース電極１３に吸収される。これに
より、このＰＮダイオード（内蔵ダイオード）を転流ダ
イオードとして活用することができる。

【０００４】例えば、図４のＤＭＯＳ構造のＦＥＴをＨ
ブリッジのモータ駆動回路のスイッチングパワーデバイ
ス素子として利用することができる。図６はＨブリッジ
のモータ駆動回路の一例を示す図であり、このモータ駆
動回路は、リアクタンスである駆動モータ５の駆動コイ
ルに流す電流を４つのＤＭＯＳ構造のＦＥＴ１乃至４に
より制御するようになっている。ところで、Ｈブリッジ
のモータ駆動回路は、スイッチングパワーデバイスとと
もに、転流ダイオードが必要であるが、図４に示すよう
なＤＭＯＳ構造のＦＥＴがスイッチングパワーデバイス
素子として用いられる場合、このＦＥＴは内蔵ダイオー
ドＤ０を有しているので、これを転流ダイオードとして
利用することができる。

【０００５】

【発明が解決しようとする課題】しかしながら、図４に
示したようなＤＭＯＳ構造のＦＥＴは、オン状態からオ
フ状態に高速に変化するときに前述の寄生トランジスタ
Ｔｒの動作を確実に防止することが困難であり、素子が
破壊され易いという問題があった。すなわち、ＦＥＴを
オン状態からオフ状態に高速に変化させると、Ｐ型チャ
ネル形成領域１０の内部抵抗と注入したホール電流，Ｐ
Ｎ接合の放電電流によってＰＮ接合が順バイアスされ、
Ｎ⁺型基板６，Ｎ型エピタキシャル層７，Ｐ型チャネル
形成領域１０，Ｎ⁺型領域１１からなる寄生トランジス
タＴｒが動作しラッチアップにより素子が破壊するとい
う事態が生じる場合があった。このため、このＤＭＯＳ
構造のＦＥＴをＨブリッジのモータ駆動回路に使用し、
オン，オフ制御を高周波数で行なう場合、その動作中に
発生する逆起電圧，ブレーキ時の回生電流の処理等の固
有の問題に対応する高耐性，高信頼のパワーデバイス素
子として使用するには限界があった。

【０００６】また、近年では、このようなＤＭＯＳ構造
のＦＥＴのゲート駆動電圧を制御ＩＣの５Ｖ出力電圧で
駆動できる４Ｖ駆動の素子も開発されているが、制御Ｉ
Ｃの５Ｖ出力電圧で駆動できる４Ｖ駆動のＤＭＯＳ構造
のＦＥＴは、閾値電圧を下げるために、ゲート酸化膜８
を５０ｎｍ程度に薄くする必要があり、ゲート酸化膜が
静電気により破壊されやすくなるという問題もあった。

【０００７】なお、この問題に対しては、特開平２−１
９２１７０に開示されているように、フィールド酸化膜
上に多結晶シリコン層を利用して、ゲート・ソース間に
保護ダイオードを設けて静電気等によるゲート酸化膜の
破壊を防止する技術が提案されている。しかしながら、
このような多結晶シリコン層を利用した保護ダイオード
の形成は、その製造プロセスの増加するとともに、所定
のブレークダウン電圧を得ることが困難であり、また、
ゲート・ソース間に保護ダイオードを設けた形でプロセ
スが終了すると、その後のエージング試験においては、
保護ダイオードのブレークダウン電圧までしか電圧を印
加することができず、信頼性試験等に問題が生じる。

【０００８】上述したような問題を回避するため、さら
に図７に示すような静電誘導型電界効果トランジスタが
スイッチングデバイスとして利用され始めている。すな
わち、図７の静電誘導型電界効果トランジスタは、Ｎ⁺
型基板１８上にＮ^-型エピタキシャル層１９が形成さ
れ、Ｎ^-型エピタキシャル層１９に接してＰ⁺ゲート型領
域２０が形成されている。また、Ｐ⁺型ゲート領域２０
上にはＮ型エピタキシャル層２１が形成され、このＮ型
エピタキシャル層２１と接してＮ⁺型ソース型領域２２
が形成されている。なお、符号２３はソース電極、２４
はゲート電極、２５はドレイン電極を示す。この静電誘
導型電界効果トランジスタは、構造上寄生トランジスタ
が無く、また、ソース・ゲート間はＰＮ接合であるた
め、図４に示したＦＥＴのようなラッチアップにより素
子が破壊することがなく、さらに静電気等の耐性も高
い。

【０００９】しかしながら、この静電誘導型電界効果ト
ランジスタを図６に示すようなＨブリッジのモータ駆動
回路のスイッチングデバイス素子に応用するときは、必
ず外付けの転流ダイオードが必要になり、部品点数が増
加してコストが高くなる問題があった。また、高周波化
においては、実装上外付けとなることで、配線等のイン
ダクタンス、浮遊容量等の処理が困難となるなどの問題
があった。

【００１０】本発明は、Ｈブリッジのモータ駆動回路な
どのスイッチングデバイス素子として使用されるとき
に、部品点数の少ない簡単な構造で、高周波化に十分良
好に対応可能な半導体装置を提供することを目的として
いる。

【００１１】

【課題を解決するための手段および作用】上記目的を達
成するために、本発明は、第一導電型の高不純物密度基
板上に形成された第一導電型の低不純物密度領域と、該
第一導電型の低不純物密度領域の表面に所定の間隔をへ
だてて形成された複数列の第二導電型高不純物密度領域
と、第二導電型高不純物密度領域間に第二導電型高不純
物密度領域と接することなく形成された第一導電型高不
純物密度領域と、第一導電型の低不純物密度領域の表面
に複数列の第二導電型高不純物密度領域と分離した位置
に形成された第二導電型領域と、複数本の第二導電型高
不純物密度領域に接触配置された第一の電極群と、第一
導電型高不純物密度領域に接触配置された第二の電極群
とを有し、第二の電極群が、第一導電型高不純物密度領
域外で一本化されて、ボンディングパット部として形成
され、ボンディングパット部が第二導電型領域と接触配
置されていることを特徴としている。ここで、ボンディ
ングパット部に接触している第二導電型領域は、第一導
電型の低不純物密度領域および第一導電型の高不純物密
度基板とともに接合ダイオードを形成し、前記ボンディ
ングパット部に逆電圧が印加される場合に、転流ダイオ
ードとして機能するようになっている。このように、転
流ダイオードが内蔵されているので、Ｈブリッジのモー
タ駆動回路などに使用する場合にも外付けの転流ダイオ
ードが不要となる。またオン抵抗が低く、これにより、
電圧損失を少なくすることができ、また、ゲートには電
極群が直接隣接されるので、ゲート抵抗および入力容量
を小さくすることができる。これにより、高周波駆動デ
バイス素子として非常に適している。

【００１２】また、上記第一導電型高不純物密度領域
が、第二導電型高不純物密度領域の長さよりも短かく、
かつ第二導電型高不純物密度領域の深さよりも浅く形成
されていることを特徴としている。これにより、オン・
オフ制御を確実に行うことができる。

【００１３】また、第二導電型領域の面積が、前記第一
導電型高不純物密度領域の総面積とほぼ同じになってい
ることを特徴としている。これにより、転流ダイオード
に流れる電流量が主電流量とほぼ同じである場合にも、
良好に動作させることができる。

【００１４】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の半導体装置の一実施例の概略平
面図、図２は図１のＡ−Ａ´線における概略断面図、図
３は図１のＢ−Ｂ´線における概略断面図である。

【００１５】図１乃至図３を参照すると、本実施例の半
導体装置は、第一導電型の高不純物密度基板２６上に、
第一導電型の低不純物密度領域２７が形成され、この第
一導電型の低不純物密度領域２７の表面に、第二導電型
高不純物密度領域２８が所定の間隔，長さ及び深さで多
数列形成されている。さらに、第二導電型高不純物密度
領域２８間の第一導電型の低不純物密度領域２７の表面
には、第一導電型の高不純物密度領域２９が第二導電型
高不純物密度領域２８と接すること無く、また第二導電
型高不純物密度領域２８の長さよりも短かく、かつ、第
二導電型高不純物密度領域２８の深さよりも浅く形成さ
れている。また、第一導電型の低不純物密度領域２７の
表面には、前記第二導電型高不純物密度領域２８と前記
第一導電型の高不純物密度領域２９とに対応する部分が
開孔した絶縁膜３０が設けられ、この絶縁膜３０（開孔
部をも含む）上に、第二導電型高不純物密度領域２８と
接触する第一の電極群３２が形成され、また、第一導電
型の高不純物密度領域２９と接触する第二の電極群３３
とが形成されている。なお、第一の電極群３２，第二の
電極群３３は、第二導電型高不純物密度領域２８の長
さ，第一導電型高不純物密度領域２９の長さよりも各々
長く形成され、また、第一の電極群３２，第二の電極群
３３は、それぞれ、第二導電型高不純物密度領域２８の
形成領域外，第一導電型高不純物密度領域２９の形成領
域外で電極配線が一体化され、ボンディングパット部３
５，３６として形成されている。また、第二の電極群３
３からなる配線のボンディングパット部３６の下には、
第二導電型高不純物密度領域３１が第一導電型の低不純
物密度領域２７上に形成されており、この第二導電型高
不純物密度領域３１は、ボンディングパット部３６と接
触している。また、第一導電型の高不純物密度基板２６
の裏面には、電極３４が形成されている。

【００１６】また、ボンディングパット部３６下に形成
されている第二導電型高不純物密度領域３１の面積は、
第一導電型高不純物密度領域２９の総面積とほぼ同じに
なっている。

【００１７】次に、このような構成の半導体装置の動作
について説明する。この半導体装置では、機能的に、電
極３４をドレイン，第二導電型高不純物密度領域２８を
ゲート，第一導電型の高不純物密度領域２９をソースと
して動作させることができる。すなわち、電極３４と電
極群３３との間に所定の電圧が印加され、その際、電極
群３２に電圧が印加されていない状態では、第一導電型
の高不純物密度基板２６，第一導電型低不純物密度領域
２７，第一導電型高不純物密度領域２９を介して主電流
ｉｏが流れ（図３参照）、この半導体装置はオン状態と
なっている。この状態で、電極群３２に所定電圧を印加
すると、隣接する第二導電型高不純物密度領域２８間に
第二導電型の反転層（図３に点線４５で示す）が拡が
り、この反転層によって主電流ｉｏを遮断することがで
きる。換言すれば、電極群３２への電圧の印加をオフ・
オンすることにより、主電流をオン・オフ制御すること
ができる。ところで、本実施例では、第一導電型高不純
物密度基板２６，第一導電型低不純物密度領域２７と第
二導電型高不純物密度領域３１とにより、接合ダイオー
ドが形成されており、ソース電極としての電極群３３に
逆電圧が印加された場合には、この逆電圧は、ボンディ
ングパット３６を介し、上記接合ダイオードに加わり、
これにより、接合ダイオードを通じて電流が流れる。従
って、ボンディングパット３６下の第二導電型高不純物
密度領域３１と第一導電型不純物密度領域（２７，２
６）とからなる接合ダイオードを転流ダイオードとして
機能させることができ、例えばＨブリッジのモータ駆動
回路に使用する際にも、外部に転流ダイオードの接続が
不要となる。また、第二導電型高不純物密度領域３１の
面積を第一導電型高不純物密度領域２９の総面積とほぼ
同じにすることによって、半導体中を流れる主電流の電
流密度と接合ダイオードを流れる電流密度とがほぼ等し
くなる場合にも、これに対処することができる。これに
より、主電流と接合ダイオード電流との切り替えを速や
かに行うことができ、ラッチアップ等により素子が破壊
することもなく半導体装置における損失を少なくし、高
周波化に良好に対応することができる。

【００１８】本願の発明者は、図１乃至図３に示す半導
体装置を具体的に以下のような工程で作製した。先づ、
半導体基板２６には、アンチモンを不純物としてドープ
した比抵抗０．０１Ωcm，基板厚さ５２５μｍのＮ⁺型
の高不純物密度基板を用いた。次いで、この半導体基板
２６上に、リンを不純物としてドープした比抵抗１．０
Ωcm，不純物密度５×１０¹⁵／cm³のエピタキシャル層
を５μｍ成長させＮ型の低不純物密度領域２７を形成し
た。次に、Ｎ型の低不純物密度領域２７上に通常の熱酸
化工程により熱酸化膜の絶縁膜３０を６０００Å形成し
た。

【００１９】次に、上記熱酸化膜３０に開孔部を通常の
ホトリソグラフィー工程で形成し、この開孔部に第二導
電型高不純物密度領域２８，第一導電型高不純物密度領
域２９を形成した。なお、第二導電型高不純物密度領域
２８は、８μｍピッチの間隔で２μｍの幅で形成し、ま
た第一導電型高不純物密度領域２９は、第二導電型高不
純物密度領域２８間の中央の位置に２μｍの幅で形成し
た。また、第一導電型高不純物密度領域２９は長さを
０．９２７〜０．８０５mmとしてＮ型の低不純物密度領
域２７上に総数１９４８本形成し、総全長を１７５cmと
した。また、第二導電型高不純物密度領域２８は長さを
０．９２９〜０．８０７mmとして第一導電型高不純物密
度領域２９よりも両側に１０μｍづつ長く形成した。こ
の時、Ｎ型の低不純物密度領域２７上のボンディング部
３６の形成領域に第二導電型高不純物密度領域３１を形
成するために、熱酸化膜の絶縁膜３０に開孔部を同時に
形成した。なお、ボンディング部３６の形成領域は、Ｎ
型低不純物密度領域２７上に４個所設け、そのうち２個
所は一つに統合した。また、ボンディング部３５の形成
領域は、２個所設けた。第二導電型高不純物密度領域３
１の面積は、一個所当たり８０μｍ×８０μｍとした。

【００２０】次に通常のホトリソグラフィー工程，イオ
ン注入工程，熱拡散工程により第一導電型高不純物密度
領域２９をホトレジストで被覆し、不純物としてボロン
をイオン注入し、その後の熱拡散により表面不純物密度
８×１０¹⁸／cm³，拡散深さ１．５μｍのＰ⁺型の高不純
物密度領域２８を形成した。この時、同時にボンディン
グ部３６の形成領域にもＰ⁺型高不純物密度領域３１が
形成される。

【００２１】次に通常のホトリソグラフィー工程，イオ
ン注入工程，熱拡散工程によりＰ⁺型の高不純物密度領
域２８とＰ⁺型高不純物密度領域３１とをホトレジスト
で被覆し不純物としてヒ素をイオン注入し、その後の熱
拡散により表面不純物密度２×１０²⁰／cm³，拡散深さ
０．７５μｍのＮ⁺型の高不純物密度領域２９を形成し
た。この熱拡散工程においては不活性ガスを用いること
で熱酸化膜の絶縁膜３０の開孔部に熱酸化膜が生成され
るのを抑えることができた。

【００２２】次に通常の全面ライトエッチング工程，Ａ
ｌ膜スパッタ成膜工程，ホトリソグラフィー工程，ドラ
イエッチング工程，アニールシンタリング工程により、
Ｐ⁺型の高不純物領域２８に接触した電極群３２，Ｎ⁺型
の高不純物領域２９に接触した電極群３３，電極群３２
を一体化したボンディング部３５，電極群３３を一体化
しかつＰ⁺型高不純物密度領域３１と接触したボンディ
ング部３６を形成した。次いで、オン抵抗の低減を図る
ため、半導体基板２６の裏面を研磨除去し基板厚さを２
５０μｍとしてＮｉメッキ，シンタリング工程を行ない
電極３４を形成した。

【００２３】次に通常のダイシング工程，ダイボンディ
ング工程，ワイヤボンディング工程，モールド工程を行
ないチップサイズとして４mm×４mm角の半導体装置を作
製した。このようにして作製された半導体装置の特性
は、オン抵抗が５．６７〜５．８９ｍΩであり、また、
入力容量がオン時に約３０００ｐＦ、オフ時に５００ｐ
Ｆであった。このようにオン抵抗および入力容量を小さ
くすることができ高周波駆動に対して良好な結果が得ら
れた。

【００２４】すなわち、オン抵抗の低いデバイス素子で
あることによって、デバイス素子の電圧損失を少なくす
ることができた。また、ゲートにはＡｌ電極配線が直接
接続されており、ゲート抵抗が小さいことと入力容量が
小さいこととによって、高周波駆動デバイス素子として
の良好な特性のものが得られた。また、ＤＭＯＳ構造の
ＦＥＴにおいて、ゲ−ト酸化膜を薄くしたときにこれが
静電気により破壊されるという問題を回避することがで
き、ゲ−ト入力保護回路も不要となる。

【００２５】また、この半導体装置を２次整流素子とし
て用い、回路方式としてハーフブリッジ回路のスイッチ
ング電源でＭＨｚ帯での高周波動作と８５％以上の高効
率動作を確認することができた。

【００２６】さらに、この半導体装置を２次整流素子と
して用いたスイッチング電源では、外付けの転流ダイオ
ードが不要であり、ゲート入力保護回路も不要であるた
め、部品点数も少なくスイッチング電源を構成すること
ができ、コストを低く抑えることができた。

【００２７】上述の具体的な作製例では、第二導電型高
不純物密度領域３１の面積は第一導電型高不純物密度領
域２９の総面積のほぼ１５％となっている。しかしなが
ら、本発明の半導体装置を使用する回路方式により転流
ダイオードに流れる電流がほぼ主電流と同電流値となる
場合は、第一導電型高不純物密度領域２９の総面積と第
二導電型高不純物密度領域３１の面積とがほぼ等しくな
るように構成するのが望ましい。これにより、オン・オ
フ制御を高速に行なう場合に、主電流と接合ダイオード
電流との切り替えを速やかに行うことができ、ラッチア
ップ等により素子が破壊することもなく半導体装置にお
ける損失を少なくし、高周波化に良好に対応することが
できる。

【００２８】また、上述の例では、第一導電型をＮ型，
第二導電型をＰ型としたが、第一導電型をＰ型，第二導
電型をＮ型とした構成にしても良い。

【００２９】さらに、上述の例では、半導体基板として
Ｓｉ系材料を用いたが、ＧａＡｓ等の化合物半導体材料
を用いることもでき、化合物半導体材料を用いることに
よってさらに高い高周波数帯での駆動も可能となる。

【００３０】

【発明の効果】以上に説明したように、請求項１，２，
３記載の発明によれば、ボンディングパット部に接触し
ている第二導電型領域が、第一導電型の低不純物密度領
域および第一導電型の高不純物密度基板とともに接合ダ
イオードを形成し、前記ボンディングパット部に逆電圧
が印加される場合には、転流ダイオードとして機能する
ようになっているので、Ｈブリッジのモータ駆動回路な
どに使用する場合にも外付けの転流ダイオードが不要と
なる。またオン抵抗が低く、これにより、電圧損失を少
なくすることができ、また、ゲートには電極群が直接隣
接されるので、ゲート抵抗および入力容量を小さくする
ことができる。これにより、高周波駆動デバイス素子と
して非常に適した半導体装置を提供できる。

【００３１】また、請求項４記載の発明によれば、上記
第二導電型領域の面積が、前記第一導電型高不純物密度
領域の総面積とほぼ同じになっているので、転流ダイオ
ードに流れる電流量が主電流量とほぼ同じである場合に
も、良好に動作させることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施例の概略平面図で
ある。

【図２】図１のＡ−Ａ’線における概略断面図である。

【図３】図１のＢ−Ｂ’線における概略断面図である。

【図４】従来のＤＭＯＳ構造のＦＥＴの断面図である。

【図５】図４のＦＥＴの等価回路である。

【図６】Ｈブリッジのモ−タ駆動回路の一例を示す図で
ある

【図７】静電誘導型電界効果トランジスタの構成図であ
る。

【符号の説明】

２６第一導電型高不純物密度基板２７第一導電型低不純物密度領域２８第二導電型高不純物密度領域２９第一導電型高不純物密度領域３０絶縁膜３１第二導電型高不純物密度領域３２電極群３３電極群３５ボンディング部３６ボンディング部

Claims

【特許請求の範囲】

【請求項１】第一導電型の高不純物密度基板上に形成
された第一導電型の低不純物密度領域と、該第一導電型
の低不純物密度領域の表面に所定の間隔をへだてて形成
された複数列の第二導電型高不純物密度領域と、前記第
二導電型高不純物密度領域間に前記第二導電型高不純物
密度領域と接することなく形成された第一導電型高不純
物密度領域と、前記第一導電型の低不純物密度領域の表
面に前記複数列の第二導電型高不純物密度領域と分離し
た位置に形成された第二導電型領域と、前記複数本の第
二導電型高不純物密度領域に接触配置された第一の電極
群と、前記第一導電型高不純物密度領域に接触配置され
た第二の電極群とを有し、前記第二の電極群は、前記第
一導電型高不純物密度領域外で一本化されて、ボンディ
ングパット部として形成され、前記ボンディングパット
部は前記第二導電型領域と接触配置されていることを特
徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、前
記第一導電型高不純物密度領域は、前記第二導電型高不
純物密度領域の長さよりも短かく、かつ前記第二導電型
高不純物密度領域の深さよりも浅く形成されていること
を特徴とする半導体装置。
【請求項３】請求項１記載の半導体装置において、前
記ボンディングパット部に接触している前記第二導電型
領域は、前記第一導電型の低不純物密度領域および前記
第一導電型の高不純物密度基板とともに接合ダイオード
を形成し、前記ボンディングパット部に逆電圧が印加さ
れる場合に、転流ダイオードとして機能するようになっ
ていることを特徴とする半導体装置。
【請求項４】請求項１記載の半導体装置において、前
記第二導電型領域の面積は、前記第一導電型高不純物密
度領域の総面積とほぼ同じになっていることを特徴とす
る半導体装置。