JPH0636934A - 平面型磁気素子 - Google Patents
平面型磁気素子Info
- Publication number
- JPH0636934A JPH0636934A JP18832592A JP18832592A JPH0636934A JP H0636934 A JPH0636934 A JP H0636934A JP 18832592 A JP18832592 A JP 18832592A JP 18832592 A JP18832592 A JP 18832592A JP H0636934 A JPH0636934 A JP H0636934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- magnetic
- thickness
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】サイズの大きい基板表面でも高い生産性で製造
することができ、理論値どうりの特性を有する平面型磁
気素子を提供する。 【構成】基板１１上に磁性薄膜１３、１９、平面コイル
１７、およびこれらを電気的に絶縁する絶縁膜１４、１
８の積層構造を有する平面型磁気素子において、基板に
対する応力の方向が異なる薄膜を組み合わせることによ
り、薄膜全体の内部応力をキャンセルする。
することができ、理論値どうりの特性を有する平面型磁
気素子を提供する。 【構成】基板１１上に磁性薄膜１３、１９、平面コイル
１７、およびこれらを電気的に絶縁する絶縁膜１４、１
８の積層構造を有する平面型磁気素子において、基板に
対する応力の方向が異なる薄膜を組み合わせることによ
り、薄膜全体の内部応力をキャンセルする。
Description
【０００１】
【産業上の利用分野】本発明は平面インダクタや平面ト
ランスなどの平面型磁気素子に関する。
ランスなどの平面型磁気素子に関する。
【０００２】
【従来の技術】近年、ＬＳＩなどに代表される集積回路
技術の進歩に伴い各種電子機器の小型化が盛んに進めら
れている。ところが機器全体における電源部の容積率増
大の傾向が顕著になってきた。これは電源部に必須なイ
ンダクタやトランスなどの磁気部品の小型・集積化が他
の部品と比較して著しく遅れているためである。最近、
この課題を解決するために平面コイルと磁性体とを組み
合わせた平面型の磁気素子が提案され、その高性能化の
検討が進められている。平面型磁気素子は各種プレーナ
技術を用いて作製されており、その構造設計手法も確立
されつつある。このうちコイル導体については、その形
状をスパイラル状にすればインダクタンスを大きくとる
ことができ、その結果品質係数Ｑが高くなることが明ら
かになっている。
技術の進歩に伴い各種電子機器の小型化が盛んに進めら
れている。ところが機器全体における電源部の容積率増
大の傾向が顕著になってきた。これは電源部に必須なイ
ンダクタやトランスなどの磁気部品の小型・集積化が他
の部品と比較して著しく遅れているためである。最近、
この課題を解決するために平面コイルと磁性体とを組み
合わせた平面型の磁気素子が提案され、その高性能化の
検討が進められている。平面型磁気素子は各種プレーナ
技術を用いて作製されており、その構造設計手法も確立
されつつある。このうちコイル導体については、その形
状をスパイラル状にすればインダクタンスを大きくとる
ことができ、その結果品質係数Ｑが高くなることが明ら
かになっている。
【０００３】スパイラル型コイルを用いて大きなインダ
クタンスを得るためには、いくつかのパラメータを最適
値に設定することが好ましい。重要なパラメータとして
は、（１）コイルの膜厚、（２）コイルのライン幅／ス
ペース幅、（３）スパイラルコイルの外形寸法、（４）
平面インダクタの外形寸法などが代表例として挙げられ
る。このうち、（２）以外はコイルの動作周波数に応じ
て最適値をほぼ決定できる。（２）に関しては、スペー
ス幅が狭くなればなるほど、Ｑ値が高くなることがわか
っている。
クタンスを得るためには、いくつかのパラメータを最適
値に設定することが好ましい。重要なパラメータとして
は、（１）コイルの膜厚、（２）コイルのライン幅／ス
ペース幅、（３）スパイラルコイルの外形寸法、（４）
平面インダクタの外形寸法などが代表例として挙げられ
る。このうち、（２）以外はコイルの動作周波数に応じ
て最適値をほぼ決定できる。（２）に関しては、スペー
ス幅が狭くなればなるほど、Ｑ値が高くなることがわか
っている。
【０００４】理論設計された平面インダクタを実際に作
製する場合、コイル導体の厚さは少なくとも使用する周
波数帯によって決定されるスキンデプス程度に設定する
必要がある。実用されるコイルの厚さは、使用周波数以
外にコイル材料の比抵抗によっても変わり、例えばＡｌ
を用いた場合、使用周波数帯１０〜１００ＭＨｚでほぼ
１０μｍ程度となる。磁性薄膜および磁性薄膜とコイル
導体とを絶縁するための絶縁膜の膜厚に関しても、その
材料およびデバイスの用途によって様々な設計値が採用
される。例えば、使用周波数として１０ＭＨｚ、使用電
力として１Ｗ程度を想定し、磁性薄膜としてＣｏ系アモ
ルファス磁性膜、絶縁膜としてＳｉＯ2膜を用いた場
合、それぞれ２μｍおよび１μｍの厚さが必要となる。
したがって、例えば基板上にＣｏ系アモルファス磁性
膜、ＳｉＯ2 膜、Ａｌからなるコイル導体、ＳｉＯ2 膜
およびＣｏ系アモルファス磁性膜を順次積層した構造の
平面インダクタでは、デバイス部分の厚さが最低でも１
６μｍとなる。
製する場合、コイル導体の厚さは少なくとも使用する周
波数帯によって決定されるスキンデプス程度に設定する
必要がある。実用されるコイルの厚さは、使用周波数以
外にコイル材料の比抵抗によっても変わり、例えばＡｌ
を用いた場合、使用周波数帯１０〜１００ＭＨｚでほぼ
１０μｍ程度となる。磁性薄膜および磁性薄膜とコイル
導体とを絶縁するための絶縁膜の膜厚に関しても、その
材料およびデバイスの用途によって様々な設計値が採用
される。例えば、使用周波数として１０ＭＨｚ、使用電
力として１Ｗ程度を想定し、磁性薄膜としてＣｏ系アモ
ルファス磁性膜、絶縁膜としてＳｉＯ2膜を用いた場
合、それぞれ２μｍおよび１μｍの厚さが必要となる。
したがって、例えば基板上にＣｏ系アモルファス磁性
膜、ＳｉＯ2 膜、Ａｌからなるコイル導体、ＳｉＯ2 膜
およびＣｏ系アモルファス磁性膜を順次積層した構造の
平面インダクタでは、デバイス部分の厚さが最低でも１
６μｍとなる。
【０００５】このように薄膜磁気デバイスは、膜厚が比
較的厚い単層膜の積層構造を有するため、下地表面への
薄膜成長に伴って発生する内部応力によって様々な問題
が生じる。例えば、コイル導体材料として用いられるＡ
ｌ合金膜および磁性膜として用いられるＣｏ系アモルフ
ァス膜などは１０11ｅｒｇ／ｃｍ2 程度の引っ張り応力
を発生することが知られている。したがって、これらの
材料を用いた薄膜デバイスを広い面積の基板上に作製す
ると、基板に大きな反りが発生する可能性が高い。この
ような基板の反りがある程度以上になると、それ以降は
露光工程、エッチング工程などのウェハープロセスに投
入することが不可能になったり、加工精度が悪くなって
設計通りの性能が得られなくなるなどの問題が生じる。
また、反りが大きくなると、基板からの薄膜の剥離も起
こり易くなる。以上のような原因により、ウェハサイズ
でのデバイス作製において生産性が著しく低下するた
め、現在この問題の克服が大きな関心となっている。
較的厚い単層膜の積層構造を有するため、下地表面への
薄膜成長に伴って発生する内部応力によって様々な問題
が生じる。例えば、コイル導体材料として用いられるＡ
ｌ合金膜および磁性膜として用いられるＣｏ系アモルフ
ァス膜などは１０11ｅｒｇ／ｃｍ2 程度の引っ張り応力
を発生することが知られている。したがって、これらの
材料を用いた薄膜デバイスを広い面積の基板上に作製す
ると、基板に大きな反りが発生する可能性が高い。この
ような基板の反りがある程度以上になると、それ以降は
露光工程、エッチング工程などのウェハープロセスに投
入することが不可能になったり、加工精度が悪くなって
設計通りの性能が得られなくなるなどの問題が生じる。
また、反りが大きくなると、基板からの薄膜の剥離も起
こり易くなる。以上のような原因により、ウェハサイズ
でのデバイス作製において生産性が著しく低下するた
め、現在この問題の克服が大きな関心となっている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、サイ
ズの大きい基板表面でも高い生産性で製造することがで
き、理論値どうりの特性を有する平面型磁気素子を提供
することにある。
ズの大きい基板表面でも高い生産性で製造することがで
き、理論値どうりの特性を有する平面型磁気素子を提供
することにある。
【０００７】
【課題を解決するための手段と作用】本発明の平面型磁
気素子は、基板上に磁性薄膜、平面コイル、およびこれ
らを電気的に絶縁する絶縁膜の積層構造を有する平面型
磁気素子において、基板に対する応力の方向が異なる薄
膜を組み合わせることにより、薄膜全体の内部応力をキ
ャンセルすることを特徴とするものである。本発明にお
いては、素子全体の基板に対する応力の大きさが、好ま
しくは±１０8 ｄｙｎ／ｃｍ2 以下となるように設計さ
れる。以下、本発明をさらに詳細に説明する。
気素子は、基板上に磁性薄膜、平面コイル、およびこれ
らを電気的に絶縁する絶縁膜の積層構造を有する平面型
磁気素子において、基板に対する応力の方向が異なる薄
膜を組み合わせることにより、薄膜全体の内部応力をキ
ャンセルすることを特徴とするものである。本発明にお
いては、素子全体の基板に対する応力の大きさが、好ま
しくは±１０8 ｄｙｎ／ｃｍ2 以下となるように設計さ
れる。以下、本発明をさらに詳細に説明する。
【０００８】本発明の平面型磁気素子は最も一般的には
以下のような工程を経て製造される。すなわち、基板上
への下部磁性膜の形成、絶縁膜の形成、導体膜の形成、
導体膜のパターニングによるコイル導体の形成、コイル
導体間およびコイル導体表面への絶縁膜の充填・被覆、
上部磁性膜の形成などの工程が含まれる。
以下のような工程を経て製造される。すなわち、基板上
への下部磁性膜の形成、絶縁膜の形成、導体膜の形成、
導体膜のパターニングによるコイル導体の形成、コイル
導体間およびコイル導体表面への絶縁膜の充填・被覆、
上部磁性膜の形成などの工程が含まれる。
【０００９】なお、製造方法は前記の方法に限定される
わけではなく、特にコイル導体の形成方法、およびコイ
ル導体間に絶縁膜を充填する方法としては様々な種類が
ある。前述したように、コイル導体間の間隔はできるだ
け狭くすることが好ましいが、ＣＶＤ法などの通常の絶
縁膜堆積法では限度がある。このため、液相酸化法（Ｌ
ｉｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔｉｏｎ）を用い
たり、またはコイル導体間に設けられる絶縁膜のパター
ニングを先に行い、その後リフトオフ法やメッキにより
導体膜を形成する方法が用いられることもある。また、
平面インダクタの構造は、外鉄型、内鉄型のどちらでも
よい。
わけではなく、特にコイル導体の形成方法、およびコイ
ル導体間に絶縁膜を充填する方法としては様々な種類が
ある。前述したように、コイル導体間の間隔はできるだ
け狭くすることが好ましいが、ＣＶＤ法などの通常の絶
縁膜堆積法では限度がある。このため、液相酸化法（Ｌ
ｉｑｕｉｄ Ｐｈａｓｅ Ｏｘｉｄａｔｉｏｎ）を用い
たり、またはコイル導体間に設けられる絶縁膜のパター
ニングを先に行い、その後リフトオフ法やメッキにより
導体膜を形成する方法が用いられることもある。また、
平面インダクタの構造は、外鉄型、内鉄型のどちらでも
よい。
【００１０】基板は特に限定されず、Ｓｉ、ＧａＡｓな
どの半導体基板、またはＡｌＮ、ＳｉＣ、ガラスなどの
絶縁基板が用いられる。半導体基板の表面に、絶縁膜を
形成してもよい。磁性膜は、各種の磁性合金をスパッタ
リングなどの方法により形成することが好ましい。
どの半導体基板、またはＡｌＮ、ＳｉＣ、ガラスなどの
絶縁基板が用いられる。半導体基板の表面に、絶縁膜を
形成してもよい。磁性膜は、各種の磁性合金をスパッタ
リングなどの方法により形成することが好ましい。
【００１１】磁性膜上に形成される絶縁膜は、コイル間
の線間容量を小さくするために、比誘電率が小さいこと
が好ましい。絶縁膜の材料としては、種々の酸化物、窒
化物、弗化物、炭化水素系の高分子化合物、ポリシラン
などが挙げられる。代表的な材料は、ＳｉＯ2 、Ｓｉx
Ｎy 、ＣａＦ2 、ポリイミドなどである。
の線間容量を小さくするために、比誘電率が小さいこと
が好ましい。絶縁膜の材料としては、種々の酸化物、窒
化物、弗化物、炭化水素系の高分子化合物、ポリシラン
などが挙げられる。代表的な材料は、ＳｉＯ2 、Ｓｉx
Ｎy 、ＣａＦ2 、ポリイミドなどである。
【００１２】絶縁膜は、コイル導体と磁性膜との間を十
分に絶縁できるだけの厚さが必要である。その厚さは絶
縁膜材料によって異なり、例えばＳｉＯ2 を用いた場
合、動作電圧が２０Ｖでは１μｍ程度の厚さが適当であ
る。絶縁膜の形成方法としては、ＣＶＤ法、スパッタリ
ング法などの気相成長法、スピナーを用いて絶縁材料を
塗布し熱硬化させる方法などが挙げられる。
分に絶縁できるだけの厚さが必要である。その厚さは絶
縁膜材料によって異なり、例えばＳｉＯ2 を用いた場
合、動作電圧が２０Ｖでは１μｍ程度の厚さが適当であ
る。絶縁膜の形成方法としては、ＣＶＤ法、スパッタリ
ング法などの気相成長法、スピナーを用いて絶縁材料を
塗布し熱硬化させる方法などが挙げられる。
【００１３】絶縁膜上に形成される導体膜としては、抵
抗率が低い材料を用いることが好ましい。具体的には、
Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、Ａｇ、Ａｇ合金、Ｐ
ｄ、Ｐｄ合金、Ｐｔ、Ｐｔ合金などが挙げられるが、こ
れらに限定されない。結晶構造は、多結晶でも単結晶で
もよい。導体膜の膜厚は、少なくとも磁気素子が使用さ
れる周波数帯によって決定されるスキンデプス程度に設
定する必要がある。この他に導体膜の膜厚を決定する要
因として、コイル導体材料の比抵抗が挙げられる。これ
らの要因をすべて考慮すると、１０〜１００ＭＨｚの周
波数帯においては約１０μｍ程度の厚さが要求される。
さらに、磁気素子の小型化が進むにつれて、導体内を流
れる電流密度が高くなり、素子からの発熱量が非常に大
きくなる。このため、コイル導体自体のエレクトロマイ
グレーションやサーモマイグレーションによる断線に対
する耐性が非常に重要な要素となる。そこで、コイル導
体薄膜としては、高配向膜を用いることが好ましく、さ
らに単結晶または多少の欠陥を含むものの単結晶に近い
薄膜を用いることがより好ましい。導体膜の形成方法と
しては、真空蒸着法、イオンプレーティング法、各種ス
パッタリング法、各種ＣＶＤ法などの気相成長法および
各種メッキ法が挙げられる。
抗率が低い材料を用いることが好ましい。具体的には、
Ａｌ、Ａｌ合金、Ｃｕ、Ｃｕ合金、Ａｇ、Ａｇ合金、Ｐ
ｄ、Ｐｄ合金、Ｐｔ、Ｐｔ合金などが挙げられるが、こ
れらに限定されない。結晶構造は、多結晶でも単結晶で
もよい。導体膜の膜厚は、少なくとも磁気素子が使用さ
れる周波数帯によって決定されるスキンデプス程度に設
定する必要がある。この他に導体膜の膜厚を決定する要
因として、コイル導体材料の比抵抗が挙げられる。これ
らの要因をすべて考慮すると、１０〜１００ＭＨｚの周
波数帯においては約１０μｍ程度の厚さが要求される。
さらに、磁気素子の小型化が進むにつれて、導体内を流
れる電流密度が高くなり、素子からの発熱量が非常に大
きくなる。このため、コイル導体自体のエレクトロマイ
グレーションやサーモマイグレーションによる断線に対
する耐性が非常に重要な要素となる。そこで、コイル導
体薄膜としては、高配向膜を用いることが好ましく、さ
らに単結晶または多少の欠陥を含むものの単結晶に近い
薄膜を用いることがより好ましい。導体膜の形成方法と
しては、真空蒸着法、イオンプレーティング法、各種ス
パッタリング法、各種ＣＶＤ法などの気相成長法および
各種メッキ法が挙げられる。
【００１４】導体膜の膜厚が比較的厚い場合、導体膜を
コイル形状にパターニングするために、異方性の大きい
エッチング方法を用いることが必要である。具体的に
は、化学的ドライエッチング法（ＣＤＥ）（特にダウン
フローを利用することが好ましい）、反応性イオンエッ
チング法（ＲＩＥ）、イオンビームエッチング法などが
あげられる。コイルの形状としては、スパイラル型また
はつづらおれ型が代表的であるが、高いＱ値を得るため
にはスパイラル型が好ましい。
コイル形状にパターニングするために、異方性の大きい
エッチング方法を用いることが必要である。具体的に
は、化学的ドライエッチング法（ＣＤＥ）（特にダウン
フローを利用することが好ましい）、反応性イオンエッ
チング法（ＲＩＥ）、イオンビームエッチング法などが
あげられる。コイルの形状としては、スパイラル型また
はつづらおれ型が代表的であるが、高いＱ値を得るため
にはスパイラル型が好ましい。
【００１５】エッチング工程で形成されたコイル導体間
およびコイル導体表面に絶縁膜を充填・被覆する方法と
しては、通常はＳｉＨ4 やテトラエトキシシラン（ＴＥ
ＯＳ）を原料とする熱またはプラズマＣＶＤ法が用いら
れる。ただし、これらの方法では、アスペクト比が非常
に大きい溝への絶縁物の充填が困難である。このため、
原料気体としてトリメチルシラン（（ＣＨ3 ）3 Ｓｉ
Ｈ）と酸素（Ｏ2 ）とを用い、それぞれの活性化された
反応中間生成物どうしを基板表面において反応させてＳ
ｉＯ2 を生成させる液相酸化法が用いられる。なお、中
間生成物が液相的に振る舞う限り、用いる原料や活性化
の手法に関しては特に限定されない。
およびコイル導体表面に絶縁膜を充填・被覆する方法と
しては、通常はＳｉＨ4 やテトラエトキシシラン（ＴＥ
ＯＳ）を原料とする熱またはプラズマＣＶＤ法が用いら
れる。ただし、これらの方法では、アスペクト比が非常
に大きい溝への絶縁物の充填が困難である。このため、
原料気体としてトリメチルシラン（（ＣＨ3 ）3 Ｓｉ
Ｈ）と酸素（Ｏ2 ）とを用い、それぞれの活性化された
反応中間生成物どうしを基板表面において反応させてＳ
ｉＯ2 を生成させる液相酸化法が用いられる。なお、中
間生成物が液相的に振る舞う限り、用いる原料や活性化
の手法に関しては特に限定されない。
【００１６】次に、基板上に形成される各薄膜によって
発生する応力をキャンセルする具体的な方法について説
明する。一般的には基板材料とその表面に成膜される薄
膜材料との応力の方向を調べ、デバイスを形成した際に
それらの応力がキャンセルされるような構成にする。基
板表面に成膜される薄膜材料に発生する応力の方向は、
基本的にプロセス温度内における基板材料と薄膜材料と
の線膨張係数の大小によって決まる。
発生する応力をキャンセルする具体的な方法について説
明する。一般的には基板材料とその表面に成膜される薄
膜材料との応力の方向を調べ、デバイスを形成した際に
それらの応力がキャンセルされるような構成にする。基
板表面に成膜される薄膜材料に発生する応力の方向は、
基本的にプロセス温度内における基板材料と薄膜材料と
の線膨張係数の大小によって決まる。
【００１７】例えば、基板として単結晶Ｓｉを用いる場
合、基板に対する圧縮応力を発生させる材料は、代表的
なものとしてＳｉＯ2 （石英ガラス）、ダイヤモンド、
パイレックスガラス、ＳｉＣ、各種アモルファス金属な
どが挙げられる。その他のほとんどの材料では、Ｓｉ単
結晶基板に対して引っ張り応力が発生する。
合、基板に対する圧縮応力を発生させる材料は、代表的
なものとしてＳｉＯ2 （石英ガラス）、ダイヤモンド、
パイレックスガラス、ＳｉＣ、各種アモルファス金属な
どが挙げられる。その他のほとんどの材料では、Ｓｉ単
結晶基板に対して引っ張り応力が発生する。
【００１８】薄膜インダクタを考えた場合、Ｓｉ基板上
に形成される導体膜に起因して発生する引っ張り応力に
よって生じる反りをキャンセルするためには、圧縮応力
が発生する絶縁膜を用いることが重要である。また、磁
性膜に関しては結晶質と非晶質とでＳｉ基板に対する応
力の方向が異なるため、その場その場でのチェックが必
要である。例えば基板として厚さ０．６ｍｍの６インチ
ウェハを用い、コイル導体膜としてＡｌ合金、磁性薄膜
としてＣｏＺｒＮｂアモルファス合金、絶縁膜としてＳ
ｉＯ2 を用いる場合、それぞれの薄膜の膜厚（上下に２
層用いられる場合には合計の膜厚）は１０μｍ、４μ
ｍ、４μｍとなる。ただし、それぞれの具体的な膜厚は
デバイスとして用いる周波数帯によって異なる。また、
実際には導体膜および磁性薄膜の膜厚に関しては、デバ
イスの使用スペックによって最適値が決まるため、絶縁
膜の膜厚を制御して応力の大きさを変化させ、各薄膜に
よる応力をキャンセルすることが好ましい。
に形成される導体膜に起因して発生する引っ張り応力に
よって生じる反りをキャンセルするためには、圧縮応力
が発生する絶縁膜を用いることが重要である。また、磁
性膜に関しては結晶質と非晶質とでＳｉ基板に対する応
力の方向が異なるため、その場その場でのチェックが必
要である。例えば基板として厚さ０．６ｍｍの６インチ
ウェハを用い、コイル導体膜としてＡｌ合金、磁性薄膜
としてＣｏＺｒＮｂアモルファス合金、絶縁膜としてＳ
ｉＯ2 を用いる場合、それぞれの薄膜の膜厚（上下に２
層用いられる場合には合計の膜厚）は１０μｍ、４μ
ｍ、４μｍとなる。ただし、それぞれの具体的な膜厚は
デバイスとして用いる周波数帯によって異なる。また、
実際には導体膜および磁性薄膜の膜厚に関しては、デバ
イスの使用スペックによって最適値が決まるため、絶縁
膜の膜厚を制御して応力の大きさを変化させ、各薄膜に
よる応力をキャンセルすることが好ましい。
【００１９】個々のプロセスに関しては、パターニング
工程に入る直前に基板の反りが０になっている必要があ
る。これは、基板が反った状態で露光装置に投入された
場合、装置が基板を受け付けなかったり、または加工精
度が落ちる可能性があるため、非常に重要な要素であ
る。
工程に入る直前に基板の反りが０になっている必要があ
る。これは、基板が反った状態で露光装置に投入された
場合、装置が基板を受け付けなかったり、または加工精
度が落ちる可能性があるため、非常に重要な要素であ
る。
【００２０】プロセス中のウェハの反りの制御方法とし
ては、レーザー光を用いたフラットネスチェッカーをプ
ロセスマシン内に設置して、その場観察をしながら成膜
することが好ましいが、その場観察方法はこれに限られ
るわけではない。
ては、レーザー光を用いたフラットネスチェッカーをプ
ロセスマシン内に設置して、その場観察をしながら成膜
することが好ましいが、その場観察方法はこれに限られ
るわけではない。
【００２１】
【実施例】以下に本発明の実施例を図面を参照して説明
する。 実施例１
する。 実施例１
【００２２】厚さ０．６ｍｍの６インチＳｉ単結晶基板
１１上に膜厚１μｍの熱酸化膜１２を形成した後、ｒｆ
マグネトロンスパッタリングにより平均膜厚２μｍのＣ
ｏＺｒＮｂアモルファス合金を成膜し、磁性膜１３を形
成した。ＣｏＺｒＮｂアモルファス合金はＳｉ基板１１
に対して圧縮応力を発生する。その上に、プラズマＣＶ
Ｄ法により平均膜厚１．５μｍのＳｉＯ2 膜を成膜し、
絶縁膜１４を形成した。ＳｉＯ2 膜もＳｉ基板１１に対
して圧縮応力を発生する。その上に、直流マグネトロン
スパッタリング法により平均膜厚１０μｍのＡｌ−Ｓｉ
−Ｃｕ膜を成膜し、導体膜１５を形成した。Ａｌ−Ｓｉ
−Ｃｕ膜はＳｉ基板１１に対して引っ張り応力を発生す
る。この段階で各薄膜によって発生する応力がキャンセ
ルされ、Ｓｉ基板１１に反りは生じていなかった（図１
（ａ））。
１１上に膜厚１μｍの熱酸化膜１２を形成した後、ｒｆ
マグネトロンスパッタリングにより平均膜厚２μｍのＣ
ｏＺｒＮｂアモルファス合金を成膜し、磁性膜１３を形
成した。ＣｏＺｒＮｂアモルファス合金はＳｉ基板１１
に対して圧縮応力を発生する。その上に、プラズマＣＶ
Ｄ法により平均膜厚１．５μｍのＳｉＯ2 膜を成膜し、
絶縁膜１４を形成した。ＳｉＯ2 膜もＳｉ基板１１に対
して圧縮応力を発生する。その上に、直流マグネトロン
スパッタリング法により平均膜厚１０μｍのＡｌ−Ｓｉ
−Ｃｕ膜を成膜し、導体膜１５を形成した。Ａｌ−Ｓｉ
−Ｃｕ膜はＳｉ基板１１に対して引っ張り応力を発生す
る。この段階で各薄膜によって発生する応力がキャンセ
ルされ、Ｓｉ基板１１に反りは生じていなかった（図１
（ａ））。
【００２３】次に、導体膜１５上にレジストを塗布し、
露光・現像して、ライン幅５０μｍ、スペース幅１μｍ
のレジストパターン１６を形成した（図１（ｂ））。レ
ジストパターン１６をマスクとしてＲＩＥにより導体膜
１５をエッチングし、平面スパイラル状のコイル導体１
７を形成した後、レジストパターン１６を除去した。こ
のコイル導体１７を構成するＡｌ−Ｓｉ−Ｃｕ膜は、
（１１１）選択配向しており、表面粗さＲmax は約２０
０ｎｍであった（図１（ｃ））。次いで、コイル導体間
および表面にポリイミドを、コイル導体表面での膜厚が
１．５μｍになるまでスピナーを用いて塗布し、絶縁膜
１８を形成した。この絶縁膜１８の表面粗さＲmax は１
０ｎｍであった。ポリイミドはＳｉ基板１１に対して引
っ張り応力を発生する。この上に、ｒｆマグネトロンス
パッタリングにより、下部磁性膜と同じ組成および膜厚
のＣｏＺｒＮｂ膜を成膜して磁性膜１９を形成し、平面
インダクタを製造した（図１（ｄ））。以上のような薄
膜インダクタの製造プロセス中に、基板の反りによる問
題は全く発生しなかった。 実施例２
露光・現像して、ライン幅５０μｍ、スペース幅１μｍ
のレジストパターン１６を形成した（図１（ｂ））。レ
ジストパターン１６をマスクとしてＲＩＥにより導体膜
１５をエッチングし、平面スパイラル状のコイル導体１
７を形成した後、レジストパターン１６を除去した。こ
のコイル導体１７を構成するＡｌ−Ｓｉ−Ｃｕ膜は、
（１１１）選択配向しており、表面粗さＲmax は約２０
０ｎｍであった（図１（ｃ））。次いで、コイル導体間
および表面にポリイミドを、コイル導体表面での膜厚が
１．５μｍになるまでスピナーを用いて塗布し、絶縁膜
１８を形成した。この絶縁膜１８の表面粗さＲmax は１
０ｎｍであった。ポリイミドはＳｉ基板１１に対して引
っ張り応力を発生する。この上に、ｒｆマグネトロンス
パッタリングにより、下部磁性膜と同じ組成および膜厚
のＣｏＺｒＮｂ膜を成膜して磁性膜１９を形成し、平面
インダクタを製造した（図１（ｄ））。以上のような薄
膜インダクタの製造プロセス中に、基板の反りによる問
題は全く発生しなかった。 実施例２
【００２４】直径６インチ、厚さ１ｍｍのガラス基板２
１上に、ｒｆマグネトロンスパッタリングにより平均膜
厚２μｍのＣｏＺｒＮｂアモルファス合金を成膜し、磁
性膜１３を形成した。ＣｏＺｒＮｂアモルファス合金は
ガラス基板２１に対して圧縮応力を発生する。その上
に、プラズマＣＶＤ法により平均膜厚１．５μｍのＳｉ
Ｏ2 膜を成膜し、絶縁膜１４を形成した。ＳｉＯ2 膜は
ガラス基板２１に対してほとんど応力を発生しない。そ
の上に、直流マグネトロンスパッタリング法により平均
膜厚１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を成膜し、導体膜１
５を形成した。Ａｌ−Ｓｉ−Ｃｕ膜はガラス基板２１に
対して引っ張り応力を発生する。この段階で各薄膜によ
って発生する応力がキャンセルされ、ガラス基板２１に
反りは生じていなかった（図２（ａ））。
１上に、ｒｆマグネトロンスパッタリングにより平均膜
厚２μｍのＣｏＺｒＮｂアモルファス合金を成膜し、磁
性膜１３を形成した。ＣｏＺｒＮｂアモルファス合金は
ガラス基板２１に対して圧縮応力を発生する。その上
に、プラズマＣＶＤ法により平均膜厚１．５μｍのＳｉ
Ｏ2 膜を成膜し、絶縁膜１４を形成した。ＳｉＯ2 膜は
ガラス基板２１に対してほとんど応力を発生しない。そ
の上に、直流マグネトロンスパッタリング法により平均
膜厚１０μｍのＡｌ−Ｓｉ−Ｃｕ膜を成膜し、導体膜１
５を形成した。Ａｌ−Ｓｉ−Ｃｕ膜はガラス基板２１に
対して引っ張り応力を発生する。この段階で各薄膜によ
って発生する応力がキャンセルされ、ガラス基板２１に
反りは生じていなかった（図２（ａ））。
【００２５】次に、導体膜１５上にレジストを塗布し、
露光・現像して、ライン幅５０μｍ、スペース幅５μｍ
のレジストパターン１６を形成した（図２（ｂ））。レ
ジストパターン１６をマスクとしてＲＩＥにより導体膜
１５をエッチングし、平面スパイラル状のコイル導体１
７を形成した後、レジストパターン１６を除去した（図
２（ｃ））。次いで、テトラエトキシシラン（ＴＥＯ
Ｓ）を原料とするプラズマＣＶＤ法により、コイル導体
間および表面にＳｉＯ2 膜を２．５μｍ成膜した。表面
の凹凸を解消するためにエッチバックを行い、さらにＳ
ｉＯ2 膜を成膜した。この工程を繰り返し、コイル導体
表面での膜厚が１．５μｍの絶縁膜２２を形成した。こ
の絶縁膜２２の表面粗さＲmax は２００ｎｍであった。
このＳｉＯ2 膜もガラス基板２１に対してほとんど応力
を発生しない。この上に、ｒｆマグネトロンスパッタリ
ングにより、下部磁性膜と同じ組成および膜厚のＣｏＺ
ｒＮｂ膜を成膜して磁性膜１９を形成し、平面インダク
タを製造した（図２（ｄ））。
露光・現像して、ライン幅５０μｍ、スペース幅５μｍ
のレジストパターン１６を形成した（図２（ｂ））。レ
ジストパターン１６をマスクとしてＲＩＥにより導体膜
１５をエッチングし、平面スパイラル状のコイル導体１
７を形成した後、レジストパターン１６を除去した（図
２（ｃ））。次いで、テトラエトキシシラン（ＴＥＯ
Ｓ）を原料とするプラズマＣＶＤ法により、コイル導体
間および表面にＳｉＯ2 膜を２．５μｍ成膜した。表面
の凹凸を解消するためにエッチバックを行い、さらにＳ
ｉＯ2 膜を成膜した。この工程を繰り返し、コイル導体
表面での膜厚が１．５μｍの絶縁膜２２を形成した。こ
の絶縁膜２２の表面粗さＲmax は２００ｎｍであった。
このＳｉＯ2 膜もガラス基板２１に対してほとんど応力
を発生しない。この上に、ｒｆマグネトロンスパッタリ
ングにより、下部磁性膜と同じ組成および膜厚のＣｏＺ
ｒＮｂ膜を成膜して磁性膜１９を形成し、平面インダク
タを製造した（図２（ｄ））。
【００２６】プロセス中のガラス基板の反りについて
は、基板の裏面からレーザー光を照射しフラットネスチ
ェッカーを用いてその場観察を行った。その結果、それ
ぞれの薄膜において最適な膜厚を得ることができ、基板
に顕著に反りが発生することはなかった。 実施例３
は、基板の裏面からレーザー光を照射しフラットネスチ
ェッカーを用いてその場観察を行った。その結果、それ
ぞれの薄膜において最適な膜厚を得ることができ、基板
に顕著に反りが発生することはなかった。 実施例３
【００２７】６インチ角、厚さ１ｍｍのＡｌＮ基板３１
上に、ｒｆマグネトロンスパッタリングにより平均膜厚
２μｍのＣｏＺｒＮｂアモルファス合金を成膜し、磁性
膜１３を形成した。その上に、感光性ポリイミド３２を
１３μｍの厚さに塗布した（図３（ａ））。感光性ポリ
イミド３２を露光・現像して、磁性薄膜−コイル導体間
およびコイル導体間を絶縁するための隔壁となる、平面
スパイラル状の溝を有する絶縁膜３３を形成した（図３
（ｂ））。全面にレジストを塗布し、絶縁膜３３の上端
面にのみレジストが残るようにパターニングした。全面
に直流マグネトロンスパッタリング法により平均膜厚１
０μｍのＡｌ−Ｓｉ−Ｃｕ膜を成膜し、リフトオフ法に
よりレジストおよびその上のＡｌ−Ｓｉ−Ｃｕ膜を除去
してコイル導体１７を形成した（図３（ｃ））。次い
で、プラズマＣＶＤ法により、コイル導体１７表面にＳ
ｉＯ2 膜を１．５μｍ成膜して絶縁膜２２を形成した。
この上に、ｒｆマグネトロンスパッタリングにより、下
部磁性膜と同じ組成および膜厚のＣｏＺｒＮｂ膜を成膜
して磁性膜１９を形成し、平面インダクタを製造した
（図３（ｄ））。
上に、ｒｆマグネトロンスパッタリングにより平均膜厚
２μｍのＣｏＺｒＮｂアモルファス合金を成膜し、磁性
膜１３を形成した。その上に、感光性ポリイミド３２を
１３μｍの厚さに塗布した（図３（ａ））。感光性ポリ
イミド３２を露光・現像して、磁性薄膜−コイル導体間
およびコイル導体間を絶縁するための隔壁となる、平面
スパイラル状の溝を有する絶縁膜３３を形成した（図３
（ｂ））。全面にレジストを塗布し、絶縁膜３３の上端
面にのみレジストが残るようにパターニングした。全面
に直流マグネトロンスパッタリング法により平均膜厚１
０μｍのＡｌ−Ｓｉ−Ｃｕ膜を成膜し、リフトオフ法に
よりレジストおよびその上のＡｌ−Ｓｉ−Ｃｕ膜を除去
してコイル導体１７を形成した（図３（ｃ））。次い
で、プラズマＣＶＤ法により、コイル導体１７表面にＳ
ｉＯ2 膜を１．５μｍ成膜して絶縁膜２２を形成した。
この上に、ｒｆマグネトロンスパッタリングにより、下
部磁性膜と同じ組成および膜厚のＣｏＺｒＮｂ膜を成膜
して磁性膜１９を形成し、平面インダクタを製造した
（図３（ｄ））。
【００２８】ポリイミドを塗布する間にフラットネステ
スターを用いてＡｌＮ基板の反りを観察し、ポリイミド
の最適厚さを決定した。その結果、デバイス作製が終了
した時点で基板に顕著に反りが発生することはなかっ
た。
スターを用いてＡｌＮ基板の反りを観察し、ポリイミド
の最適厚さを決定した。その結果、デバイス作製が終了
した時点で基板に顕著に反りが発生することはなかっ
た。
【００２９】
【発明の効果】以上詳述したように本発明によれば、基
板に対する応力の方向および大きさが異なる薄膜を組み
合わせ、薄膜デバイス全体としての応力をキャンセルす
ることにより、広い面積を有する基板表面に形成された
超小型平面型磁気素子を提供できる。また、本発明の技
術的思想は、平面型磁気素子だけでなく、様々な厚膜デ
バイスの製造プロセスにおいて基板の反りに起因する様
々な問題を取り除くのに有益である。したがって、各種
電子デバイスの実用化と性能向上に大きく貢献するもの
である。
板に対する応力の方向および大きさが異なる薄膜を組み
合わせ、薄膜デバイス全体としての応力をキャンセルす
ることにより、広い面積を有する基板表面に形成された
超小型平面型磁気素子を提供できる。また、本発明の技
術的思想は、平面型磁気素子だけでなく、様々な厚膜デ
バイスの製造プロセスにおいて基板の反りに起因する様
々な問題を取り除くのに有益である。したがって、各種
電子デバイスの実用化と性能向上に大きく貢献するもの
である。
【図１】（ａ）〜（ｄ）は本発明の実施例１における平
面インダクタの製造工程を示す断面図。
面インダクタの製造工程を示す断面図。
【図２】（ａ）〜（ｄ）は本発明の実施例２における平
面インダクタの製造工程を示す断面図。
面インダクタの製造工程を示す断面図。
【図３】（ａ）〜（ｄ）は本発明の実施例３における平
面インダクタの製造工程を示す断面図。
面インダクタの製造工程を示す断面図。
１１…Ｓｉ基板、１２…熱酸化膜、１３…磁性膜、１４
…絶縁膜、１５…導体膜、１６…レジストパターン、１
７…コイル導体、１８…絶縁膜、１９…磁性膜、２１…
ガラス基板、２２…絶縁膜、３１…ＡｌＮ基板、３２…
感光性ポリイミド、３３…絶縁膜。
…絶縁膜、１５…導体膜、１６…レジストパターン、１
７…コイル導体、１８…絶縁膜、１９…磁性膜、２１…
ガラス基板、２２…絶縁膜、３１…ＡｌＮ基板、３２…
感光性ポリイミド、３３…絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 哲夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 溝口 徹彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (1)
- 【請求項１】 基板上に磁性薄膜、平面コイル、および
これらを電気的に絶縁する絶縁膜の積層構造を有する平
面型磁気素子において、基板に対する応力の方向が異な
る薄膜を組み合わせたことを特徴とする平面型磁気素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18832592A JPH0636934A (ja) | 1992-07-15 | 1992-07-15 | 平面型磁気素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18832592A JPH0636934A (ja) | 1992-07-15 | 1992-07-15 | 平面型磁気素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0636934A true JPH0636934A (ja) | 1994-02-10 |
Family
ID=16221633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18832592A Pending JPH0636934A (ja) | 1992-07-15 | 1992-07-15 | 平面型磁気素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636934A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284123A (ja) * | 2000-01-24 | 2001-10-12 | Fuji Electric Co Ltd | 磁性薄膜、それを用いた磁気部品およびそれらの製造方法、および電力変換装置 |
| US8004303B2 (en) * | 2008-12-08 | 2011-08-23 | National Semiconductor Corporation | Method and system for measuring film stress in a wafer film |
| JP2015082660A (ja) * | 2013-10-22 | 2015-04-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| CN104900374A (zh) * | 2014-03-07 | 2015-09-09 | 三星电机株式会社 | 片式电子元件及其制造方法 |
| US20170047160A1 (en) * | 2013-12-04 | 2017-02-16 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component and manufacturing method thereof |
| US20180005741A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| US10304603B2 (en) | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
-
1992
- 1992-07-15 JP JP18832592A patent/JPH0636934A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284123A (ja) * | 2000-01-24 | 2001-10-12 | Fuji Electric Co Ltd | 磁性薄膜、それを用いた磁気部品およびそれらの製造方法、および電力変換装置 |
| US8004303B2 (en) * | 2008-12-08 | 2011-08-23 | National Semiconductor Corporation | Method and system for measuring film stress in a wafer film |
| US9773611B2 (en) | 2013-10-22 | 2017-09-26 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component and manufacturing method thereof |
| JP2015082660A (ja) * | 2013-10-22 | 2015-04-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| US9899143B2 (en) * | 2013-12-04 | 2018-02-20 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component and manufacturing method thereof |
| US20170047160A1 (en) * | 2013-12-04 | 2017-02-16 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component and manufacturing method thereof |
| JP2015170844A (ja) * | 2014-03-07 | 2015-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| CN104900374A (zh) * | 2014-03-07 | 2015-09-09 | 三星电机株式会社 | 片式电子元件及其制造方法 |
| CN104900374B (zh) * | 2014-03-07 | 2018-06-29 | 三星电机株式会社 | 片式电子元件及其制造方法 |
| US10304603B2 (en) | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10573444B2 (en) | 2016-06-29 | 2020-02-25 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US20180005741A1 (en) * | 2016-06-30 | 2018-01-04 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10811177B2 (en) | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| US10943732B2 (en) | 2016-09-30 | 2021-03-09 | International Business Machines Corporation | Magnetic material stack and magnetic inductor structure fabricated with surface roughness control |
| US11205541B2 (en) | 2016-09-30 | 2021-12-21 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7021518B2 (en) | Micromagnetic device for power processing applications and method of manufacture therefor | |
| JP3291889B2 (ja) | ドライエッチング方法 | |
| JP5121090B2 (ja) | アモルファスカーボン層の堆積方法 | |
| JPH0349130B2 (ja) | ||
| JPH0636934A (ja) | 平面型磁気素子 | |
| JPH10144676A (ja) | 半導体素子の製造方法 | |
| JP2000114047A (ja) | 薄膜トランス及び薄膜トランスの製造方法 | |
| JPH03105712A (ja) | 薄膜層にオーディオ、ビデオ及びコンピュータ用磁気ヘッドのポール・ピース及びギャップを形成する方法 | |
| TW544696B (en) | Process for fabricating an electronic component incorporating an inductive microcomponent | |
| JP2702215B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH056832A (ja) | 平面コイルの製造方法 | |
| JP3197048B2 (ja) | 平面型磁気素子の製造方法 | |
| US6197457B1 (en) | X-ray mask and method of fabricating the same | |
| JPH0677072A (ja) | 平面型磁気素子の製造方法 | |
| JP2535819B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH1140545A (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH05182853A (ja) | 平面型磁気素子の製造方法 | |
| JPH087222A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JP2928057B2 (ja) | 半導体装置の製造方法 | |
| JPH06275617A (ja) | 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置 | |
| JPH0590263A (ja) | 半導体素子における多層配線の形成方法 | |
| JP3097646B2 (ja) | 合金とその製造方法及びｘ線マスクとその製造方法及び半導体デバイスの製造方法 | |
| JPH0264910A (ja) | 薄膜滋気ヘッド久びその製造方法 | |
| JPH06203326A (ja) | 薄膜磁気ヘッドおよびその製造方法 |