JPH0636503B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0636503B2 JPH0636503B2 JP63116203A JP11620388A JPH0636503B2 JP H0636503 B2 JPH0636503 B2 JP H0636503B2 JP 63116203 A JP63116203 A JP 63116203A JP 11620388 A JP11620388 A JP 11620388A JP H0636503 B2 JPH0636503 B2 JP H0636503B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- clock
- gain control
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 １、０のパルス列よりなるデータ信号で強度変調された
光信号を復調・増幅、識別再生する光受信器に利用す
る。特に、この光受信器の自動利得制御回路に関する。
光信号を復調・増幅、識別再生する光受信器に利用す
る。特に、この光受信器の自動利得制御回路に関する。
本発明は、パルス信号で強度変調された光信号を復調・
増幅、識別再生する光受信器の自動利得制御回路におい
て、 データ信号のピーク値検波出力とデータ信号帯域外の低
周波成分の検波出力との和を一定にすることにより、 クロック断検出を容易にすることができるようにしたも
のである。
増幅、識別再生する光受信器の自動利得制御回路におい
て、 データ信号のピーク値検波出力とデータ信号帯域外の低
周波成分の検波出力との和を一定にすることにより、 クロック断検出を容易にすることができるようにしたも
のである。
従来例は、第２図に示すように、アバランシェフォトダ
イオード（以下、ＡＰＤという。）１と、増幅器２と、
検波器３と、低域ろ波器６と、基準電圧源７と、比較器
８と、バイアス発生回路９と、識別器10と、クロック抽
出器11と、クロック断検出器12と、禁止回路13と、デー
タ信号出力端子14と、クロック信号出力端子15とを備え
る。ＡＰＤ１に入力されたパルス変調された光信号はＡ
ＰＤ１を経由するときにバイアス発生回路９の出力電圧
で決定される増倍率に比例した電流に変換され、増幅器
２へ送られる。増幅器２はＡＰＤ１の出力電流を検波が
できるレベルにまで増幅し、検波器３へ送出する。検波
器３は増幅器２の出力であるデータ信号のピーク検波を
行い、低域ろ波器６へ送出する。低域ろ波器６は検波器
３の出力を平滑化し、比較器８へ送出する。比較器８は
基準電圧源７と出力と低域ろ波器６の出力とを比較増幅
し、誤差出力をバイアス発生回路９へ送出する。バイア
ス発生回路９は、その出力電圧が比較器８の出力によっ
て制御され、ＡＰＤ１にバイアスを供給する。ＡＰＤ
１、増幅器２、検波器３、低域ろ波器６、基準電圧源
７、比較器８およびバイアス発生回路９でなるループは
負帰還をなすように構成され、ＡＰＤ１に入力される光
信号のレベルの変化あるいは外部温度変化によるＡＰＤ
１の特性変化にもかかわらず、増幅器２の出力のパルス
振幅を一定に保つ手段であり、自動利得制御回路（以
下、ＡＧＣ回路という。）と呼ばれる。増幅器２の出力
は分岐されてクロック抽出回路11に導かれる。クロック
抽出回路11は増幅器２の出力からデータ信号のクロック
信号成分を抽出し、識別器10へクロック信号を送出す
る。識別器10は増幅器２の出力信号をクロック抽出器11
から供給されるクロック信号に基づき識別する。識別器
10の出力の識別再生されたデータ信号は禁止回路13を経
由してデータ信号出力端子14へ出力される。同様にクロ
ック抽出器11の出力も禁止回路13を経由してクロック信
号出力端子15へ出力される。クロック断検出回路12はク
ロック抽出器11の分岐された出力の一部が入力され、ク
ロックレベルの断検出を行い、断になった場合にクロッ
ク禁止回路13に信号を送出して禁止回路13で識別器10お
よびクロック抽出器11から送出されたデータ信号および
クロック信号を禁止し、データ信号出力端子14とクロッ
ク信号出力端子15とに無意味な信号が送出されることを
防止する。
イオード（以下、ＡＰＤという。）１と、増幅器２と、
検波器３と、低域ろ波器６と、基準電圧源７と、比較器
８と、バイアス発生回路９と、識別器10と、クロック抽
出器11と、クロック断検出器12と、禁止回路13と、デー
タ信号出力端子14と、クロック信号出力端子15とを備え
る。ＡＰＤ１に入力されたパルス変調された光信号はＡ
ＰＤ１を経由するときにバイアス発生回路９の出力電圧
で決定される増倍率に比例した電流に変換され、増幅器
２へ送られる。増幅器２はＡＰＤ１の出力電流を検波が
できるレベルにまで増幅し、検波器３へ送出する。検波
器３は増幅器２の出力であるデータ信号のピーク検波を
行い、低域ろ波器６へ送出する。低域ろ波器６は検波器
３の出力を平滑化し、比較器８へ送出する。比較器８は
基準電圧源７と出力と低域ろ波器６の出力とを比較増幅
し、誤差出力をバイアス発生回路９へ送出する。バイア
ス発生回路９は、その出力電圧が比較器８の出力によっ
て制御され、ＡＰＤ１にバイアスを供給する。ＡＰＤ
１、増幅器２、検波器３、低域ろ波器６、基準電圧源
７、比較器８およびバイアス発生回路９でなるループは
負帰還をなすように構成され、ＡＰＤ１に入力される光
信号のレベルの変化あるいは外部温度変化によるＡＰＤ
１の特性変化にもかかわらず、増幅器２の出力のパルス
振幅を一定に保つ手段であり、自動利得制御回路（以
下、ＡＧＣ回路という。）と呼ばれる。増幅器２の出力
は分岐されてクロック抽出回路11に導かれる。クロック
抽出回路11は増幅器２の出力からデータ信号のクロック
信号成分を抽出し、識別器10へクロック信号を送出す
る。識別器10は増幅器２の出力信号をクロック抽出器11
から供給されるクロック信号に基づき識別する。識別器
10の出力の識別再生されたデータ信号は禁止回路13を経
由してデータ信号出力端子14へ出力される。同様にクロ
ック抽出器11の出力も禁止回路13を経由してクロック信
号出力端子15へ出力される。クロック断検出回路12はク
ロック抽出器11の分岐された出力の一部が入力され、ク
ロックレベルの断検出を行い、断になった場合にクロッ
ク禁止回路13に信号を送出して禁止回路13で識別器10お
よびクロック抽出器11から送出されたデータ信号および
クロック信号を禁止し、データ信号出力端子14とクロッ
ク信号出力端子15とに無意味な信号が送出されることを
防止する。
このような従来の光受信器のＡＧＣ回路は、ＡＰＤ１へ
の光信号入力が断もしくは極めて小さくなったときでも
低域ろ波器６の出力レベルが基準電圧源７の電圧に等し
くなるように動作するので、ＡＰＤ１の暗電流による雑
音成分あるいはＡＰＤ１がブレークダウン時に発生する
マイクロプラズマ雑音成分などを増幅して得られる増幅
器２の出力すなわち雑音レベルが大きくなり、増幅器２
の出力からクロック成分を抽出するクロック抽出器11の
出力にも増幅器２の出力の雑音のうちクロック周波数の
成分に応じたクロック成分が発生し、クロック断検出器
12でのクロック断検出ひいては禁止回路13での無意味な
データ信号あるいはクロック信号の禁止が安定に行えな
い欠点があった。
の光信号入力が断もしくは極めて小さくなったときでも
低域ろ波器６の出力レベルが基準電圧源７の電圧に等し
くなるように動作するので、ＡＰＤ１の暗電流による雑
音成分あるいはＡＰＤ１がブレークダウン時に発生する
マイクロプラズマ雑音成分などを増幅して得られる増幅
器２の出力すなわち雑音レベルが大きくなり、増幅器２
の出力からクロック成分を抽出するクロック抽出器11の
出力にも増幅器２の出力の雑音のうちクロック周波数の
成分に応じたクロック成分が発生し、クロック断検出器
12でのクロック断検出ひいては禁止回路13での無意味な
データ信号あるいはクロック信号の禁止が安定に行えな
い欠点があった。
本発明はこのような欠点を除去するもので、雑音レベル
による影響を抑制することができる自動利得制御回路を
提供することを目的とする。
による影響を抑制することができる自動利得制御回路を
提供することを目的とする。
本発明は、パルス列であるデータ信号で強度変調された
光信号を電気信号に変換する光電気変換手段およびこの
光電気変換手段で生成された電気信号を復調増幅する復
調増幅手段を有する光受信器に接続され、この復調増幅
手段で生成された電気信号に含まれるデータ信号を検波
するデータ信号検波手段と、この検波手段の出力のレベ
ルと基準電圧のレベルとを比較して自回路の利得制御信
号に相当の信号を生成する比較器と、この比較器の出力
に基づき上記光電気変換手段の出力レベルを所定範囲内
のレベルに保つバイアス発生回路とを備えた自動利得制
御回路において、上記復調増幅手段で生成された電気信
号に含まれるデータ信号の占有する帯域外の成分を検波
する雑音検波手段と、上記データ信号検波手段が生成す
る信号とこの雑音検波手段が生成する信号との和の信号
を生成し上記比較器の入力とする加算器とを備えたこと
を特徴とする。
光信号を電気信号に変換する光電気変換手段およびこの
光電気変換手段で生成された電気信号を復調増幅する復
調増幅手段を有する光受信器に接続され、この復調増幅
手段で生成された電気信号に含まれるデータ信号を検波
するデータ信号検波手段と、この検波手段の出力のレベ
ルと基準電圧のレベルとを比較して自回路の利得制御信
号に相当の信号を生成する比較器と、この比較器の出力
に基づき上記光電気変換手段の出力レベルを所定範囲内
のレベルに保つバイアス発生回路とを備えた自動利得制
御回路において、上記復調増幅手段で生成された電気信
号に含まれるデータ信号の占有する帯域外の成分を検波
する雑音検波手段と、上記データ信号検波手段が生成す
る信号とこの雑音検波手段が生成する信号との和の信号
を生成し上記比較器の入力とする加算器とを備えたこと
を特徴とする。
光信号を復調増幅して得られた電気信号のうちデータ信
号のピーク値とデータ信号の占有する帯域外の低周波成
分とのそれぞれを検波して得られた値との和をとる。こ
の和出力を基準電圧と比較増幅して得られた誤差出力を
自動利得制御回路の利得制御信号とする。
号のピーク値とデータ信号の占有する帯域外の低周波成
分とのそれぞれを検波して得られた値との和をとる。こ
の和出力を基準電圧と比較増幅して得られた誤差出力を
自動利得制御回路の利得制御信号とする。
以下、本発明の一実施例を図面に基づき説明する。第１
図はこの実施例の構成を示すブロック構成図である。第
１図で第２図と番号が同じ構成要素は同じ動作を行う構
成要素である。
図はこの実施例の構成を示すブロック構成図である。第
１図で第２図と番号が同じ構成要素は同じ動作を行う構
成要素である。
この実施例は、従来例の構成要素の他に低域ろ波器４
と、検波器５と、加算器16とを備える。すなわち、この
実施例は、第１図に示すように、パルス列であるデータ
信号で強度変調された光信号を電気信号に変換する光電
気変換手段であるＡＰＤ１およびこの光電気変換手段で
生成された電気信号を復調増幅する復調増幅手段である
増幅器２を有する光受信器に接続され、この復調増幅手
段で生成された電気信号に含まれるデータ信号を検波す
るデータ信号検波手段である検波器３と、利得制御信号
に基づき上記光電気変換手段の出力レベルを所定範囲内
のレベルに保つバイアス発生回路９と、上記復調増幅手
段で生成された電気信号に含まれ、この電気信号に含ま
れるデータ信号の占有する帯域外の成分を検波する雑音
検波手段である低域ろ波器４および検波器５と、上記デ
ータ信号検波手段が生成する信号とこの雑音検波手段が
生成する信号との和の信号を生成する加算器16と、この
加算器16で生成された信号のレベルと基準電圧のレベル
と比較して自回路の利得制御信号に相当の信号を生成す
る比較器８とを備える。
と、検波器５と、加算器16とを備える。すなわち、この
実施例は、第１図に示すように、パルス列であるデータ
信号で強度変調された光信号を電気信号に変換する光電
気変換手段であるＡＰＤ１およびこの光電気変換手段で
生成された電気信号を復調増幅する復調増幅手段である
増幅器２を有する光受信器に接続され、この復調増幅手
段で生成された電気信号に含まれるデータ信号を検波す
るデータ信号検波手段である検波器３と、利得制御信号
に基づき上記光電気変換手段の出力レベルを所定範囲内
のレベルに保つバイアス発生回路９と、上記復調増幅手
段で生成された電気信号に含まれ、この電気信号に含ま
れるデータ信号の占有する帯域外の成分を検波する雑音
検波手段である低域ろ波器４および検波器５と、上記デ
ータ信号検波手段が生成する信号とこの雑音検波手段が
生成する信号との和の信号を生成する加算器16と、この
加算器16で生成された信号のレベルと基準電圧のレベル
と比較して自回路の利得制御信号に相当の信号を生成す
る比較器８とを備える。
次に、この実施例の動作を説明する。
増幅器２の出力は検波器３でパルス波形のピーク検波が
行われる一方、低域ろ波器４で増幅器２の出力に存在す
る信号のうちデータ信号の帯域外の低周波成分が抜出さ
れ、検波器５で検波されて加算器16へ送出される。加算
器16は検波器３と検波器５の出力とを加算して低域ろ波
器６へ送出し、低域ろ波器６は加算器16の出力を平滑化
して比較器８へ送出する。比較器８は基準電圧源７の出
力と低域ろ波器６の出力とを比較増幅し、バイアス発生
回路９を制御する。ＡＰＤ１、増幅器２、検波器３、加
算器16、低域ろ波器４、検波器５、低域ろ波器６、基準
電圧源７、比較器８およびバイアス発生回路９で構成さ
れるループは第２図の従来例と同じくＡＧＣループをな
すように構成され、ＡＰＤ１への光入力信号レベルが正
常なときは、増幅器２の出力に現れるデータ信号帯域外
の成分はデータ信号に比べて小さいので、検波器３の出
力レベルに比べて検波器５の出力レベルは無視しうる程
度に小さくなり、したがって、ループは第２図に示す従
来例とほぼ同じ動作を行う。しかし、ＡＰＤ１への光信
号入力が断または極めて小さい場合は、ＡＰＤ１の暗電
流による雑音またはマイクロプラズマ雑音は増幅器２で
増幅されるので、ＡＰＤ１の暗電流による雑音が主に白
色雑音であることおよびマイクロプラズマ雑音の低周波
成分が大きいことを考慮するとＡＰＤ１への光信号入力
レベルが正常な場合に比べて検波器３の出力レベルに対
する検波器５の出力レベルの比は大きくなり、したがっ
て、増幅器２の出力に現れる雑音のクロック信号レベル
は第２図に示す従来例に比べて小さくなり、増幅器２の
出力のうちクロック信号成分を抽出するクロック抽出器
11の出力レベルも小さくなるので、クロック断検出器12
でのクロック断の判定も安定に行え、結果的に禁止回路
13での無意味なデータ信号やクロック信号の禁止が効果
的に行える。
行われる一方、低域ろ波器４で増幅器２の出力に存在す
る信号のうちデータ信号の帯域外の低周波成分が抜出さ
れ、検波器５で検波されて加算器16へ送出される。加算
器16は検波器３と検波器５の出力とを加算して低域ろ波
器６へ送出し、低域ろ波器６は加算器16の出力を平滑化
して比較器８へ送出する。比較器８は基準電圧源７の出
力と低域ろ波器６の出力とを比較増幅し、バイアス発生
回路９を制御する。ＡＰＤ１、増幅器２、検波器３、加
算器16、低域ろ波器４、検波器５、低域ろ波器６、基準
電圧源７、比較器８およびバイアス発生回路９で構成さ
れるループは第２図の従来例と同じくＡＧＣループをな
すように構成され、ＡＰＤ１への光入力信号レベルが正
常なときは、増幅器２の出力に現れるデータ信号帯域外
の成分はデータ信号に比べて小さいので、検波器３の出
力レベルに比べて検波器５の出力レベルは無視しうる程
度に小さくなり、したがって、ループは第２図に示す従
来例とほぼ同じ動作を行う。しかし、ＡＰＤ１への光信
号入力が断または極めて小さい場合は、ＡＰＤ１の暗電
流による雑音またはマイクロプラズマ雑音は増幅器２で
増幅されるので、ＡＰＤ１の暗電流による雑音が主に白
色雑音であることおよびマイクロプラズマ雑音の低周波
成分が大きいことを考慮するとＡＰＤ１への光信号入力
レベルが正常な場合に比べて検波器３の出力レベルに対
する検波器５の出力レベルの比は大きくなり、したがっ
て、増幅器２の出力に現れる雑音のクロック信号レベル
は第２図に示す従来例に比べて小さくなり、増幅器２の
出力のうちクロック信号成分を抽出するクロック抽出器
11の出力レベルも小さくなるので、クロック断検出器12
でのクロック断の判定も安定に行え、結果的に禁止回路
13での無意味なデータ信号やクロック信号の禁止が効果
的に行える。
本発明は、以上説明したように、光入力信号が断または
極めて小さいときに復調出力に含まれるクロック周波数
成分を小さくすることができるので、クロック断検出を
容易にし、また、光入力信号が断または極めて小さいと
きに無意味なデータ信号やクロック信号が光受信器から
出力されることをクロック断検出器の出力で安定に禁止
することができる効果がある。
極めて小さいときに復調出力に含まれるクロック周波数
成分を小さくすることができるので、クロック断検出を
容易にし、また、光入力信号が断または極めて小さいと
きに無意味なデータ信号やクロック信号が光受信器から
出力されることをクロック断検出器の出力で安定に禁止
することができる効果がある。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は従来例の構成を示すブロック構成図。 １……アバランシェフォトダイオード、２……増幅器、
３、５……検波器、４、６……低域ろ波器、７……基準
電圧源、８……比較器、９……バイアス発生回路、10…
…識別器、11……クロック抽出器、12……クロック断検
出器、13……禁止回路、14……データ信号出力端子、15
……クロック信号出力端子、16……加算器。
３、５……検波器、４、６……低域ろ波器、７……基準
電圧源、８……比較器、９……バイアス発生回路、10…
…識別器、11……クロック抽出器、12……クロック断検
出器、13……禁止回路、14……データ信号出力端子、15
……クロック信号出力端子、16……加算器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04
Claims (1)
- 【請求項１】パルス列であるデータ信号で強度変調され
た光信号を電気信号に変換する光電気変換手段（１）お
よびこの光電気変換手段で生成された電気信号を復調増
幅する復調増幅手段（２）を有する光受信器に接続さ
れ、 この復調増幅手段で生成された電気信号に含まれるデー
タ信号を検波するデータ信号検波手段（３）と、この検
波手段の出力のレベルと基準電圧のレベルとを比較して
自回路の利得制御信号に相当の信号を生成する比較器
と、この比較器の出力に基づき上記光電気変換手段の出
力レベルを所定範囲内のレベルに保つバイアス発生回路
（９）とを備えた自動利得制御回路において、 上記復調増幅手段で生成された電気信号に含まれるデー
タ信号の占有する帯域外の成分を検波する雑音検波手段
（４、５）と、 上記データ信号検波手段（３）が生成する信号とこの雑
音検波手段（４、５）が生成する信号との和の信号を生
成し上記比較器の入力とする加算器(16)と を備えたことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116203A JPH0636503B2 (ja) | 1988-05-13 | 1988-05-13 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116203A JPH0636503B2 (ja) | 1988-05-13 | 1988-05-13 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286654A JPH01286654A (ja) | 1989-11-17 |
| JPH0636503B2 true JPH0636503B2 (ja) | 1994-05-11 |
Family
ID=14681390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116203A Expired - Lifetime JPH0636503B2 (ja) | 1988-05-13 | 1988-05-13 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636503B2 (ja) |
-
1988
- 1988-05-13 JP JP63116203A patent/JPH0636503B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286654A (ja) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2301723A (en) | Optical receiver with optical pre-amplifier | |
| US5517351A (en) | Optical receiver apparatus | |
| US5729373A (en) | Reproducing circuit of monitor signal | |
| JPH0636503B2 (ja) | 自動利得制御回路 | |
| JP2501319B2 (ja) | 角度変調信号用光受信回路 | |
| KR100234418B1 (ko) | 원격제어용 수신장치 | |
| JP2600462B2 (ja) | 光受信回路 | |
| JPH0638514Y2 (ja) | 光受信器 | |
| JPS623623B2 (ja) | ||
| JPS6041903B2 (ja) | 光受信増幅器 | |
| JPH05122153A (ja) | 光受信回路 | |
| JPH0736500B2 (ja) | Ａｇｃ制御方式 | |
| JPS6024606B2 (ja) | 自動利得制御方式 | |
| JP2545848B2 (ja) | 光受信回路 | |
| JPS61128637A (ja) | 光入力信号断検出回路 | |
| JPS628980B2 (ja) | ||
| JPH06209291A (ja) | 光受信装置 | |
| JPH03273720A (ja) | 光受信装置 | |
| JPS62109439A (ja) | 光受信器の自動利得制御回路 | |
| JPH11127122A (ja) | 光受信器 | |
| JP2001333014A (ja) | Ｆｍ検波回路 | |
| JPS62185419A (ja) | 光受信回路 | |
| JPS63131733A (ja) | 光受信回路 | |
| JPH07142936A (ja) | 光受信回路 | |
| JPS58105641A (ja) | 光受信回路 |