JP2545848B2 - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JP2545848B2 JP2545848B2 JP62084664A JP8466487A JP2545848B2 JP 2545848 B2 JP2545848 B2 JP 2545848B2 JP 62084664 A JP62084664 A JP 62084664A JP 8466487 A JP8466487 A JP 8466487A JP 2545848 B2 JP2545848 B2 JP 2545848B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- peak
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，光通信システム等において使用される，光
受信回路に関する。
受信回路に関する。
従来，この種の光受信回路は第２図に示す様に，光入
力を電気信号に変換する光−電気変換素子であるアバラ
シエフォトダイオード（以下APDと記す）１と，その電
気信号を増幅する前置増幅器2,可変利得増幅器３（以下
AGCと記す），及び主増幅器４で構成され主増幅器の出
力は，ピーク検出回路５及び増幅器6,7より構成される
利得制御回路12により，光の受信レベルの変化に対し，
第３図に示すように，受信レベルの低い方では,APD1の
増倍率Ｍを変え，一方，受信レベルの高い方ではAGC3の
利得を変えることにより，出力振幅が一定になるように
制御される。一方，主増幅器の出力信号はタイミング抽
出回路10によって抽出されたクロック信号により，識別
回路９で識別再生される構成となっていた。
力を電気信号に変換する光−電気変換素子であるアバラ
シエフォトダイオード（以下APDと記す）１と，その電
気信号を増幅する前置増幅器2,可変利得増幅器３（以下
AGCと記す），及び主増幅器４で構成され主増幅器の出
力は，ピーク検出回路５及び増幅器6,7より構成される
利得制御回路12により，光の受信レベルの変化に対し，
第３図に示すように，受信レベルの低い方では,APD1の
増倍率Ｍを変え，一方，受信レベルの高い方ではAGC3の
利得を変えることにより，出力振幅が一定になるように
制御される。一方，主増幅器の出力信号はタイミング抽
出回路10によって抽出されたクロック信号により，識別
回路９で識別再生される構成となっていた。
ところが，上述した従来の光受信回路では，光の受信
レベルが所定の動作レベルよりも異常に低下したり，あ
るいは，光の入力が完全になくなった場合,APD1で発生
する雑音が所定の振幅になるレベルまで,APD1の増倍率
を上げる方向に利得制御回路12が動作し,APD1のブレー
クダウン近傍まで逆バイアス電圧がかかる構成となって
いた。よって，上述した従来回路ではブレークダウンを
防ぐために,APD保護用抵抗14がAPD1と直列に接続される
構成となっている。しかしながら無入力時にブレークダ
ウン近傍まで逆バイアス電圧がかかってしまうためにAP
D1の保護が十分でなくAPD1の劣化を引き起こすという欠
点があった。
レベルが所定の動作レベルよりも異常に低下したり，あ
るいは，光の入力が完全になくなった場合,APD1で発生
する雑音が所定の振幅になるレベルまで,APD1の増倍率
を上げる方向に利得制御回路12が動作し,APD1のブレー
クダウン近傍まで逆バイアス電圧がかかる構成となって
いた。よって，上述した従来回路ではブレークダウンを
防ぐために,APD保護用抵抗14がAPD1と直列に接続される
構成となっている。しかしながら無入力時にブレークダ
ウン近傍まで逆バイアス電圧がかかってしまうためにAP
D1の保護が十分でなくAPD1の劣化を引き起こすという欠
点があった。
そこで，本発明の技術的課題は，上記欠点に鑑み，受
光レベルが低下し又は無入力になった場合に,APDにかか
る逆バイアス電圧を下げることができる光受信回路を提
供することである。
光レベルが低下し又は無入力になった場合に,APDにかか
る逆バイアス電圧を下げることができる光受信回路を提
供することである。
本発明によれば、受信光信号を電気信号に変換する光
−電気変換素子１と、光−電気変換素子１を駆動する高
電圧を光−電気変換素子保護用抵抗14を介して光−電気
変換素子１に印加する高電圧発生回路８と、前記変換さ
れた電気信号を増幅して出力信号を出力する増幅回路11
と、該増幅回路11の出力のピーク電圧と基準電圧とを比
較して前記ピーク電圧と前記基準電圧との差電圧に応じ
て高電圧発生回路８の出力電圧を制御するための高電圧
制御回路（５、及び６）と、前記増幅回路11の出力する
出力信号からタイミング成分を抽出するタイミング抽出
回路10と、前記出力信号を識別再生する識別回路９とを
有する光受信回路において、 前記タイミング抽出回路の出力である前記タイミング
成分のピークを検出するピーク検出回路19と、ピーク検
出回路19の出力から前記受信光信号の受光レベルが一定
値以下になったことを検出して前記基準電圧を低下させ
る光−電気変換素子保護回路20を設け、これにより前記
受信光信号の受光レベルが一定値以下のときに高電圧発
生回路８の出力を低下させることを特徴とする光受信回
路が得られる。
−電気変換素子１と、光−電気変換素子１を駆動する高
電圧を光−電気変換素子保護用抵抗14を介して光−電気
変換素子１に印加する高電圧発生回路８と、前記変換さ
れた電気信号を増幅して出力信号を出力する増幅回路11
と、該増幅回路11の出力のピーク電圧と基準電圧とを比
較して前記ピーク電圧と前記基準電圧との差電圧に応じ
て高電圧発生回路８の出力電圧を制御するための高電圧
制御回路（５、及び６）と、前記増幅回路11の出力する
出力信号からタイミング成分を抽出するタイミング抽出
回路10と、前記出力信号を識別再生する識別回路９とを
有する光受信回路において、 前記タイミング抽出回路の出力である前記タイミング
成分のピークを検出するピーク検出回路19と、ピーク検
出回路19の出力から前記受信光信号の受光レベルが一定
値以下になったことを検出して前記基準電圧を低下させ
る光−電気変換素子保護回路20を設け、これにより前記
受信光信号の受光レベルが一定値以下のときに高電圧発
生回路８の出力を低下させることを特徴とする光受信回
路が得られる。
次に，本発明の一実施例について図面を参照して説明
する。
する。
第１図は，本発明の光受信回路のブロック図である。
第１図において，光の受光レベルが低下したり無入力に
なった場合，ピーク検出回路19の出力V1はV1＜Vref3と
なる。この時，比較器18の基準電圧Vref3とピーク検出
回路19の出力V1との比較結果により，トランジスタ17の
ベース電位が変化する。受光レベルが所定のレベル以上
では,V1＞Vref3となり，トランジスタ17はカットオフ状
態になる。一方，無入力時はV1＜Vref3となりトランジ
スタ17が動作し,Vref1は抵抗器15によってトランジスタ
17に流れる電流分だけ電圧降下する。
第１図において，光の受光レベルが低下したり無入力に
なった場合，ピーク検出回路19の出力V1はV1＜Vref3と
なる。この時，比較器18の基準電圧Vref3とピーク検出
回路19の出力V1との比較結果により，トランジスタ17の
ベース電位が変化する。受光レベルが所定のレベル以上
では,V1＞Vref3となり，トランジスタ17はカットオフ状
態になる。一方，無入力時はV1＜Vref3となりトランジ
スタ17が動作し,Vref1は抵抗器15によってトランジスタ
17に流れる電流分だけ電圧降下する。
このように，受光レベルが低下したり，無入力になっ
た場合，基準電圧Vref1が初期の電圧よりも降下し，利
得制御回路▲▼の出力はAPD1の逆バイアス電圧を低
下させる方向に動作する。
た場合，基準電圧Vref1が初期の電圧よりも降下し，利
得制御回路▲▼の出力はAPD1の逆バイアス電圧を低
下させる方向に動作する。
以上説明したように，本発明は，受光レベルが低下し
たり無入力になった時，光−電気変換素子であるAPDの
逆バイアスを下げる効果があり,APDの特性劣化，短命化
及び破壊から保護できる効果がある。
たり無入力になった時，光−電気変換素子であるAPDの
逆バイアスを下げる効果があり,APDの特性劣化，短命化
及び破壊から保護できる効果がある。
第１図は，本発明の一実施例に係る光受信回路のブロッ
ク図，第２図は，従来の光受信装置のブロック図，第３
図は，従来の利得制御におけるAPDの増倍率Ｍの変化を
示す概念図である。 １……アバランシェフォトダイオード,2……前置増幅
器,3……可変利得増幅器,4……主増幅器,5,19……ピー
ク検出回路,6,7……増幅器,8……高電圧発生回路,9……
識別回路,10……タイミング抽出回路,11……増幅回路,1
2……利得制御回路,13……コンデンサ,14,15,16……抵
抗器,17……トランジスタ,18……比較器,20……APD保護
回路。
ク図，第２図は，従来の光受信装置のブロック図，第３
図は，従来の利得制御におけるAPDの増倍率Ｍの変化を
示す概念図である。 １……アバランシェフォトダイオード,2……前置増幅
器,3……可変利得増幅器,4……主増幅器,5,19……ピー
ク検出回路,6,7……増幅器,8……高電圧発生回路,9……
識別回路,10……タイミング抽出回路,11……増幅回路,1
2……利得制御回路,13……コンデンサ,14,15,16……抵
抗器,17……トランジスタ,18……比較器,20……APD保護
回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/26
Claims (1)
- 【請求項１】受信光信号を電気信号に変換する光−電気
変換素子と、該光−電気変換素子を駆動する高電圧を光
−電気変換素子保護用抵抗を介して前記光−電気変換素
子に印加する高電圧発生回路と、前記変換された電気信
号を増幅して出力信号を出力する増幅回路と、該増幅回
路の出力のピーク電圧と基準電圧とを比較して前記ピー
ク電圧と前記基準電圧との差電圧に応じて前記高電圧発
生回路の出力電圧を制御するための高電圧制御回路と、
前記増幅回路の出力する出力信号からタイミング成分を
抽出するタイミング抽出回路と、前記出力信号を識別再
生する識別回路とを有する光受信回路において、 前記タイミング抽出回路の出力である前記タイミング成
分のピークを検出するピーク検出回路と、ピーク検出回
路の出力から前記受信光信号の受光レベルが一定値以下
になったことを検出して前記基準電圧を低下させる光−
電気変換素子保護回路を設け、これにより前記受信光信
号の受光レベルが一定値以下のときに前記高電圧発生回
路の出力を低下させることを特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62084664A JP2545848B2 (ja) | 1987-04-08 | 1987-04-08 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62084664A JP2545848B2 (ja) | 1987-04-08 | 1987-04-08 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63250929A JPS63250929A (ja) | 1988-10-18 |
| JP2545848B2 true JP2545848B2 (ja) | 1996-10-23 |
Family
ID=13836983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62084664A Expired - Lifetime JP2545848B2 (ja) | 1987-04-08 | 1987-04-08 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545848B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212839A (en) * | 1981-06-24 | 1982-12-27 | Fujitsu Ltd | Detecting circuit for intermission of input signal for optical agc amplifier |
| JPS5813039A (ja) * | 1981-07-16 | 1983-01-25 | Fujitsu Ltd | 光通信方式 |
-
1987
- 1987-04-08 JP JP62084664A patent/JP2545848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63250929A (ja) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057951A (en) | Optical receiving circuit | |
| SE8902143D0 (sv) | Foerfarande och anordning foer oekning av dynamikomraadet vid en optisk mottgares ingaangssteg | |
| JP2003318680A (ja) | 差動出力型バーストモード光受信機 | |
| JP2988261B2 (ja) | 光受信回路 | |
| JP2545848B2 (ja) | 光受信回路 | |
| US4499609A (en) | Symmetrically clamped fiber optic receiver | |
| JP3031326B2 (ja) | バースト受信回路およびバースト受信回路の制御方法 | |
| JPH05129857A (ja) | アバランシエホトダイオードの利得制御方法 | |
| JPH11355218A (ja) | 光バーストセル信号受信回路 | |
| JP3390341B2 (ja) | 赤外線信号処理回路 | |
| JPH1155194A (ja) | 光受信器のバイアス制御方式 | |
| JP2891197B2 (ja) | 光受信方法および装置 | |
| EP1322082A1 (en) | DC bias control circuit for an optical receiver | |
| US6538478B2 (en) | Noise immune peak detector | |
| JPH11196053A (ja) | 光受信回路 | |
| US20020065623A1 (en) | Bit rate discrimination device with temperature compensation function | |
| JP3299576B2 (ja) | 光空間通信装置 | |
| JPH098744A (ja) | アバランシェ・フォトダイオードのバイアス方式 | |
| JP2950171B2 (ja) | 受信アラーム回路ならびに再生中継装置 | |
| JPS6041903B2 (ja) | 光受信増幅器 | |
| JPH11127122A (ja) | 光受信器 | |
| JPS6340923Y2 (ja) | ||
| JPH05122153A (ja) | 光受信回路 | |
| JPH0846568A (ja) | 光受信装置 | |
| JPH01149558A (ja) | 光伝送データ受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960611 |