JPH0636472A - システムクロックの自動位相調整回路 - Google Patents

Abstract

(57)【要約】 【目的】 アナログクロック信号のピーク位置に常に正
確に位相を合わせたシステムクロックを生成することが
できるようにする。 【構成】 光ディスクを再生して得られるアナログクロ
ック信号に対応するアナログランプ信号の、サンプリン
グ回路４が検出したシステムクロックの立ち上がりエッ
ジに対応する基準電圧値ｕと、サンプリング回路７が検
出したアナログクロック信号を微分器５で微分した微分
信号のゼロクロス点に対応するエラー電圧値ｖとの差分
を差分検出回路１４で検出する。さらにサンプリング回
路１３が、微分器８，９を経て検出した補正電圧値ｗ
と、サンプリング回路７が検出したエラー電圧値ｖとの
差分を差分検出回路１５で検出する。また、この検出結
果を演算回路１６で１／２に演算する。最後に差分検出
回路１７を以て、差分検出回路１４，１５が検出した各
検出結果の差分を検出した後、ＰＬＬ回路１８を以て、
その検出結果に基づくシステムクロックの位相調整を実
行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば光ディスク上の
クロックピットを再生して得られるクロック信号に基づ
いてドライブ内のシステムクロックを生成する場合に、
クロック信号とシステムクロックを位相同期させるのに
用いて好適なシステムクロックの自動位相調整回路に関
する。

【０００２】

【従来の技術】一般に、光ディスク上の各セクタに割り
当てられる各セグメントには、データ領域に加えてサー
ボバイト領域が備えられているが、このサーボバイト領
域には２つのグレイコードの他、２つのウォブルドピッ
ト、およびウォブルドピット間に配置される１つのクロ
ックピット等が設けられている。このクロックピット
は、アナログクロック信号の発生源としての重要な役割
を持っており、これにより、ドライブがデータ領域内の
データを処理する際に種々のタイミングを計るために用
いるシステムクロックの位相調整が行われる。

【０００３】従来において、アナログクロック信号を用
いてシステムクロックの位相調整を行う場合には、例え
ば主に、アナログクロック信号に対応したのこぎり波信
号が生成されるとともに、既生成済のシステムクロック
に同期してタイミング発生器により生成されるタイミン
グ信号に合わせて、のこぎり波信号から基準電圧値ｕが
サンプリングされる。また、アナログクロック信号を微
分器で微分した後に、コンパレータにより微分信号のゼ
ロクロス点を検出する。そして、このゼロクロス点に対
応するタイミングで、のこぎり波信号からエラー電圧値
ｖをサンプリングする。さらに、基準電圧値ｕとエラー
電圧値ｖとの差を求めて位相エラー信号を生成し、位相
エラー信号に対応してＰＬＬにサーボをかけてシステム
クロックの位相を調整する。

【０００４】即ち、図４に示すように、クロックピット
を再生してアナログクロック信号ａが得られると、この
アナログクロック信号ａの、システムクロックｓとの一
致点Ｐが検出される。続いて微分器によりアナログクロ
ック信号ａが微分されて、微分信号ｄが生成された後
に、コンパレータにより微分信号ｄのゼロクロス点Ｔに
対応するピット信号ｐが生成される。

【０００５】続いて、図５に示すように、のこぎり波生
成回路により生成されたアナログクロック信号ａに対応
するのこぎり波信号ｎから、まずタイミング発生器から
のタイミング信号に合わせて動作する第１のサンプリン
グ回路により、システムクロックｓの立ち上がり時点の
点Ｐに対応する位置の基準電圧値ｕがサンプリングされ
る。さらにコンパレータからのピット信号にｐに合わせ
て動作する第２のサンプリング回路により、微分信号ｄ
のゼロクロス点Ｔに対応する位置のエラー電圧値ｖがサ
ンプリングされる。そして、位相エラー生成回路により
基準電圧値ｕとエラー電圧値ｖとの差を求められ、この
差分に相当する位相エラー信号Ψ０が生成される。

【０００６】そして最後に、図６に示すように、ＰＬＬ
の動作により位相エラー信号Ψ０＝０となるようにサー
ボがかけられて、システムクロックｓの位相が調整され
る。この結果、システムクロックｓの位相は、コンパレ
ータがピット信号ｐを出力した時点と同期した位相に制
御される。

【０００７】

【発明が解決しようとする課題】従来においては、検出
されたアナログクロック信号ａの波形にあってシステム
クロックｓとの一致点Ｐを検出するとともに、アナログ
クロック信号ａを微分してゼロクロス点Ｔを求めること
でピーク位置Ｓを検出し、以て、両者の位相差を計算す
ることでシステムクロックｓの位相を調整するようにな
されていたため、アナログクロック信号ａのレベルが変
動したり、光学的なＭＴＦ（modulation transfer func
tion）が変動した時でも、位相差検知の信頼性が高く、
結果的に正確な位相調整を行うことができ、有用である
とされてきた。

【０００８】しかしながら、実際にはアナログクロック
信号ａが微分器を通過する間には時間的遅延が生じるた
め、正確にピーク位置Ｓを検知できるとは言えず、即ち
図４に示すように、実際上のピーク位置Ｓの発生時点
と、コンパレータからゼロクロス点Ｔを示すピット信号
ｐが出力された時点との間には、位相誤差δが含まれて
しまう欠点がある。

【０００９】このため、位相エラー生成回路が作動する
際には、図５に示すように、のこぎり波信号ｎの波形か
ら得られる一致点Ｐの検出に符合した基準電圧値ｕと、
ピット信号ｐの発生に符合したエラー電圧値ｖとの差分
には、既に位相誤差δが含まれてしまうため、的確な位
相エラー信号Ψ０を生成することができなくなる。

【００１０】従って、最終的には、ＰＬＬが作動して
も、図６に示すように、一致点Ｐを基本とするシステム
クロックｓの位相調整は、ピーク位置Ｓからの位相誤差
δの位置に符合させた位相調整となってしまうことにな
り、正確にピーク位置Ｓに符号させることはできない問
題点があった。

【００１１】本発明の目的は、上記課題に鑑み、環境変
化等による回路遅延の変動にも影響されず、常にクロッ
クピットから得られるアナログクロック信号のピーク位
置に正確に位相を合せたシステムクロックを生成するこ
とができるシステムクロックの自動位相調整回路を提供
することにある。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するため、記録媒体上のクロックピットを再生して得
られるアナログクロック信号を微分する微分手段と、ア
ナログクロック信号を微分手段で微分した結果得られる
微分信号のゼロクロス点と、システムクロックの位相差
を検出する位相検出手段と、位相検出手段の検出結果に
基づき、システムクロックの位相を調整する調整手段と
を備えたシステムクロックの自動位相調整回路におい
て、微分手段がアナログクロック信号を微分してからゼ
ロクロス点が検出されるまでの遅延時間を検出する遅延
時間検出手段と、遅延時間検出手段の検出結果に対応し
て、調整手段における位相調整量を補正する補正手段と
を備えることを特徴とする。

【００１３】また、遅延時間検出手段は、少なくとも微
分手段が出力した微分信号を微分する第２の微分手段
と、第２の微分手段が出力した微分信号を微分する第３
の微分手段とを備えることを特徴とする。

【００１４】

【作用】記録媒体上のクロックピットを再生して得られ
るアナログクロック信号が微分手段により微分されると
きの遅延時間が検出され、この検出結果に対応して、ク
ロックの位相制御量が補正される。従って、微分手段に
よる遅延に拘らず、正確な制御が可能になる。

【００１５】この微分手段の出力を、さらに第２および
第３の微分手段で微分すれば、簡単に微分手段による遅
延時間を検出することができる。

【００１６】

【実施例】以下、本発明を図示の一実施例に基づいて説
明する。

【００１７】図１は、本発明の自動位相調整回路の一実
施例の構成を示すブロック図である。光ディスク（光磁
気ディスクを含む）上のクロックピットを再生してアナ
ログクロック信号を生成するアナログクロック信号の発
生手段（図示省略）は、Ａ／Ｄ変換器１を介してタイミ
ング発生器２に接続されている。タイミング発生器２
は、アナログクロック信号の発生を検出する機能、光デ
ィスク上のセグメントをカウントするセグメントカウン
ターの機能、およびシステムクロックに基づき、後述す
るアナログランプ信号発生回路３と第１のサンプリング
回路４の動作タイミングを計って指令するタイミング発
生機能を備えて構成されている。

【００１８】アナログランプ信号発生回路３は、タイミ
ング発生器２から出力されたアナログクロック信号の発
生を通知するスタート信号により動作して、アナログク
ロック信号の波形に対応するのこぎり波信号（以下、ア
ナログランプ信号と称する）を生成する機能を備えて構
成されている。このアナログランプ信号は、アナログク
ロック信号の発生と同時に電圧が増加し始め、アナログ
クロック信号の消滅時に最も電圧が高くなる波形であ
る。第１のサンプリング回路４は、タイミング発生器２
から出力されたアナログクロック信号とシステムクロッ
クの立ち上がりエッジとが一致する時点を通知する基準
信号（サンプリングパルス）により動作して、アナログ
ランプ信号から基準電圧値ｕをサンプリングする機能、
およびサンプリング結果である基準電圧値ｕを保存する
機能を備えて構成されている。

【００１９】一方、アナログクロック信号の発生手段
は、第１の微分器５を介して第１のコンパレータ６にも
接続されている。第１の微分器５は、アナログクロック
信号を微分して１階微分信号を生成する機能を備えてい
る。第１の微分器５の処理には時間的遅延が存在するた
め、１階微分信号の位相はアナログクロック信号の位相
より若干の遅れを有している。しかし１階微分信号に
は、アナログクロック信号の仮のピーク一を指向するゼ
ロクロス点が存在するため、重要な信号となっている。

【００２０】第１のコンパレータ６は、１階微分信号の
ゼロクロス点の発生時を通知するエラー信号を出力する
機能を備えている。第１のコンパレータ６の処理にも時
間的遅延が存在すると考えて良く、エラー信号の位相は
アナログクロック信号のピーク位置の位相より遅れる。
エラー信号は１つのパルス信号であり、第２のサンプリ
ング回路７に出力される。第２のサンプリング回路７
は、第１のコンパレータ６から出力されたエラー信号に
より動作して、アナログランプ信号からエラー電圧値ｖ
をサンプリングする機能、およびサンプリング結果であ
るエラー電圧値ｖを保存（ホールド）する機能を備えて
構成されている。

【００２１】第１の微分器５は、遅延時間検出手段の一
つの要素である第２の微分器８にも接続されている。第
２の微分器８は、第１の微分器５が出力する１階微分信
号を微分して２階微分信号を生成する機能を備えてお
り、第１の微分器５が持つ時間的遅延と同じ１：１の関
係にある時間的遅延を持っている。従って、第１の微分
器５と同じ構成であると考えても良い。２階微分信号の
ピーク位置を検出し、これを以て後のサンプリングに備
えるという方法を採用することも可能であるが、処理を
より簡単に進めるため、本実施例では第２の微分器８
に、さらに第３の微分器９を接続している。第３の微分
器９は、第２の微分器８が出力する２階微分信号を微分
して、３階微分信号を生成する機能を備えており、第２
の微分器８が持つ時間的遅延と同じ１：１の関係にある
時間的遅延、即ち、第１の微分器５が持つ時間的遅延と
も同じ１：１の関係にある時間的遅延を持っている。従
って、これも、第１の微分器５と同じ構成であると考え
て良い。

【００２２】第３の微分器９は、第２のコンパレータ１
０に接続されている。第２のコンパレータ１０は、第３
の微分器９から出力される３階微分信号のゼロクロス点
の発生時を通知する補正信号を出力する機能を備えてい
る。第３の微分器９には、第２のコンパレータ１０のみ
接続する方法を採用することも可能であるが、後段の処
理を簡単化するため、本実施例では第２のコンパレータ
１０に加えて、同じ構成である第３、第４のコンパレー
タ１１，１２をも直列に接続している。補正信号も一つ
のパルス信号であり、第３のサンプリング回路１３に出
力される。第３のサンプリング回路１３は、第４のコン
パレータ１２から出力された補正信号により動作して、
アナログランプ信号から補正電圧値ｗをサンプリングす
る機能、およびサンプリング結果である補正電圧値ｗを
保存する機能を備えて構成されている。

【００２３】一方、第１のサンプリング回路４、および
第２のサンプリング回路７は、第１の差分検出回路１４
にともに接続されている。第１の差分検出回路１４は、
基準電圧値ｕをエラー電圧値ｖから差し引いて、タイミ
ング発生器２がアナログクロック信号を検出した時点に
おける位相と、アナログクロック信号の仮のピーク位置
における位相との実際上の位相差を検出し、この位相差
を知らせる位相エラー信号Ψ０を生成する機能を備えて
構成されている。位相エラー信号Ψ０は、後述する第３
の差分検出回路１７に出力される。

【００２４】第２のサンプリング回路７、および第３の
サンプリング回路１３は、第２の差分検出回路１５にと
もに接続されている。第２の差分検出回路１５は、エラ
ー電圧値ｖを補正電圧値ｗから差し引いて、アナログク
ロック信号における仮のピーク位置の位相と、第４のコ
ンパレータ１２を経て検出されるアナログクロック信号
における真のピーク位置から仮のピーク位置までの位相
の３倍分の位相との誤差を検出し、この誤差を知らせる
位相エラー信号Ψδを生成する機能を備えて構成されて
いる。位相エラー信号Ψδは、演算回路１６を経てΨδ
×１／２を演算された後、第３の差分検出回路１７に出
力される。

【００２５】第３の差分検出回路１７は、位相エラー信
号Ψ０から位相エラー信号Ψδ／２を差し引いて、アナ
ログクロック信号における真のピーク位置の位相を検出
し、真のピーク位置を知らせる補正後位相エラー信号Ψ
θを生成する機能を備えて構成されている。補正後位相
エラー信号Ψθは、システムクロックの位相調整手段で
あるＰＬＬ回路１８に出力される。ＰＬＬ回路１８は、
ＶＣＯ回路（voltage-controlled oscillator）を含ん
でおり、補正後位相エラー信号Ψθに基づき、システム
クロックにサーボをかけてシステムクロックの位相をア
ナログクロック信号における真のピーク位置の位相と符
合させるよう自動調整する機能を備えて構成されてい
る。位相を自動調整されたシステムクロックは、Ａ／Ｄ
変換器１およびタイミング発生器２へと改めて転送され
るとともに、図示しないドライブシステムへも改めて転
送される。

【００２６】図２は、本実施例の動作を説明するタイム
チャートである。タイミング発生器２の作動により、ア
ナログクロック信号ａの発生が検出されるとともに、ア
ナログランプ信号発生回路３の作動により、アナログラ
ンプ信号ｎが生成されると、このアナログランプ信号ｎ
の波形から、まず第１のサンプリング回路４により、シ
ステムクロックｓの立ち上がりエッジの時点と一致する
時点における基準電圧値ｕがサンプリングされ、続いて
第２のサンプリング回路７により、第１のコンパレータ
６から出力されたエラー信号の出力時点に対応するエラ
ー電圧値ｖがサンプリングされる。

【００２７】尚、このエラー電圧値ｖとしては、一応、
アナログクロック信号ａのピーク位置Ｓの発生時点にお
ける位相と符合する時点にある電圧値を指向してはいる
が、実際には、サンプリング時期の基準となるエラー信
号が第１の微分器５、および第１のコンパレータ６を経
て生成されるため、基準電圧値ｕのサンプリングに対し
て、第１の微分器５が持つ時間的遅延ｘと、第１のコン
パレータ６が持つ時間的遅延ｙとの合計である時間的遅
延ｘ＋ｙ分の位相遅れが生じた時点においてサンプリン
グされた電圧値となることは既に述べた通りである。こ
のエラー電圧値ｖのサンプリング時期をアナログクロッ
ク信号ａの波形から観察した場合には、このタイミング
は、システムクロックｓとの一致点Ｐとピーク位置Ｓと
の位相差Δθに、時間的遅延ｘ＋ｙ分の位相誤差δを加
えた時点に対応していることが判る。即ち、ゼロクロス
点検出には、時間的遅延ｘ＋ｙ分の位相誤差δを伴うこ
とになる。

【００２８】さらに続いて、アナログランプ信号ｎの波
形から、第３のサンプリング回路１３により、第１、第
２、第３の微分器５，８，９、および第２、第３、第４
のコンパレータ１０，１１，１２を経て出力された補正
信号の出力時点に対応する補正電圧値ｗがサンプリング
される。

【００２９】補正信号は、第１の微分器５が出力した１
階微分信号ｄ１を第２の微分器８が微分して２階微分信
号ｄ２を生成し、さらに２階微分信号ｄ２を第３の微分
器９が微分して３階微分信号ｄ３を生成する過程を経た
後、最後に３階微分信号ｄ３のゼロクロス点Ｔ３の発生
時を検出した時の信号に基づいている。従って、この間
に、第１の微分器５の時間的遅延ｘと、第２の微分器８
の時間的遅延ｘと、第３の微分器９の時間的遅延ｘとの
合計である時間的遅延３ｘ分の位相遅れが生じている。
しかも、最終的には、第２、第３、第４のコンパレータ
１０，１１，１２をも通過する過程を経るため、第２の
コンパレータ１０の時間的遅延ｙと、第３のコンパレー
タ１１の時間的遅延ｙと、第４のコンパレータ１２の時
間的遅延ｙとの合計である時間的遅延３ｙ分の位相遅れ
までもが加わってくる。

【００３０】従って、補正電圧値ｗは、基準電圧値ｕの
サンプリングに対して、時間的遅延３ｘ＋３ｙ分の位相
遅れが生じた時点においてサンプリングされた電圧値と
なる。これをアナログクロック信号ａの波形から観察し
た場合には、このタイミングは、システムクロックｓと
の一致点Ｐとピーク位置Ｓとの位相差Δθに、時間的遅
延３（ｘ＋ｙ）分の位相誤差３δを加算した時点に対応
していることが判る。

【００３１】しかして、第１、第２のサンプリング回路
４，７において、基準電圧値ｕ、エラー電圧値ｖがサン
プリングされた場合には、第１の差分検出回路１４の作
動により、基準電圧値ｕとエラー電圧値ｖとの差分Ψ０
が検出され、この差分Ψ０を示す位相エラー信号Ψ０が
生成される。差分Ψ０をアナログクロック信号ａの波形
から観察した場合には、システムクロックｓとの一致点
Ｐからピーク位置Ｓまでの位相差Δθに、時間的遅延ｘ
＋ｙ分の位相誤差δを加算したものであることが判る。

【００３２】一方、第３のサンプリング回路１３におい
て、補正電圧値ｗがサンプリングされた場合には、第２
の差分検出回路１５の作動により、エラー電圧値ｖと補
正電圧値ｗとの差分Ψδが検出され、この差分Ψδを示
す位相補正信号Ψδが生成される。差分Ψδをアナログ
クロック信号ａの波形から観察した場合には、ピーク位
置Ｓからの位相差δより位相誤差３δまでの期間に対応
していることが判り、具体的には位相誤差２δ分の差分
を表わしていることが判断できる。

【００３３】そして一方、位相補正信号Ψδが生成され
ると、本実施例では遅延時間検出手段として第２、第３
の微分器８，９を用いている関係から、演算回路１６の
作動により位相補正信号Ψδを１／２に演算する。この
演算結果は、位相誤差δの実質上の値を明確にする。

【００３４】かくして、位相エラー信号Ψ０の内容と位
相補正信号Ψδの１／２の内容とが明確になると、引き
続く次の段階において、第３の差分検出回路１７の作動
により、位相エラー信号Ψ０と位相補正信号Ψδの１／
２との差分Ψθが検出され、補正後位相エラー信号Ψθ
が生成される。補正後位相エラー信号Ψθの内容をアナ
ログクロック信号ａの波形から観察した場合には、シス
テムクロックｓとの一致点Ｐからピーク位置Ｓまでの位
相差Δθに、位相誤差δを加え、さらに位相誤差δを減
算した範囲、即ち、一致点Ｐからピーク位置Ｓまでの位
相差Δθの内容を正確に検知していることが判る。

【００３５】図３は、本実施例の最後の動作を示すタイ
ムチャートである。第３の差分検出回路１７により補正
後位相エラー信号Ψθが生成されると、最後に、ＰＬＬ
回路１８の作動により、補正後位相エラー信号Ψθの内
容に基づき、システムクロックｓにサーボをかけて、シ
ステムクロックｓの位相をアナログクロック信号ａにお
ける真のピーク位置Ｓの位相と符合させるよう自動調整
する。尚、この結果として基準電圧値ｕの内容は、アナ
ログランプ信号ｎの波形において位相調整後のシステム
クロックｓの立ち上がりエッジに同期するアナログクロ
ック信号ａにおける真のピーク位置Ｓの発生時期に対応
する電圧値に補正されたことと同義になる。

【００３６】本実施例にあっては、遅延時間検出手段と
して第２、第３の微分器８，９を用いるとともに、第
２、第３、第４のコンパレータ１０，１１，１２をも用
いて、意図的に位相誤差３δを含む補正信号を生成して
いる。さらに第２の差分検出回路１５、および演算回路
１６を用いて、位相誤差１δ分の値を明らかにする過程
を設けた上で、最終的にアナログクロック信号ａの最重
要点であるピーク位置Ｓを検出するという技術的手段を
構成した。これにより、従来技術において内在されてい
たシステムクロックｓの位相調整上の位相誤差δを正し
く補正することができる。従って、常に正確にクロック
ピットから得られるアナログクロック信号のピーク位置
に位相を合せたシステムクロックを生成することがで
き、ＰＬＬ回路１８の安定化、およびシステムクロック
ｓのジッターの低減を図ることができる。

【００３７】この結果、Ｒｅａｄ／Ｗｒｉｔｅ時の位相
マージンを大きくすることができ、さらにドライブ内の
温度変化、個々のドライブ間における回路遅延のバラツ
キ、あるいは光ディスク内、および光ディスク間のピッ
ト信号波形の変動等の外乱に影響されず、ドライブシス
テムの信頼性を向上させることができる。

【００３８】尚、遅延時間検出手段としては、第２の微
分器が生成する２階微分信号のピーク位置を検出し、こ
のピーク位置を以て補正信号の生成に適用するようにし
ても良いことは言うまでもない。

【００３９】

【発明の効果】以上、本発明においては、微分手段によ
る遅延時間に対応してクロックの位相を制御するように
したので、常に正確にクロックピットから得られるアナ
ログクロック信号のピーク位置に位相を合せたシステム
クロックを生成することができ、システムクロックを生
成するＰＬＬ回路の安定化、およびシステムクロックの
ジッターの低減を図ることができる。

【００４０】ひいては、Ｒｅａｄ／Ｗｒｉｔｅ時の位相
マージンを大きくすることができ、さらにドライブ内の
温度変化、個々のドライブ間における回路遅延のバラツ
キ、あるいは光ディスク内、および光ディスク間のピッ
ト信号波形の変動等の外乱に影響されず、ドライブシス
テムの信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明のシステムクロックの自動位相調整回路
の一実施例の構成を示すブロック図である。

【図２】図１の実施例の動作を説明するタイムチャート
である。

【図３】図１の実施例の最後の動作を説明するタイムチ
ャートである。

【図４】従来のシステムクロックの自動位相調整回路の
前段の動作を説明するタイムチャートである。

【図５】従来のシステムクロックの自動位相調整回路の
中段の動作を説明するタイムチャートである。

【図６】従来のシステムクロックの自動位相調整回路の
後段の動作を説明するタイムチャートである。

【符号の説明】

２ タイミング発生器 ３ アナログランプ信号発生回路 ４ 第１のサンプリング回路 ５ 第１の微分器 ６ 第１のコンパレータ ７ 第２のサンプリング回路 ８ 第２の微分器 ９ 第３の微分器 １０ 第２のコンパレータ １１ 第３のコンパレータ １２ 第４のコンパレータ １３ 第３のサンプリング回路 １４ 第１の差分検出回路 １５ 第２の差分検出回路 １６ 演算回路 １７ 第３の差分検出回路 １８ ＰＬＬ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記録媒体上のクロックピットを再生して
   得られるアナログクロック信号を微分する微分手段と、 前記アナログクロック信号を前記微分手段で微分した結
   果得られる微分信号のゼロクロス点と、システムクロッ
   クの位相差を検出する位相検出手段と、 前記位相検出手段の検出結果に基づき、前記システムク
   ロックの位相を調整する調整手段とを備えたシステムク
   ロックの自動位相調整回路において、 前記微分手段が前記アナログクロック信号を微分してか
   らゼロクロス点が検出されるまでの遅延時間を検出する
   遅延時間検出手段と、 前記遅延時間検出手段の検出結果に対応して、前記調整
   手段における位相調整量を補正する補正手段とを備える
   ことを特徴とするシステムクロックの自動位相調整回
   路。
2. 【請求項２】 前記遅延時間検出手段は、少なくとも前
   記微分手段が出力した微分信号を微分する第２の微分手
   段と、 前記第２の微分手段が出力した微分信号を微分する第３
   の微分手段とを備えることを特徴とする請求項１記載の
   システムクロックの自動位相調整回路。