JPH06348784A - 並列レイアウトの負荷均等化方法 - Google Patents

並列レイアウトの負荷均等化方法

Info

Publication number
JPH06348784A
JPH06348784A JP5137239A JP13723993A JPH06348784A JP H06348784 A JPH06348784 A JP H06348784A JP 5137239 A JP5137239 A JP 5137239A JP 13723993 A JP13723993 A JP 13723993A JP H06348784 A JPH06348784 A JP H06348784A
Authority
JP
Japan
Prior art keywords
wiring
processing
area
rough
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5137239A
Other languages
English (en)
Inventor
Atsushi Kikuchi
淳 菊池
Yoichi Shiraishi
洋一 白石
Yoshio Miki
良雄 三木
Kazuyuki Fukuda
和幸 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP5137239A priority Critical patent/JPH06348784A/ja
Publication of JPH06348784A publication Critical patent/JPH06348784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 概略配線処理後、配線領域を分割し、分割領
域内の詳細配線処理の並列化を行なう処理において、分
割領域の詳細配線処理時間を均等になるように配線領域
を所望の数に分割する手段を提供する。 【構成】 概略格子毎の配線負荷を算出し(102)、
プロセッサ数に合わせて概略格子統合の種を設定し(1
03)、種の周囲に、統合した際の詳細配線負荷増分が
少ない概略格子を統合していく(104)ことにより、
詳細配線負荷の均等な所望の数の分割領域110を生成
する。 【効果】 配線領域を分割し、分割領域の詳細配線処理
を並列に実行する際に、プロセッサの数に合わせて領域
分割が行なわれ、かつ、各分割領域の詳細配線負荷の均
等化がなされることにより、詳細配線処理性能の劣化が
抑制され、また、処理時間が短縮される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】複数のプロセッサを用意し、半導
体集積回路やプリント基板の配線領域を小領域に分割
し、各プロセッサが小領域の配線処理を担当する、並列
自動配線処理の領域分割方法に関する。
【0002】
【従来の技術】従来、領域分割型の並列自動配線方法に
関する代表的な技術として、以下に示す3つの手法が知
られている。
【0003】(1)図2(a)に示すように、複数のプ
ロセッサ201を用意し、配線領域202をプロセッサ
と同数の小領域203に分割し、各小領域203の配線
処理を各プロセッサ201が担当し、小領域内の配線径
路206を並列に決定する。更に、同図(b)に示すよ
うに、小領域203を幾つか統合した配線領域204内
の配線径路を決定する。同図(c)に示すように、統合
した配線領域205が最初に与えられた配線領域202
の大きさになるまで、小領域の統合と統合配線領域の配
線処理を、繰り返し実行する技術が(「並列配線方
式」、梅田、公開特許公報:昭62−115574(1
987))に開示されていた。
【0004】また(2)図3(a)に示すように、配線
領域301を小矩形領域302に分割し、与えられた概
略配線径路303に従い、小領域302内の詳細配線処
理を実行する。この際、小領域302の境界上に概略配
線径路303の幅を持った仮端子307を設定し、詳細
配線処理により、配線径路の通過位置306を決定す
る。更に、同図(b)に示すように、小領域302の中
から種となる小領域308を幾つか設定し、種308を
中心に波紋を広げるように小領域の詳細配線処理を並列
に進める(図3においては、小領域に付与されている番
号の順に処理が進む)。(「自動配線方式」、青木、公
開特許公報:平4−67651(1992)) (3)図4に示すように、配線領域401を格子状の小
領域に分割し、概略配線径路402に従い、小領域内の
詳細配線処理を並列に実行する。この際、まずハッチン
グによって示された小領域403の配線処理を一斉に行
ない、小領域境界上の配線径路の通過位置406を決定
し、その後、この境界通過位置406を用いてハッチン
グのない小領域404の配線処理を一斉に行なう(「集
積回路の並列配線方式」、木本、公開特許公報:平4−
139857(1992))。
【0005】以上の従来技術では、並列化対象である配
線問題規模を均等化する配線領域の分割方法が提示され
ていない。
【0006】また、「LSパターンデータの処理装置」
(辻村、公開特許公報:平2−232772)では、L
SIパターンが存在する領域を小領域に分割し、各小領
域をプロセッサに割り当て、並列に小領域内のLSIパ
ターンデータを作成する処理において、処理時間短縮を
目的とした、小領域内LSIパターン数の均等化技術が
示されている。この技術は、全領域を所望分割数の数倍
のマップと呼ばれる微小領域に分割し、分割方向に対す
るマップ内パターン数の累積量を求め、パターン数の合
計量を所望の分割数に等分する位置に分割線を設定し、
分割線に沿って領域分割を行なう。LSIパターン生成
処理は、LSIパターンが処理単位であり、また、分割
された領域の間でLSIパターンデータには依存関係が
なく、各マップを独立に処理することが可能である。従
って、LSIパターン数の総和を等分することが、即ち
処理規模の均等化となる。しかし、自動配線処理で取り
扱う配線径路データのように、分割された領域間でデー
タに依存関係がある対象には、この技術は有効ではな
い。
【0007】
【発明が解決しようとする課題】通常、自動配線処理に
おいて、処理すべき問題因子の配線領域上の分布は均一
ではない。例えば、図5(a)に示されるように、結線
端子502や配線禁止領域503は、配線領域501上
において不均一に分布している。そのため、複数のプロ
セッサ504を用意し、配線領域501を小領域に分割
し、各小領域505を一台のプロセッサに割り当て、並
列に配線処理を行なうためには、配線領域を分割する際
に、分割後の各小領域内の問題因子量や、小領域の形状
及び大きさを考慮しなければ、同図(b)に示されるよ
うに、各プロセッサが扱う問題規模に大きなばらつきが
生じ、並列化効率が劣化する。
【0008】分割空間の問題因子の間に依存関係がな
く、各分割空間の部分問題を独立に扱える場合、図6に
示されるように、問題空間601をプロセッサ602数
より多い数に分割し、1台のプロセッサが受け持つ分割
空間603の数を固定せず、分割空間に含まれる問題因
子604量の総和を等しくすることで並列化効率向上を
図ることができる。
【0009】しかし、領域分割に基づいた自動配線処理
の場合、分割された複数の小領域(以下、分割領域と呼
ぶ)に同一信号が通過する配線径路が存在するため、分
割境界上において配線径路の通過位置は一致している必
要がある。そして、分割領域境界上で配線径路の通過位
置一致のための整合処理が必要となる。また、決定した
配線径路の通過位置が制約となり、以後の配線処理に悪
影響を与える。即ち、配線領域の分割数の増加は処理時
間の増大、配線処理性能の劣化に繋がる。従って、自動
配線処理において、並列化効率を向上するには、配線領
域の分割数を用意したプロセッサ数と同数とすべきで、
加えて概略格子間のデータの依存関係を考慮して、各分
割領域の配線問題規模を揃えることが必要である。
【0010】
【課題を解決するための手段】本発明では、概略格子間
のデータの依存関係を考慮するために、ある概略格子の
周囲に一つずつ隣接概略格子を統合していくことで分割
領域を構築する手段を採り、用意したプロセッサの数に
合わせて配線領域を分割するために、概略格子統合の中
心となる概略格子をプロセッサ数と同数設定し、また、
各分割領域の配線問題規模を均一化するために、配線問
題規模を定式化し、統合のステップ毎に分割領域の配線
問題規模の上限値を設定し、統合の中心となる概略格子
の周囲に、隣接する概略格子の中から、詳細配線問題の
規模の増加量が少ない概略格子を選択、統合して分割領
域の構築を行なう。
【0011】
【作用】プロセッサ数に合わせた配線領域の分割を行な
い、分割領域境界上でのデータ整合処理を低減すること
により処理時間の増加、及び配線処理性能の劣化を抑え
る。また、統合時の配線問題規模の増加量が少ない概略
格子を統合すること、逐次、分割領域の配線問題規模の
上限を更新することで、各分割領域の配線問題規模を低
減し、図7に示すように、分割領域505間の詳細配線
問題の規模のばらつきを抑え、並列化効率を向上する。
【0012】
【実施例】
(その1)本発明を、自動配線処理に適用した1例を示
す。
【0013】自動配線処理の流れを図8に、自動配線処
理における配線領域分割処理101の流れを図1に示
す。
【0014】まず、概略配線処理801で概略格子G
(i)上の配線径路、概略配線径路情報106を求め
る。
【0015】次に、概略配線処理801で得られた概略
配線径路情報106に加えて、詳細配線問題規模(以
下、単に配線負荷と呼ぶ)を規定する式のパラメータ、
配線負荷パラメータ107を入力として配線領域分割処
理101を行なう。本例では、配線負荷Lwを、図44
における数式1、2、及び3の如く定義する。ここで、
Nwは、領域内配線数、Rfは、領域形状の歪み率で、
歪み率は、領域の周回長Lfと面積Sfの比で表す。ま
た、Roは配線禁止量で、配線領域の面積Sfに対する
配線禁止領域の面積Soの比で表す。α、β、及びγ
は、領域内配線数、歪み率、及び配線禁止量に対する係
数で、配線負荷パラメータとして入力されたものであ
る。
【0016】配線領域分割処理101は、概略格子内負
荷算出処理102、種設定処理103、及び概略格子統
合処理104からなる。以下に配線領域分割処理101
の各処理の説明を行なう。
【0017】まず、概略格子内負荷算出処理102で
は、概略格子情報105、概略配線径路情報106、配
線負荷パラメータ107を入力とし、数式1、2、及び
3に従って各概略格子G(i)の配線負荷Lwg(i)
(図45の4502)を算出する。図12(a)の概略
配線径路1202について、α=1,β=0,γ=0と
したときの概略格子1201の配線負荷を同図(b)の
1203に示す。
【0018】次に、種設定処理103を行なう。以下、
前述した概略格子統合の中心となる概略格子を単に種と
呼ぶ。本処理の流れを図10に示す。まず、種の候補を
抽出する。全ての概略格子G(i)の中から、図12
(c)の1204に示されるような、周囲の8つの概略
格子よりも配線負荷Lwg(i)が高い概略格子、もし
くは、同図(d)の1204に示されるような、既に種
の候補となった概略格子1206と隣接せず、かつ周囲
の8概略格子の配線負荷以上の配線負荷を持つ概略格子
を種の候補として抽出する。次に、種候補の中から配線
負荷の高い概略格子を配線領域分割数nfだけ選びだ
し、これらを種Gs(j)(j=1、2、3、・・・、
nf)(図46の4603)とする。図12(b)に示
す配線負荷分布の例に対する種の候補を同図(e)の1
206に、また、配線領域分割数nf=6としたときの
種の例を同図(f)の1207に示す。
【0019】最後に、概略格子統合処理104におい
て、種Gs(j)の周囲に、概略格子を以下の手順で統
合していく。処理の流れを図11に、説明図を図13に
示す。
【0020】まず、分割領域Rd(j)を構成する概略
格子を格納するリストSd(j,k)(j=1,2,
3,・・・,nf)(図47の4701)の先頭Sd
(j,1)に、種として設定された概略格子Gs(j)
をセットする。同時に、各々の分割領域Rd(j)の配
線負荷Lwr(j)(図46の4602)に種Gs
(j)の配線負荷Lwg(Gs(j))をセットする。
そして、全ての分割領域の配線負荷の最大値を統合目標
値(分割領域の配線負荷がこの値を超過するまで概略格
子の統合を行なう値)Ltgとして設定する。
【0021】そして、下記統合処理を、いずれの分割領
域にも統合されていない概略格子が無くなるまで繰り返
し行なう。
【0022】第1に、全ての分割領域から、配線負荷が
最も小さい分割領域Rd(min)を抽出し、以下の処
理対象とする。
【0023】次に、対象分割領域Rd(min)に隣接
し、かついずれの分割領域にも統合されていない概略格
子を分割領域への統合概略格子候補リストSu(m)
(図48の4801)へ代入する。ここで、Su(m)
の各々の要素について、分割領域Rd(min)に統合
したときの配線負荷の増分ΔLwr(m)(図48の4
802)を算出する。そして、配線負荷増分が最小とな
る統合概略格子候補を分割領域Rd(min)に対応し
た分割領域構成概略格子リストSd(min,k)に追
加する。図13においては、分割領域1304に対する
統合概略格子候補1305、及びその配線負荷増分13
06の例が示されている。
【0024】更に、分割領域Rd(min)の配線負荷
Lwr(min)を更新し、Lwr(min)が統合目
標値Ltgを超過した場合、LtgをLwr(min)
で更新する。
【0025】本配線領域分割処理101終了後、分割領
域情報110、及び概略配線径路情報106を入力とし
て、並列詳細配線処理802を実施する。
【0026】並列詳細配線処理802は、図9に示され
るように境界端点決定処理901、及び詳細配線処理9
02からなる。境界端点決定処理901では、分割領域
の隣接境界上における各配線の通過位置(ここでは領域
境界端点と呼ぶ)903の決定を行ない、更に、各プロ
セッサに割り当てられた分割領域情報110及び概略配
線径路情報106を基に、詳細配線処理902を並列に
実行し、詳細配線径路情報803を得る。
【0027】(その2)実施例1における概略格子統合
処理104を、複数のプロセッサを用いて並列化する例
を示す。
【0028】本実施例を実現するために、図18に示す
ように、固有の記憶領域(以後、ローカルメモリLMj
と呼ぶ)1802を持つ複数のプロセッサPEj(j=
1,2,3,・・・,nf)1801を用意し、これら
をデータ伝送路1804を介して接続する。更に、これ
らの複数のプロセッサが共通にアクセスすることが可能
な記憶領域(以後、グローバルメモリGMと呼ぶ)18
03を用意する。
【0029】本自動配線処理は、実施例1と同様、図8
に示すように、まず、概略配線処理801を、次に、配
線領域分割処理101を行ない、その結果を用いて、並
列詳細配線処理802を実行するものである。本実施例
と実施例1における相違点は、配線領域分割処理101
の概略格子統合処理104を、用意したプロセッサPE
jを用いて並列化する点にある。以下に、概略格子統合
処理104の説明を行なう。
【0030】図14に示すように、第1に、グローバル
メモリGM、ローカルメモリLMj上の各テーブルの初
期化1401を行なう。初期化処理の詳細な手続きを図
15に示す。
【0031】ここでは、まず、グローバルメモリGM上
に存在し、全てのプロセッサがアクセスを行なう、各概
略格子が属する分割領域を指す所属分割領域管理テーブ
ルSmg(i)(図45の4503)の全ての要素に0
を代入して初期化する。
【0032】次に、各プロセッサPEjが並列に、ロー
カルメモリLMj上、及びグローバルメモリGM上の各
テーブルの初期化を行なう。図15では、破線で囲まれ
た処理に当たる。第1にローカルメモリLMj上の分割
領域構成概略格子リストSd’(k)(図49の490
1)の先頭Sd’(1)に種Gs(j)をセットする。
第2にグローバルメモリGM上の分割領域の配線負荷L
wr(j)(図46の4602)に、種Gs(j)の配
線負荷Lwg(Gs(j))をセットする。最後に、グ
ローバルメモリGM上にある所属分割領域管理テーブル
の種Gs(j)に対応する箇所Smg(Gs(j))
に、分割領域番号jをセットする。
【0033】更に、全ての分割領域の配線負荷Lwr
(j)の最大値を概略格子の統合目標値Ltgとしてセ
ットする。
【0034】各テーブルの初期化処理1401終了後、
各プロセッサPEjが概略格子の統合処理1402を、
並列に行なう。統合処理の流れを図16に示す。
【0035】各プロセッサPEjは、以下に示す手続き
を、分割領域に統合されていない概略格子が無くなるま
で繰り返し行なう。
【0036】まず、各プロセッサPEjは、担当する分
割領域の配線負荷Lwr(j)と統合目標値Ltgを比
較する。Lwr(j)がLtgよりも小さい場合は、以
降の手続きを行なう。Lwr(j)がLtg以上である
場合は、逐次更新されるLtgがLwr(j)よりも大
きくまで、待機する。
【0037】プロセッサPEjは、いずれの分割領域に
も統合されておらず、かつプロセッサの担当分割領域R
d(j)に隣接する概略格子を、ローカルメモリLMj
上の分割領域への統合概略格子候補リストSu(m)
(図48の4801)にセットする。図13(a)に示
される種1303に対して、本手続きにより構成途中の
分割領域1304、及び各分割領域への統合概略格子候
補1305の例を同図(b)に示す。
【0038】更に、分割領域への統合概略格子候補Su
(m)の中から分割領域Rd(j)へ統合する概略格子
を選び出す(図16の1601)。本処理の手順を以下
に説明する(図17及び図19参照)。
【0039】まず、分割領域Rd(j)の統合を進める
上下左右方向に対する優先度(以下、統合方向係数と呼
ぶ)C(dr)(dr=上、下、左、右)を1.0で初
期化する。更に、PEjは、担当分割領域Rd(j)以
外の分割領域Rd(j’)(j’=1,2,3,・・
・,nf,j’≠j)について、統合目標値Ltgに対
する配線負荷Lwr(j’)の割合(これを負荷充足度
Fl(j’)と呼ぶ)を算出する。ここで、負荷充足度
Fl(j’)が閾値Lwthを超過した場合、分割領域
Rd(j)に対しRd(j’)が存在する方向drの統
合方向係数C(dr)に対して重みwgt(0.0<w
gt<1.0)を与える。図19(c)の例では、分割
領域1304の統合方向係数1901について、C
(左)のみwgtで、C(上)、C(下)、C(右)を
1.0のままとする。
【0040】次に、分割領域への統合概略格子候補Su
(m)の全ての要素について、分割領域Rd(j)に統
合した時の配線負荷と現在の配線負荷との差、配線負荷
増分ΔLwr(m)を求める。図19では、図13同
様、分割領域1304に対する統合概略格子候補130
5、及びその配線負荷増分1306の1例が示されてい
る。
【0041】更に、ここで得られた各統合概略格子候補
の配線負荷増分ΔLwr(m)について、その最小値か
ら最大値までの値が0.0から1.0までの値をとるよ
うに正規化を行ない、各統合概略格子候補Su(m)が
分割領域Rd(j)に対して存在する方向drに対応す
る統合方向係数C(dr)を、正規化配線負荷増分に掛
け、補正配線負荷増分ΔL’wr(m)を得る。そし
て、全ての統合候補概略格子Su(m)の中から、補正
配線負荷増分ΔL’wr(m)が最も小さいものを分割
領域に統合する概略格子G(o)として選出し、分割領
域構成概略格子集合Sd’(k)に追加する。このと
き、統合する概略格子G(o)に対応する所属分割領域
管理テーブルSmg(G(o))に統合する領域番号j
を書き込む。図19の例では、概略格子1902の補正
配線負荷増分が最小となり分割領域1304に統合され
る。
【0042】最後に、概略格子統合後の分割領域Rd
(j)の配線負荷Lwr(j)を算出、更新する。ここ
で、配線負荷Lwr(j)と統合目標値Ltgの大きさ
を比較し、Lwr(j)がLtgよりも大きい場合、L
tgをLwr(j)で更新する。
【0043】(その3)実施例1、または2などにより
求められた分割領域の表示方法の例、及び分割結果に対
する対話型改善処理の1例を示す。対話処理の入力装置
にマウス、出力装置にグラフィックディスプレイ、及び
スピーカを用いる。本改善処理を用いた自動配線処理の
流れを図20に示す。図20に示されるように、本例で
は、実施例1で示された概略配線処理801、及び配線
領域分割処理101を行ない、その分割結果に対して配
線負荷改善処理2001を行ない、改善処理を施した分
割領域を用意した各プロセッサに割り当て、並列詳細配
線処理802を行なうものである。
【0044】本実施例に係る配線負荷改善処理2001
の流れを説明する。図21に示されるように、まず、概
略格子内配線負荷表示処理2101において、概略格子
内配線負荷情報108をグラフィックディスプレイ上に
表示し、次に、分割領域表示処理2102において、分
割領域情報110、及び分割領域内配線負荷情報200
2のグラフィックディスプレイ上への表示を行なう。ユ
ーザはこの表示結果を目視により確認し、改善処理を行
なう必要があると判断した場合、対話型配線負荷改善処
理2103において、分割領域の再設定を行なう。
【0045】以下に、概略格子内配線負荷表示処理21
01、分割領域表示処理2102、及び対話型配線負荷
改善処理2103の各処理について説明を行なう。
【0046】概略格子内配線負荷表示処理2101の処
理の流れを図22に示す。
【0047】まず、全ての概略格子の配線負荷Lwg
(i)から最小値Lwmin、及び最大値Lwmaxを
求める。次に、LwminからLwmaxまでの間に所
望の分類数mrのレベル値を設定する。更に、全ての概
略格子G(i)について、概略格子内配線負荷Lwg
(i)と設定されたレベル値に従って、分類クラスを求
め、分類クラスに対応して設定された色で塗り潰された
概略格子形状を、グラフィックディスプレイ上に表示す
る。分類数mr=5、分類クラス1、2、3、4、及び
5に対応した色が白、緑、黄、橙、及び赤である場合の
概略格子内配線負荷の表示例を図28(a)に示す。
【0048】次に、分割領域表示処理2102におい
て、図23に示すように、全ての分割領域Rd(j)に
ついて、境界線分リストSxy(j,2,nx)、及び
Syx(j,2,ny)(図51)を作成し、これに従
って分割領域境界をグラフィックディスプレイ上に表示
する。
【0049】ここで、分割領域の境界線分リストSxy
(j,2,nx)、Syx(j,2,ny)の作成手順
について、図25における処理の流れ、及び図29にお
ける分割領域2903を例に説明する。ここでは、配線
領域上での実際の座標をxn、ynで、概略格子を単位
とする座標をXn、Ynで記すものとする。
【0050】第1に、境界線分リスト管理表Sx(j,
2,mx)、Sy(j,2,my)の初期設定を以下の
ように行なう。まず、分割領域2903の外接矩形29
19の最小及び最大のx、y座標値、xl(291
1)、yd(2912)、xr(2913)、及びyu
(2914)を求める。また、外接矩形2919の最小
及び最大のX、Y座標値、XL(2915)、YD(2
916)、XR(2917)、及びYU(2918)を
求める。次に、XL(YD)からXR(YU)までのX
(Y)座標を、分割領域2903に対応した境界線分リ
スト管理表Sx(j,1,mx)(mx=1,2,・・
・,XR−XL+1)(Sy(j,1,my)(my=
1,2,・・・,YU−YD+1))に代入する。同時
にSx(j,2,mx)(mx=1,2,・・・,XR
−XL+1)(Sy(j,2,my)(my=1,2,
・・・,YU−YD+1))は0で初期化する。
【0051】次に、分割領域2903内の全ての概略格
子の境界辺について、そのy(x)座標が境界線分リス
トSxy(j,2,nx)(Syx(j,2,ny))
内に同一値を持っているか検査を行ない、同一値を持つ
場合、その要素を境界線分リストから削除し、同一値を
持たない場合、そのy(x)座標値を境界線分リストに
追加する。ここで、概略格子2905の境界辺について
の検査並びに線分リストに対する追加及び削除の1例に
ついて説明する。ここで、二重丸で示される概略格子2
905が処理対象となった時点で、一重丸で示される概
略格子2906の境界辺は既に検査されたものとする。
すると、概略格子2905のX(Y)座標XV(YH)
に対応する境界線分リスト管理表Sx(j,2,XV−
XL+1)(Sy(j,2,YH−YD+1))から引
き出される境界線分リストSxy(j,1,nx)(S
yx(j,1,ny))には、yh+1、及びyu(x
l、及びxv)が登録されていることになる。従って、
同図(b)に示される概略格子2905の各境界辺29
07、2909(2909、2910)のy(x)座標
yh、yh+1(xv、xv+1)の内、yh+1(x
v)については、境界線分リストSxy(j,2,n
x)(Syx(j,2,ny))内に同一の値が存在し
ているので、境界線分リストからyh+1(xv)の要
素を削除する。そして、境界線分リストには、yh(x
v+1)の追加を行なう。
【0052】以上の手続きを、分割領域2903内の全
ての概略格子について、繰り返し行なうことにより、境
界線分リストSxy(j,1,nx)(Syx(j,
1,ny))には、分割領域2903の境界線分のy
(x)座標が格納される。
【0053】境界線分リスト作成処理2301終了後、
全ての分割領域Rd(j)について、境界線分リストに
従って分割領域境界を表示する。境界線の太さは、概略
格子の境界を表す線分よりも太い線分を用い、その色は
分割領域の配線負荷Lwr(j)を所望の数に分類した
クラスに対応したものを用いる。分割領域境界線の表示
の1例を図28(b)に示す。ここでは、上記分類クラ
スの数を4とし、各々のクラスに桃、水、青、及び紫の
色を対応させている。
【0054】最後に、対話型配線負荷改善処理(図21
の2103)を行なう。ここでは、概略格子の配線負荷
分布、並びに分割領域の境界線及び配線負荷量を目視に
より確認し、負荷均一化を目的とした分割結果の人手介
在による改善処理を行なう。本処理は、図24に示すよ
うに、マウス指示により、所望の概略格子の所属分割領
域の変更を行なうものである。本処理の詳細な手順につ
いて、以下に説明を行なう。
【0055】第1に、現在属している分割領域Rd
(s)から他の分割領域Rd(t)へ移動させたい概略
格子G(o)の指定を行なう(図24の2401)。指
定の手順を図26に示す。まず、図30(a)に示すよ
うに、移動対象とする概略格子G(o)3004の上に
マウスカーソル3005を移動させ、マウスボタンをク
リックする。この際、図31に示すように、概略格子3
103を移動したときに、分割領域3101に中空部分
を作ったり(同図(a))、分割領域3101を分断し
たり(同図(c)、(d))しないか、検査する。検査
のために図31(b)、(d)、及び(f)のように分
割領域3101内の概略格子3102を節3104、分
割領域内の概略格子相互の隣接関係を枝3105とする
グラフを作成する。注目している概略格子G(o)31
03に対応する節3106について、接続している枝が
4本あれば、分割領域3101に中空部分を作ることに
なり(同図(a)、及び(b))、節3106がグラフ
の関節点であれば、分割領域3101を分断することに
なる(同図(c)、(d)、(e)、及び(f))。も
し、節3106の接続枝数が4本であるか、節3106
がグラフの関節点である場合、警告音を出し、警告表示
を行なうことでユーザに移動概略格子G(o)の再指定
を促す。
【0056】次に、移動先の分割領域Rd(t)の指定
を行なう(図24の2402)。指定の手順を図27に
示す。まず、図30(b)に示すように、所望の移動先
分割領域Rd(t)3003内部にマウスカーソル30
05を移動させ、マウスボタンをクリックする。この
際、移動先分割領域Rd(t)が概略格子G(o)と隣
接しているか、検査する。もし、隣接していない場合、
警告音を出し、警告表示を行なうことで、ユーザに対し
て移動先分割領域Rd(t)の再指定を促す。
【0057】上記手順で、移動すべき概略格子G
(o)、移動先の分割領域Rd(t)を指定した後、移
動元の分割領域Rd(s)に対応する分割領域構成概略
格子リストSd(s,ks)から、要素G(o)を削除
し、更に、移動先の分割領域Rd(t)に対応するリス
トSd(t,kt)に、要素G(o)を追加する。ま
た、分割領域Rd(s)、Rd(t)の配線負荷値Lw
r(s)、及びLwr(t)の更新を行なう。
【0058】以上の処理の後、概略格子移動後の各分割
領域Rd(j)を分割領域表示処理2102にて表示す
る。図30(b)に概略格子3004を移動した後の分
割領域3002、及び3003の表示例を示す。
【0059】本配線負荷改善処理2001終了後、図2
0に示すように、並列詳細配線処理802を実行する。
【0060】(その4)実施例3と同様の対話型配線負
荷改善処理において、分割領域を構成する概略格子の移
動を行なう方法の代替例について説明する。本例では、
グラフィックディスプレイ、スピーカ、マウスを入出力
装置として用いる。
【0061】本改善処理を適用した自動配線処理の流れ
を図20に、自動配線処理における配線負荷改善処理2
001の流れを図21に示す。本実施例において、概略
格子内配線負荷表示処理2101、及び分割領域表示処
理2102は、実施例3と同様である。以下に、本実施
例における対話型配線負荷改善処理2103について説
明を行なう。
【0062】本実施例における対話型配線負荷改善処理
2103は、マウスによって対角を示された矩形(以
後、格子包囲矩形と呼ぶ)に含まれる概略格子の集合
を、移動元の分割領域から他の分割領域へ移動させるも
のである。対話型配線負荷改善処理2103の流れを図
32に示す。また、図37に分割領域3704上で指定
された格子包囲矩形3706内の概略格子集合を、分割
領域3705に移動する際のグラフィックディスプレイ
表示例を示す。
【0063】第1に、移動させる概略格子集合を囲む格
子包囲矩形の対角の一点Psを指定する(3201)。
この手順を図33に示す。まず、グラフィックディスプ
レイ上に表示された配線領域において、格子包囲矩形の
対角の一点を示す概略格子の頂点Ps上にマウスカーソ
ルを移動させ、マウスボタンを押下する。マウスボタン
が押下された場所から一番近い概略格子の頂点までの距
離D0、及び入力誤差の許容を規定する閾値Dthに対
し、マウスボタン押下点から(D0+Dth)までの距
離に複数の頂点が存在し、マウスボタンが押下された場
所で頂点を特定できない場合、もしくは、マウスボタン
押下点からDthまでの距離の間に頂点が存在せず、頂
点が特定できない場合は、警告音を出力し、グラフィッ
クディスプレイ上に警告表示を行ない、頂点指示の再入
力を促す。
【0064】格子包囲矩形の一点Psが指定された後、
頂点Psに接する分割領域の中から所望の移動概略格子
集合が属する移動元分割領域Rd(s)、及び移動先分
割領域Rd(t)の2つの分割領域の指定を行なう。
(3202)。手続きを図34に示す。まず、頂点Ps
に接する分割領域を抽出する。抽出された分割領域が2
つ以上存在しない場合、移動元、もしくは移動先分割領
域を指定できないので、警告音、及び警告表示を出力
し、格子包囲矩形の頂点Psの指定に戻る。また、抽出
した分割領域が2つ以上ある場合、適当な2つの分割領
域をRd(s)、Rd(t)の候補として、分割領域境
界の強調表示を行なう。抽出された分割領域が3つ以上
存在し、かつ表示された候補が所望のものでない場合、
マウスボタンを一旦放し、同じ場所で再押下することで
次候補の2つの分割領域について強調表示を行なう。上
記手続きにより、移動元分割領域Rd(s)と移動先分
割領域Rd(t)を指定する。
【0065】図37(a)では、頂点3707上にマウ
スカーソル3708を置き、マウスボタンを押下するこ
とにより、格子包囲矩形3706の一頂点Psの指定が
行なわれ、頂点3707に接する3つの分割領域370
3、3704、及び3705の中から分割領域3703
と3705が移動元分割領域Rd(s)、移動先分割領
域Rd(t)の候補として強調表示されている。また、
同図(b)では、同図(a)と同じ状態で、マウスボタ
ンを再度押下することにより、移動元及び移動先分割領
域の別候補として、分割領域3703と3704が強調
表示されている。更に、頂点3707上でマウスボタン
を再押下することにより、所望の移動元及び移動先分割
領域として分割領域3704と3705が選択された様
子を同図(c)に示す。
【0066】次に、先に指定した頂点Psと格子包囲矩
形の対角をなす頂点Ptの指定を行なう(3203)。
手続きを図35に示す。先に頂点Psを指定した位置か
らマウスボタンを押下したまま、所望の頂点Ptの位置
までマウスカーソルを移動させ、マウスボタンを放す。
ここで、頂点Ps指定時と同様に、マウスボタンを放し
た位置で頂点Ptの特定検査を行なう。頂点Ptが特定
できなかった場合、頂点Psの指定に戻る。
【0067】図37(c)に、マウスボタンを押下した
まま、頂点3707から頂点3709までマウスカーソ
ル3708を移動させることにより、格子包囲矩形の頂
点Ptを指定したときの様子を示す。
【0068】更に、頂点Ps及びPtで指定される格子
包囲矩形に含まれる概略格子を移動元分割領域Rd
(s)から移動先分割領域Rd(t)へ移動させる(3
204)。手続きを図36に示す。まず、頂点Ps及び
Ptの座標から格子包囲矩形の範囲を求める。次に移動
元分割領域Rd(s)に対応した概略格子リストSd
(s,ks)の全ての概略格子G(o)について、格子
包囲矩形に含まれるか検査する。対象概略格子G(o)
が格子包囲矩形に含まれる場合、移動元分割領域Rd
(s)の概略格子リストSd(s,ks)からの削除を
行ない、また、移動先分割領域Rd(t)の概略格子リ
ストSd(t,kt)への追加を行なう。
【0069】上記処理により、分割領域の再構成を行な
った後、移動元分割領域Rd(s)及び移動先分割領域
Rd(t)の配線負荷Lwr(s)及びLwr(t)の
更新を行ない、更に分割領域表示処理2102にて分割
領域の再表示を行なう。
【0070】図37(d)に、格子包囲矩形3706及
び格子包囲矩形内の移動概略格子集合3710を示す。
また、同図(e)に概略格子集合3710を移動した後
の分割領域3704及び3705のグラフィックディス
プレイ表示例を示す。
【0071】上記配線負荷改善処理2001終了後、実
施例3同様に、並列詳細配線処理802を行なう。
【0072】(その5)実施例1に示されるような自動
配線処理において、本発明に係る配線領域分割処理の結
果得られる各分割領域の配線負荷から、自動配線率劣化
の原因である配線径路の局所集中を引き起こすネットを
抽出し、概略配線を再度施行する、概略配線径路の改善
処理の1例を示す。
【0073】本改善処理を含む自動配線処理の流れを図
38に示す。図38に示されるように、まず概略配線処
理801を行ない、ここで出力された概略配線径路情報
106を入力として、配線領域分割処理101を行な
う。そして、再配線ネット抽出処理3801において、
分割領域の配線負荷のばらつきが大きい場合、分割領域
情報110、及び分割領域内配線負荷2002から、再
配線ネット情報3802を得、再配線ネットについて再
度概略配線処理801を行なう。分割領域の配線負荷の
ばらつきが小さければ、並列詳細配線処理802に移
る。
【0074】次に、本実施例に係る再配線ネット抽出処
理3801の説明を行なう。本処理の流れを図39に示
す。まず、高負荷分割領域抽出処理3901において、
全体に対し配線負荷が高い分割領域(高負荷分割領域3
904)を抽出する。ここで、高負荷分割領域3904
が存在しなければ、再配線ネット抽出3901を終了
し、並列詳細配線処理802へ進む。高負荷分割領域3
904が存在する場合、再配線ネット探索処理3902
において、高負荷分割領域3904を通過する配線径路
を持つネットの中から再度概略配線を行なうべき再配線
ネット3802を抽出する。更に、配線禁止領域設定処
理3903において、再配線ネット3802について再
度概略配線処理を行なう際の配線禁止領域3803を設
定する。その後、再配線ネット3802について概略配
線処理801を行なう。
【0075】再配線ネット抽出処理3801の各処理に
ついて説明を行なう。また、図43に本処理の具体例を
示す。ここで、配線負荷は実施例1における数式1、
2、及び3によって算出されるものとする。
【0076】第1に、高負荷分割領域抽出処理3901
において以下の処理を行なう。
【0077】図40に示すように、まず、全ての分割領
域の配線負荷Lwr(j)の最小値Lwminを求め
る。次に、各分割領域Rd(j)について、その配線負
荷Lwr(j)と負荷最小値Lwminとの差と許容閾
値Lwthの比較を行なう。Lwr(j)とLwmin
との差がLwthより大きい場合、分割領域Rd(j)
を高負荷分割領域リストSrl(m)(図52の520
1)に追加する。
【0078】図43(b)に同図(a)における各分割
領域4301の配線負荷4303を示す。ここで、分割
領域の最小配線負荷Lminは、分割領域4305の5
である。許容閾値Lwth=2としたとき、配線負荷値
8を有する分割領域4304が高負荷分割領域として抽
出される。
【0079】第2に、再配線ネット探索処理3902に
おいて、高負荷分割領域リストSrl(m)に格納され
た各分割領域について、以下の処理を行なう。処理の流
れを図41に示す。
【0080】まず、高負荷分割領域Srl(m)の配線
負荷Lwr(Srl(m))と最小値Lwminと負荷
許容閾値Lwthの和との差ΔLwr(Srl(m))
を求め、数式1から配線数に換算する。この配線数をN
w(Srl(m))とする。
【0081】次に、概略配線径路が高負荷分割領域Sr
l(m)を通過し、かつ、全ての端子が分割領域Srl
(m)外に存在する配線ネット(以後、スルーネットと
呼ぶ)Wr(n)(図53の5301)を抽出し、概略
格子を単位として得られる配線長(以後、概略配線長と
呼ぶ)lr(n)(図53の5302)を算出する。更
に、分割領域Srl(m)を回避したときの最短配線径
路長(以後、代替径路長と呼ぶ)を求め、概略配線長l
r(n)との差(以後、冗長配線長と呼ぶ)Δlr
(n)(図53の5303)を求める。
【0082】更に、全てのスルーネットWr(n)の中
から冗長配線長の小さなNw(Srl(m))本の配線
ネットを再配線を行なうネットとして抽出し、再配線ネ
ットリストSrw(l)(図54)に格納する。
【0083】図43(c)に高負荷分割領域4304を
通過する配線径路を持つ配線ネット4306、430
7、及び4308を示す。これら3つの配線ネットの
内、4306は端子4311の一つが分割領域4304
の内部にあるので、スルーネットは、4307と430
8となる。配線ネット4307の代替径路は4309
と、また冗長配線長は2となり、同様に、配線ネット4
308の代替径路は4310に示され、冗長配線長は0
となる。ここで、再配線すべきネット数を1とすると、
冗長配線長の短い配線ネット4308が、再配線ネット
として抽出される(同図(d))。
【0084】最後に、配線禁止領域設定処理3903に
おいて、図42に示すように、高負荷分割領域リストS
rl(m)に登録されている分割領域について、その中
に含まれる概略格子を配線禁止領域Sgi(k)(図5
5)として登録する。
【0085】上記手続きによって、再配線ネットと配線
禁止領域を得、概略配線処理801に進む。
【0086】図43(e)に、高負荷分割領域4304
を禁止領域として、再配線ネット4308について再度
概略配線処理を行なったときの概略配線径路の1例43
12を示す。
【0087】
【発明の効果】配線領域を分割し、用意された各プロセ
ッサに一つ一つの分割領域を割り当てることを特徴とす
る、並列自動配線処理において、プロセッサの数に合わ
せて分割を行ない、また、各プロセッサへ与える配線負
荷量を均等化することから、配線処理性能の劣化を抑
え、更に、配線処理にかかる時間を短縮することが可能
となる。
【図面の簡単な説明】
【図1】本発明に係る自動配線処理の配線領域分割処理
の流れ、及び入出力情報を示す図である。
【図2】従来の領域分割型並列配線処理(1)の説明図
である。
【図3】従来の領域分割型並列配線処理(2)の説明図
である。
【図4】従来の領域分割型並列配線処理(3)の説明図
である。
【図5】配線領域上における配線問題因子の不均一分布
と、形状を等しく分割した配線領域上での配線問題規模
の不均一を示す図である。
【図6】一般の並列処理における問題細分化による並列
化効果向上の方法を示す図である。
【図7】本発明による配線負荷の均等化を目的とした領
域分割の様子を示す図である。
【図8】本発明にかかる配線領域分割処理を適用した自
動配線処理の流れを示す図である。
【図9】図8における自動配線処理の並列詳細配線処理
の流れを示す図である。
【図10】配線領域分割処理における種設定処理の流れ
を示す図である。
【図11】配線領域分割処理における概略格子統合処理
の流れを示す図である。
【図12】実施例1による配線領域分割処理の種設定処
理の様子を示す図である。
【図13】実施例1による配線領域分割処理の概略格子
統合処理の様子を示す図である。
【図14】実施例2の自動配線処理の配線領域分割処理
における概略格子統合処理の流れを示す図である。
【図15】図14の概略格子統合処理における各テーブ
ルの初期化処理の流れを示す図である。
【図16】図14の概略格子統合処理における概略格子
の並列統合処理の流れを示す図である。
【図17】図16に示される概略格子の並列統合処理に
おいて、分割領域に統合する概略格子を選択し、統合す
る処理の流れを示す図である。
【図18】実施例2を実施するための装置構成を示す図
である。
【図19】実施例2による概略格子統合処理の流れを示
す図である。
【図20】配線領域分割処理、及び配線負荷の対話型改
善処理を含む自動配線処理の流れを示す図である。
【図21】図20に示される配線負荷改善処理の流れを
示す図である。
【図22】図21に示される概略格子内配線負荷表示処
理の流れを示す図である。
【図23】図21に示される分割領域表示処理の流れを
示す図である。
【図24】図21に示される対話型配線負荷改善処理の
流れを示す図である。
【図25】図23の分割領域表示処理における分割領域
の境界線分リスト作成処理の流れを示す図である。
【図26】図24の対話型配線負荷改善処理における移
動概略格子の指定手続きを示す図である。
【図27】図24の対話型配線負荷改善処理における移
動先分割領域の指定手続きを示す図である。
【図28】実施例3による概略格子内配線負荷、及び分
割領域の表示例を示す図である。
【図29】実施例3における分割領域の境界線分リスト
の作成処理を示す図である。
【図30】実施例3による概略格子の分割領域間の移動
の様子を示す図である。
【図31】実施例3において分割領域間の移動を行なえ
ない概略格子の例、及び分割領域内概略格子のグラフ表
現を示す図である。
【図32】実施例4で示される、対話型配線負荷改善処
理の流れを示す図である。
【図33】図32における概略格子包囲矩形の指定開始
処理の流れを示す図である。
【図34】図32における移動元領域、及び移動先分割
領域の指定処理の流れを示す図である。
【図35】図32における概略格子包囲矩形の指定終了
処理の流れを示す図である。
【図36】図32における概略格子包囲矩形で指定され
た概略格子の分割領域間移動の処理の流れを示す図であ
る。
【図37】実施例4における対話型配線負荷改善処理の
流れを示す図である。
【図38】本発明にかかる配線領域分割処理の結果を用
いて概略配線径路の改善を行なう自動配線処理の流れを
示す図である。
【図39】図38に示される再配線ネット抽出処理の流
れを示す図である。
【図40】図39に示される高負荷分割領域抽出処理の
流れを示す図である。
【図41】図39に示される再配線ネット探索処理の流
れを示す図である。
【図42】図39に示される配線禁止領域設定処理の流
れを示す図である。
【図43】実施例5による再配線ネット抽出処理の様子
を示す図である。
【図44】詳細配線処理の問題規模を規定する数式であ
る。
【図45】概略格子に関するデータを格納するテーブル
の構造を示す図である。
【図46】分割領域に関するデータを格納するテーブル
の構造を示す図である。
【図47】分割領域を構成する概略格子を格納するリス
ト構造を示す図である。
【図48】分割領域への統合概略格子候補、及びそれら
に対する配線負荷増分を格納するテーブルの構造を示す
図である。
【図49】実施例2において用いられる分割領域の構成
概略格子を格納するリスト構造を示す図である。
【図50】分割領域の境界線分リストを管理するテーブ
ルの構造を示す図である。
【図51】分割領域の境界線分データのリストテーブル
の構造を示す図である。
【図52】高負荷分割領域に関するデータを格納するテ
ーブルの構造を示す図である。
【図53】スルーネットに関するデータを格納するテー
ブルの構造を示す図である。
【図54】再配線ネットを格納するテーブルの構造を示
す図である。
【図55】配線禁止領域データを格納するテーブルの構
造を示す図である。
【符号の説明】
101…配線領域分割処理、102…概略格子内負荷算
出処理、103…種設定処理、104…概略格子統合処
理、105…概略格子情報、106…概略配線径路情
報、107…配線負荷パラメータ、108…概略格子内
配線負荷情報、109…種情報、110…分割領域情
報、201,504,602,1801…プロセッサ、
202,301,401,501,1301,290
1,3701…配線領域、203,204,205,3
02,308,403,404,505,701,13
04,2903,3002,3003,3101,37
03〜3705,4301,4304,4305…分割
配線領域、206…配線径路、303,402,120
2,4306,4312…概略配線径路、304,12
01,1204,1205,1302,1307,19
02,2801,2902,3001,3702,43
02…概略格子、305,405…詳細配線径路、30
6,406…分割領域の境界上での配線ネット通過位
置、307…仮端子、502,4311…結線端子、5
03…配線禁止領域、601…問題空間、603…分割
された問題空間、604…問題因子、801…概略配線
処理、802…並列詳細配線処理、803…詳細配線径
路情報、901…境界端点決定処理、902…詳細配線
処理、903…領域境界端点情報、1203,2802
…概略格子内配線負荷、1206…種の候補、120
7,1303…種、1305…分割領域への統合概略格
子候補、1306…配線負荷増分、1401…並列概略
格子統合処理用データの初期化処理、1402…並列概
略格子統合処理、1601…分割領域に統合する概略格
子の決定処理、1802…ローカルメモリ、1803…
グローバルメモリ、1804…データ伝送路、1901
…統合方向係数、2001…配線負荷改善処理、200
2…分割領域内配線負荷情報、2101…概略格子内配
線負荷表示処理、2102…分割領域表示処理、210
3…対話型配線負荷改善処理、2301…分割領域の境
界線分リスト作成処理、2401…移動概略格子指定処
理、2402…移動先分割領域指定処理、2403…概
略格子内負荷凡例、2804…分割領域境界線、280
5…分割領域内配線負荷凡例、2904〜2906,3
102,3103…分割領域内概略格子、2907〜2
910…概略格子境界、2911〜2918…分割領域
座標、2919…分割領域の外接矩形、3004,37
10…移動概略格子、3005,3708…マウスカー
ソル、3104,3106…分割領域内概略格子に対応
したグラフの節、3105…分割領域内概略格子の隣接
関係に対応したグラフの枝、3201…格子包囲矩形の
指定開始処理、3202…移動元及び移動先分割領域指
定処理、3203…格子包囲矩形の指定終了処理、32
04…指定された概略格子の移動処理、3706…格子
包囲矩形、3707,3709…格子包囲矩形指定点、
3801…再配線ネット抽出処理、3802…再配線ネ
ット情報、3803…配線禁止領域情報、3901…高
負荷分割領域抽出処理、3902…再配線ネット探索処
理、3903…配線禁止領域設定処理、3904…高負
荷分割領域情報、4303…分割領域内配線負荷、43
07,4308…スルーネット、4309,4310…
代替径路、4501…概略格子名テーブル、4502…
概略格子内配線負荷テーブル、4503…所属分割領域
管理テーブル、4601…分割領域名テーブル、460
2…分割領域内配線負荷テーブル、4603…種テーブ
ル、4701…分割領域構成概略格子テーブル、480
1…分割領域への統合概略格子候補テーブル、4802
…統合概略格子候補の配線負荷増分テーブル、4901
…並列統合処理時の分割領域構成概略格子テーブル、5
001,5002…分割領域の境界線分リスト管理表テ
ーブル、5101,5102…分割領域の境界線分リス
トテーブル、5201…高負荷分割領域テーブル、52
02…削除配線数テーブル、5203…スルーネット管
理表テーブル、5301…スルーネットテーブル、53
02…概略配線長テーブル、5303…冗長配線長テー
ブル、5401…再配線ネットテーブル、5401…配
線禁止領域テーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白石 洋一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三木 良雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 福田 和幸 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】概略配線処理後、配線領域を小領域に分割
    し、複数のプロセッサが夫々、小領域の詳細配線処理を
    実行する並列自動配線処理において、詳細配線問題の規
    模を定式化及び算出する処理、及び概略格子の周囲に、
    該概略格子に隣接する概略格子の中から、統合時の詳細
    配線規模の増分が最小の概略格子を統合して詳細配線規
    模が小さい小領域を構築する処理を有し、小領域構築の
    中心となる概略格子をプロセッサ台数と同数設定し、詳
    細配線規模の上限値を設定し、該上限値を遵守して小領
    域を構築することを特徴とする並列レイアウトの負荷均
    等化方法。
  2. 【請求項2】請求項1記載の並列レイアウトの負荷均等
    化方法において、小領域構築の中心概略格子に他のプロ
    セスとの通信手段を備えたプロセスを割り当て、プロセ
    ス間の通信を行ない、各中心概略格子について、並列か
    つ協調的に小領域構築を行なうことを特徴とする並列レ
    イアウトの負荷均等化方法。
  3. 【請求項3】出力装置としてグラフィックディスプレイ
    を具備し、該グラフィックディスプレイ上に配線領域を
    表示し、通過する概略径路の本数を表す色または柄で概
    略格子を塗り潰す、または概略格子上に本数を表示する
    ことで、概略格子毎の概略径路の混雑状況を示し、請求
    項1、または2記載の概略格子統合方法により得られる
    小領域を、概略格子の境界線と異なる太さ、及び小領域
    の詳細配線問題の規模を表す色を持つ境界線で囲み、表
    示することを特徴とする並列レイアウトの負荷表示方
    法。
  4. 【請求項4】請求項3記載の並列レイアウトの負荷表示
    結果を用い、マウス、キーボードなどの入力装置を介
    し、小領域間を移動させる概略格子、及び移動先小領域
    を指定することにより、対話的に小領域の詳細配線規模
    の均等化改善処理を行なうことを特徴とする並列レイア
    ウトの負荷均等化方法。
JP5137239A 1993-06-08 1993-06-08 並列レイアウトの負荷均等化方法 Pending JPH06348784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5137239A JPH06348784A (ja) 1993-06-08 1993-06-08 並列レイアウトの負荷均等化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5137239A JPH06348784A (ja) 1993-06-08 1993-06-08 並列レイアウトの負荷均等化方法

Publications (1)

Publication Number Publication Date
JPH06348784A true JPH06348784A (ja) 1994-12-22

Family

ID=15194031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5137239A Pending JPH06348784A (ja) 1993-06-08 1993-06-08 並列レイアウトの負荷均等化方法

Country Status (1)

Country Link
JP (1) JPH06348784A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292933A (ja) * 1995-04-24 1996-11-05 Nec Corp フォールトトレラントシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08292933A (ja) * 1995-04-24 1996-11-05 Nec Corp フォールトトレラントシステム

Similar Documents

Publication Publication Date Title
JP4000198B2 (ja) 会話型回路設計装置
KR100399645B1 (ko) 집적 회로 레이아웃에서 다각형 표현 방법
US9262577B2 (en) Layout method and system for multi-patterning integrated circuits
US6510539B1 (en) System and method for physically modeling electronic modules wiring
US6574780B2 (en) Method and system for electronically modeling and estimating characteristics of a multi-layer integrated circuit chip carrier
US6378115B1 (en) LSI manufacturing method and recording medium for storing layout software
JP2543155B2 (ja) ブロック形状最適化方法
JP2000222453A (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
JPH06348784A (ja) 並列レイアウトの負荷均等化方法
US20080244495A1 (en) Method of determining wire pattern on board and board designed by the method
US20030014722A1 (en) Automatic layout design method of wirings in semiconductor integrated circuit
CN1722144B (zh) 设计和制造lsi的系统和方法以及电子束数据生成系统
US20030135837A1 (en) Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor
JPH06236419A (ja) 配線基板の部品配置検討装置
JP2921454B2 (ja) 集積回路の配線方法
JPH06274575A (ja) 有限要素法解析のためのメッシュモデル作成方式
JPH10294380A (ja) 階層的レイアウト方法及び記録媒体
JPH01220073A (ja) 設計支援方法及び設計支援装置
CN116882340A (zh) 一种自动生成环形振荡器版图的方法
JPH04291463A (ja) データ変換装置
JP2000148825A (ja) プリント基板設計における配線収容性の評価方法およびその評価方法をプログラムとして記録した記録媒体と装置
JPH07234889A (ja) 多角形領域の近似システム
JPH10254931A (ja) 仮想配線遅延計算装置及び仮想配線遅延計算方法
JPH08110917A (ja) Lsi配線方法
JPH09160936A (ja) フロアプラン方法