JPH09160936A - フロアプラン方法 - Google Patents

フロアプラン方法

Info

Publication number
JPH09160936A
JPH09160936A JP7322699A JP32269995A JPH09160936A JP H09160936 A JPH09160936 A JP H09160936A JP 7322699 A JP7322699 A JP 7322699A JP 32269995 A JP32269995 A JP 32269995A JP H09160936 A JPH09160936 A JP H09160936A
Authority
JP
Japan
Prior art keywords
groups
wiring
connection information
grouped
circuit connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7322699A
Other languages
English (en)
Inventor
Takayuki Daimatsu
隆之 大松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7322699A priority Critical patent/JPH09160936A/ja
Publication of JPH09160936A publication Critical patent/JPH09160936A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 集積回路のフロアプラン方法に関し、より配
線領域を少なくして回路の集積度を向上させる。 【解決手段】 ステップS1にて、集積回路から複数の
ブロック間の入出力配線数に関する回路接続情報を抽出
して、ステップS2にて配線関係の密接なものを優先し
てグループ化する。ステップS3では、グループどうし
の入出力配線数に関する回路接続情報を新たに取得し、
グループどうしを再度グループ化する。ステップS3を
繰り返して、全てのグループが一つにまとまれば、ステ
ップS5においてグループ間の階層関係を利用して各ブ
ロックの配置を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の設計に
際し、効率的な回路配置を行うためのフロアプラン方法
に関するものであり、より配線領域が少なくなるように
改善するものである。
【0002】
【従来の技術】近年、集積回路のフロアプラン方法は、
LSIの急激な大規模化、高集積化に伴い、CADを含
めた設計環境を効率化、充実させるために重要視されて
いる。
【0003】以下に従来のフロアプラン方法に説明す
る。図7に示すフローチャートは、集積回路の信号の流
れや機能で分けた回路の最小単位を示す各ブロックの入
力配線数及び出力配線数に関する回路接続情報をもと
に、自動的にレイアウトが作成されるフロアプラン方法
の一連の流れを示している。
【0004】図において、ステップS1は、フロアプラ
ンによって配置すべき集積回路の回路接続情報、すなわ
ちブロック間の入出力配線数を抽出するステップであ
る。ステップS2は、入力された回路接続情報から、各
ブロック間で配線関係が密接なブロックどうしを見つけ
だしてグループ化するステップである。このときのグル
ープ化は、配線数に注目して、配線関係の密接なものを
優先して一つの集合とするようにグループ化を行う。ま
たこのとき作成される複数のグループは、互いの面積が
できるだけ均等になるようにグループ化を行う。
【0005】ステップS3は、ステップS2でグループ
化したブロックをグループごとにレイアウト全体の面積
におさまるように配置することにより、各グループのレ
イアウト設計を行い、集積回路全体の詳細な配置をする
ステップである。
【0006】
【発明が解決しようとする課題】上記従来の方法におい
ては、ステップS2の段階では、配線関係が密なブロッ
クどうしをグループ化しているため、各グループ内では
回路接続情報に基づく配線関係が反映され、配線長が短
く配線領域の少ないものとなっている。
【0007】しかしながらS3のステップにおいて、グ
ループの配置を決定するときには、上述のようにグルー
プ間どうしでは配線数に関する回路接続情報は与えられ
ず、グループ間どうしでは配線関係が反映されない。こ
のためグループどうしで互いに密接な関係のあるもので
あっても、互いに隔たって配置されたり、あまり密接で
ないグループが近接して配置されたりするなど、結果と
して配線長が長くなって配線領域が広くなるという問題
があった。
【0008】
【課題を解決するための手段】この課題を解決するため
に本発明は、集積回路の信号の流れや機能で分けた回路
の最小単位を示す複数のブロックについて、それぞれの
相互間の入出力配線数を回路接続情報を取得する第1の
ステップと、入力された前記回路接続情報をもとに、配
線関係の密接なものどうしを一つにグループ化する第2
のステップと、作成された複数のグループ間の互いの配
線関係に関する新たな回路接続情報を取得して、配線関
係の密接なグループどうしを再びグループ化する第3の
ステップと、複数のグループが一つにグループ化される
まで、前記第3のステップにおけるグループ化を繰り返
し、階層的にグループ化をする第4のステップと、グル
ープ間の階層的な情報を利用して各グループのレイアウ
ト設計を行い配置を行う第5のステップとからなる。
【0009】これにより、グループ間どうしでも回路接
続情報を反映することにより、より配線領域の少ないフ
ロアプランを実現することを目的とする。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、集積回路の信号の流れや機能で分けた回路の最小単
位を示す複数のブロックについて、それぞれの相互間の
入出力配線数を回路接続情報を取得する第1のステップ
と、入力された前記回路接続情報をもとに、配線関係の
密接なものどうしを一つにグループ化する第2のステッ
プと、作成された複数のグループ間の互いの配線関係に
関する新たな回路接続情報を取得して、配線関係の密接
なグループどうしを再びグループ化する第3のステップ
と、複数のグループが一つにグループ化されるまで、前
記第3のステップにおけるグループ化を繰り返し、階層
的にグループ化をする第4のステップと、グループ間の
階層的な情報を利用して各グループのレイアウト設計を
行い配置を行う第5のステップとからなるフロアプラン
にあり、ブロックをグループ化したものを更にその配線
関係に基づき階層的に再グループ化するため、配置を決
定するときにグループ間でも配線関係を反映することが
可能となり、配線領域をより少なくすることができると
いう作用を有する。
【0011】以下に、本発明の請求項1に記載された発
明の実施の形態について、図面を参照して説明する。図
1は、本発明の一実施の形態におけるフロアプラン方法
を示すフローチャートであり、従来のフロアプラン方法
と大きく異なるのは、グループ化を行うステップを複数
回繰り返して行い、グループ化されたものどうしを、さ
らに階層的にグループ化するようにしている点である。
【0012】図1において、ステップS1は、各ブロッ
クについて、入力配線数と出力配線数とに関する情報、
すなわち回路接続情報を抽出するステップである。この
ときの回路接続情報は、図2に示すように、各ブロック
ごとに、他の全てのブロックに対する入出力配線数およ
びその合計に関するデータを抽出する。
【0013】ステップS2では、ステップS1で得た各
ブロックの配線数の関係から各ブロック間で配線関係が
密接なブロックどうしを見つけだしてグループ化するス
テップである。これにより、まず階層のうち最下位のグ
ループを作成する。
【0014】このときのステップS2のグループ化の例
を図3を用いて説明する。まずブロック1に注目する
と、ブロック2だけに8本の出力配線があるので、ブロ
ック1とブロック2をグループAとしてグループ化す
る。
【0015】次に例えばブロックNに注目して、ブロッ
クNは、すでにグループ化されたグループAのブロック
2から10本の入力配線があり、これ以外にもブロック
3から8本の入力配線が、ブロック4からは2本の入力
配線がある。入力配線数だけを考慮してグループ化を行
えば、ブロックNはグループAとグループ化されること
となる。
【0016】しかしここでは各グループの面積が均等に
なるようにするため、配線密度(配線密度=配線数/ブ
ロック数)を算出してグループ化する。すなわちブロッ
クNとグループAとの配線密度は5となり、ブロックN
とブロック3との配線密度は8となるため、ブロック3
とブロックNとをグループBとしてブロック化する。
【0017】以下同様にして、すべてのブロックに対し
てグループ化をおこないすべてのブロックがどこかのグ
ループに属するとなるまでグループ化する。ここまで
は、従来のフロアプラン方法と同様のグループ化とな
る。
【0018】次にステップS3は、ステップS2でグル
ープ化されたものを再びグループ化するステップであ
り、上述のグループA、グループB、グループC、……
……、グループNを再びグループ化する。このときのグ
ループ化の規則は、上述のステップS2において作成さ
れた各グループ間の回路接続情報を新たに取得する。そ
して上述ブロックのグループ化と同様に、グループ間で
配線関係が密接なグループどうしを見つけだして配線関
係の密接なものを優先して一つの集合にするようにグル
ープ化する。
【0019】すなわち図4に示すように、各グループ間
どうしで入出力配線数およびその合計を示す回路接続情
報をさらに抽出する。そして図5に示すように、グルー
プBに注目するとグループAから10本の入力配線があ
り、グループCからも10本の入力配線がある。このと
きも上述のように配線密度を算出すると、グループAと
の配線密度は5となり、グループCとの配線密度は3に
なるため、配線密度の高いグループAとグループBとを
さらにグループ化する。同様にしてグループどうしのグ
ループ化を行う。
【0020】次に、ステップS4は、ステップS3にお
いてすべてが一つのグループにグループ化されたかどう
かを判断するステップであり、未だ複数のグループが存
在するならば、再びステップS3を繰り返す。ステップ
S3において、グループどうしを再びグループ化する手
順は、上述のステップS3での手順に従う。すなわち、
グループ間どうしの新たな回路接続情報をさらに取得作
成して、密接度の高いものを優先してグループ化を行
う。
【0021】このようにステップS3及びステップS4
のループによって、図6に示すように最初にグループ化
された最下位の各グループ62は、ツリー状に階層化さ
れ、やがて一つのグループにまとまる。そしてステップ
S5において、レイアウト全体の面積を考慮しながら配
置をおこない、ツリー状に階層化されたグループ間の情
報を用いて、互いに密接な関係のあるグループどうしを
近くに配置する。このように回路接続情報がグループ間
で反映されるため、各ブロックの配置を行ったときに、
配線領域、すなわち配線パターンの面積が格段に少なく
なる。
【0022】
【発明の効果】以上のように、本発明は、集積回路から
複数のブロック間の回路接続情報を抽出し、配線関係の
密接なブロックを優先してグループ化し、さらにこのグ
ループどうしを配線関係の密接度を優先してさらに階層
的にグループ化していくものである。このため配線関係
がより一段と反映されるので、配線領域の少ないフロア
プランを実現することができ、集積回路の集積度をより
向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるフロアプラン方法
を示すフローチャート
【図2】同方法における回路接続情報を示す説明図
【図3】同方法におけるグループ化の一ステップを示す
説明図
【図4】同方法における回路接続情報を示す説明図
【図5】同方法におけるグループ化の一ステップを示す
説明図
【図6】同方法のグループ化の概念を示す説明図
【図7】従来のフロアプラン方法を示すフローチャート

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】集積回路の信号の流れや機能で分けた回路
    の最小単位を示す複数のブロックについて、それぞれの
    相互間の入出力配線数を回路接続情報を取得する第1の
    ステップと、 入力された前記回路接続情報をもとに、配線関係の密接
    なものどうしを一つにグループ化する第2のステップ
    と、 作成された複数のグループ間の互いの配線関係に関する
    新たな回路接続情報を取得して、配線関係の密接なグル
    ープどうしを再びグループ化する第3のステップと、 複数のグループが一つにグループ化されるまで、前記第
    3のステップにおけるグループ化を繰り返し、階層的に
    グループ化をする第4のステップと、 グループ間の階層的な情報を利用して各グループのレイ
    アウト設計を行い配置を行う第5のステップとからなる
    フロアプラン方法。
JP7322699A 1995-12-12 1995-12-12 フロアプラン方法 Pending JPH09160936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7322699A JPH09160936A (ja) 1995-12-12 1995-12-12 フロアプラン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7322699A JPH09160936A (ja) 1995-12-12 1995-12-12 フロアプラン方法

Publications (1)

Publication Number Publication Date
JPH09160936A true JPH09160936A (ja) 1997-06-20

Family

ID=18146636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7322699A Pending JPH09160936A (ja) 1995-12-12 1995-12-12 フロアプラン方法

Country Status (1)

Country Link
JP (1) JPH09160936A (ja)

Similar Documents

Publication Publication Date Title
US5838583A (en) Optimized placement and routing of datapaths
US6763512B2 (en) Detailed method for routing connections using tile expansion techniques and associated methods for designing and manufacturing VLSI circuits
JP2654353B2 (ja) イメージをデータ・モデルに再構成する方法
US5920486A (en) Parameterized cells for generating dense layouts of VLSI circuits
US4377849A (en) Macro assembler process for automated circuit design
US5239465A (en) Method and system for layout design of integrated circuits with a data transferring flow
US5930499A (en) Method for mixed placement of structured and non-structured circuit elements
US20010018759A1 (en) Method and apparatus for parallel simultaneous global and detail routing
WO1991006061A1 (en) Improved routing system and method for integrated circuits
US5909376A (en) Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles"
JP2003016131A (ja) 相互接続の方法と装置
JP2002527827A (ja) ディジタル処理装置
US6086625A (en) Method and apparatus for designing a circuit by describing logic design information with a hardware description language
WO1998037501A2 (en) Parallel processor implementation of net routing
US6615401B1 (en) Blocked net buffer insertion
US20060190890A1 (en) Cell instance generating method
JPH09160936A (ja) フロアプラン方法
CN115017861A (zh) 一种pcb自动布线的方法、装置、设备及可读介质
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
Mani et al. Using genetic algorithm for slicing floorplan area optimization in circuit design
Thaik et al. A new global router using zero-one integer linear programming techniques for sea-of-gates and custom logic arrays
Karatsu et al. An integrated design automation system for VLSI circuits
JPH06209043A (ja) ディジタルlsi設計における自動配置方法およびその装置
JP3084255B2 (ja) Lsiレイアウト設計方法
JP3512757B2 (ja) レイアウト設計における最適化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040506

A131 Notification of reasons for refusal

Effective date: 20060418

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060619

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20061003

Free format text: JAPANESE INTERMEDIATE CODE: A02