JPH06342965A - Ceramic circuit board and manufacture thereof - Google Patents
Ceramic circuit board and manufacture thereofInfo
- Publication number
- JPH06342965A JPH06342965A JP15446093A JP15446093A JPH06342965A JP H06342965 A JPH06342965 A JP H06342965A JP 15446093 A JP15446093 A JP 15446093A JP 15446093 A JP15446093 A JP 15446093A JP H06342965 A JPH06342965 A JP H06342965A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- particle size
- plating film
- ceramic
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，民生用やコンピュータ
用等の電子工業に用いられるセラミックス回路基板及び
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board used in the electronic industry such as consumer products and computers, and a method for manufacturing the same.
【０００２】[0002]
【従来技術】セラミックス基板は，その表面にチップ部
品やＩＣチップ等の電子部品を搭載して，セラミックス
回路基板として用いられている。上記セラミックス回路
基板には，電子部品の電気信号伝達路を確保するため
に，導体回路が形成されている。上記導体回路に用いら
れる導体としては，表１に示すごとく，金（Ａｕ），銀
（Ａｇ），銀／パラジウム（Ａｇ／Ｐｄ），銅（Ｃｕ）
等がある。その中で，導体としては，従来，導通抵抗，
耐半田性，耐マイグレーション性に優れた銅導体が一般
に用いられてきた。2. Description of the Related Art A ceramic substrate is used as a ceramic circuit substrate by mounting electronic components such as chip components and IC chips on its surface. Conductor circuits are formed on the ceramic circuit board in order to secure electric signal transmission paths for electronic components. As shown in Table 1, the conductors used in the conductor circuit are gold (Au), silver (Ag), silver / palladium (Ag / Pd), copper (Cu).
Etc. Among them, as the conductor, the conventional one is conduction resistance,
Copper conductors with excellent solder resistance and migration resistance have been commonly used.
【０００３】[0003]
【表１】 [Table 1]
【０００４】[0004]
【解決しようとする課題】しかしながら，銅導体は，耐
酸化性に問題があり，電子部品実装の際に，銅が酸化し
てしまい，半田ぬれ性が悪くなってしまう。そこで，銅
導体の上に，Ｎｉ−Ａｕメッキを施すことが行われてい
る。これにより，耐酸化性が改善されるが，その一方
で，メッキの際に，銅導体とセラミックとを接合してい
る導体中のガラスフリットが溶解し，銅導体の強度が劣
化するという問題がある。本発明はかかる従来の問題点
に鑑み，半田ぬれ性，接着強度，及び耐熱性に優れた導
体回路を有する，セラミックス回路基板及びその製造方
法を提供しようとするものである。[Problems to be Solved] However, the copper conductor has a problem in oxidation resistance, and when the electronic component is mounted, the copper is oxidized and the solder wettability is deteriorated. Therefore, Ni-Au plating is performed on the copper conductor. This improves the oxidation resistance, but on the other hand, during plating, the glass frit in the conductor joining the copper conductor and the ceramic melts, and the strength of the copper conductor deteriorates. is there. In view of the above conventional problems, the present invention aims to provide a ceramics circuit board having a conductor circuit excellent in solder wettability, adhesive strength, and heat resistance, and a method for manufacturing the same.
【０００５】[0005]
【課題の解決手段】本発明は，セラミックス基板の表面
に導体回路を有するセラミックス回路基板であって，上
記導体回路は，ニッケルメッキ膜及び金メッキ膜により
表面を被覆された銅層よりなり，上記銅層は，粒径０．
５〜１０μｍの銅粉１００重量部（以下，部という。）
と，粒径０．０１〜１０μｍの酸化銅粉０．１〜１０．
０部と，粒径０．５〜１０μｍのガラスフリット３〜１
０部とよりなる銅ペーストを焼成したものであり，かつ
上記ガラスフリットは，４０〜７０重量％（以下，％と
いう。）のＰｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％
のＢ2 Ｏ3 ，及び２０％以下のＲＯからなり，上記ニッ
ケルメッキ膜の膜厚は０．５〜５μｍであって，上記金
メッキ膜の膜厚は０．０５μｍ以上であることを特徴と
するセラミックス回路基板にある。The present invention is a ceramic circuit board having a conductor circuit on the surface of a ceramic substrate, wherein the conductor circuit comprises a copper layer whose surface is coated with a nickel plating film and a gold plating film. The layer has a grain size of 0.
100 parts by weight of copper powder of 5 to 10 μm (hereinafter referred to as “part”)
And copper oxide powder having a particle size of 0.01 to 10 μm 0.1 to 10.
0 parts and glass frit 3-1 with a particle size of 0.5-10 μm
The glass frit is 40 to 70% by weight (hereinafter referred to as%) PbO, 5 to 20% SiO 2 , 5 to 40%.
Of B 2 O 3 and 20% or less of RO, the thickness of the nickel plating film is 0.5 to 5 μm, and the thickness of the gold plating film is 0.05 μm or more. It is on a ceramic circuit board.
【０００６】本発明において，上記銅層は，銅粉，酸化
銅粉，及びガラスフリットからなる銅ペーストを焼成し
て形成されたものである。上記ニッケルメッキ膜の膜厚
は，０．５〜５．０μｍである。０．５μｍ未満の場合
には，導体回路の上に半田を塗布する場合，半田成分の
導体回路中への浸入を防止することができず，導体回路
の接着強度が劣化する。特に，１５０℃における高温保
管試験後の強度が劣化してしまう。一方，５．０μｍを
越える場合には，耐熱性試験時にフクレが生じてしま
う。In the present invention, the copper layer is formed by firing a copper paste composed of copper powder, copper oxide powder, and glass frit. The nickel plating film has a thickness of 0.5 to 5.0 μm. When the thickness is less than 0.5 μm, when the solder is applied on the conductor circuit, it is not possible to prevent the penetration of the solder component into the conductor circuit, and the adhesive strength of the conductor circuit deteriorates. In particular, the strength after the high temperature storage test at 150 ° C deteriorates. On the other hand, if it exceeds 5.0 μm, blistering occurs during the heat resistance test.
【０００７】上記金メッキ膜の膜厚は，０．０５μｍ以
上である。０．０５μｍ未満の場合には，導体回路の耐
酸化性が弱くなる。上記セラミックス基板は，セラミッ
クス材料をシート状に成形し，焼成したものである。セ
ラミックス材料としては，１０００℃以下の温度で焼結
する，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラ
ス，アルミナ等の低温焼結材料を用いることができる。The thickness of the gold plating film is 0.05 μm or more. If the thickness is less than 0.05 μm, the oxidation resistance of the conductor circuit becomes weak. The ceramic substrate is a ceramic material formed into a sheet and fired. As the ceramic material, a low temperature sintering material such as CaO—Al 2 O 3 —SiO 2 —B 2 O 3 based glass or alumina which is sintered at a temperature of 1000 ° C. or less can be used.
【０００８】次に，上記セラミックス回路基板を製造す
る方法としては，セラミックス基板の表面に，銅ペース
トを印刷し，焼成して銅層を形成し，次いで該銅層の表
面に無電解Ｎｉメッキを施してニッケルメッキ膜を形成
し，更に該ニッケルメッキ膜の表面に無電解Ａｕメッキ
を施して金メッキ膜を形成することにより導体回路を形
成するセラミックス回路基板の製造方法であって，上記
銅ペーストは，粒径０．５〜１０μｍの銅粉１００部
と，粒径０．０１〜１０μｍの酸化銅粉０．１〜１０．
０部と，粒径０．５〜１０μｍのガラスフリット３〜１
０部とよりなり，かつ上記ガラスフリットは，４０〜７
０％のＰｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％のＢ
2 Ｏ3 ，及び２０％以下のＲＯからなり，上記ニッケル
メッキ膜の膜厚は０．５〜５．０μｍであり，金メッキ
膜の膜厚は０．０５μｍ以上であることを特徴とするセ
ラミックス回路基板の製造方法がある。Next, as a method of manufacturing the ceramic circuit board, a copper paste is printed on the surface of the ceramic board and baked to form a copper layer, and then electroless Ni plating is applied to the surface of the copper layer. A method for manufacturing a ceramics circuit board, comprising: forming a nickel plating film to form a conductor circuit by electroless Au plating on a surface of the nickel plating film to form a gold plating film; , 100 parts of copper powder having a particle diameter of 0.5 to 10 μm, and copper oxide powder having a particle diameter of 0.01 to 10 μm 0.1 to 10.
0 parts and glass frit 3-1 with a particle size of 0.5-10 μm
0 part and the glass frit is 40 to 7
0% PbO, 5-20% SiO 2 , 5-40% B
A ceramic circuit comprising 2 O 3 and 20% or less RO, the nickel plating film having a thickness of 0.5 to 5.0 μm, and the gold plating film having a thickness of 0.05 μm or more. There is a method of manufacturing a substrate.
【０００９】上記銅ペーストは，銅粉，酸化銅粉，及び
ガラスフリットからなる。酸化銅粉は，銅層とセラミッ
クス基板との接合性に必須のものである。酸化銅粉は，
銅ペースト中に，銅粉１００部に対して，０．１〜１
０．０部含まれている。１０．０部を越える場合には，
銅の焼結が抑制され，緻密な構造を有する銅層が得られ
ない。０．１部未満の場合には，銅層とセラミックス基
板との接着強度が低下する。The copper paste comprises copper powder, copper oxide powder, and glass frit. Copper oxide powder is essential for the bondability between the copper layer and the ceramic substrate. Copper oxide powder is
0.1 to 1 for 100 parts of copper powder in copper paste
0.0 part is included. If it exceeds 10.0 copies,
Sintering of copper is suppressed, and a copper layer having a dense structure cannot be obtained. If the amount is less than 0.1 part, the adhesive strength between the copper layer and the ceramic substrate is lowered.
【００１０】ガラスフリットは，銅層とセラミックス基
板との接合に重要な役割を果たすものである。ガラスフ
リットは，銅ペースト中に，銅粉１００部に対して，３
〜１０部含まれている。３部未満の場合には，銅層の接
着強度が劣化する。一方，１０部を越える場合には，導
通抵抗が高すぎ，またメッキができなくなる。The glass frit plays an important role in joining the copper layer and the ceramic substrate. Glass frit has 3 parts per 100 parts of copper powder in copper paste.
-10 copies are included. If it is less than 3 parts, the adhesive strength of the copper layer deteriorates. On the other hand, if it exceeds 10 parts, the conduction resistance is too high and plating cannot be performed.
【００１１】また，本発明においては，特に銅層を形成
した後に無電解ニッケルメッキ及び無電解金メッキが施
される。そのため，ガラスフリットには，耐水性，耐酸
性，及び耐アルカリ性が要求される。以下の示す組成を
有するガラスフリットは，上記要望を満たすものであ
る。即ち，ガラスフリットの組成は，４０〜７０％のＰ
ｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％のＢ2 Ｏ3 ，
及び２０％以下のＲＯからなる。該ＲＯとしては，ガラ
スフリットとＣｕとのぬれ性を良くする目的のため，Ｃ
ｄＯ，ＣｕＯ，又はＺｎＯ等の金属酸化物を用いること
が好ましい。Further, in the present invention, electroless nickel plating and electroless gold plating are performed after forming the copper layer. Therefore, the glass frit is required to have water resistance, acid resistance, and alkali resistance. The glass frit having the following composition satisfies the above demands. That is, the composition of the glass frit is 40-70% P
bO, 5 to 20% SiO 2 , 5 to 40% B 2 O 3 ,
And less than 20% RO. The RO is C for the purpose of improving the wettability between the glass frit and Cu.
It is preferable to use a metal oxide such as dO, CuO, or ZnO.
【００１２】次に，銅粉の粒径は，０．５〜１０μｍで
ある。銅粉の粒径は，焼成後の銅導体の膜構造に影響
し，１０μｍを越える場合には緻密な構造を有する膜が
得られない。一方，０．５μｍ未満の場合には導体ペー
スト中に銅粉を均一に混合することが困難となる。Next, the particle size of the copper powder is 0.5 to 10 μm. The particle size of the copper powder affects the film structure of the copper conductor after firing, and if it exceeds 10 μm, a film having a dense structure cannot be obtained. On the other hand, if it is less than 0.5 μm, it becomes difficult to uniformly mix the copper powder in the conductor paste.
【００１３】また，酸化銅粉の粒径は，０．０１〜１０
μｍである。０．０１μｍ未満，或いは１０μｍを超え
る場合には，銅ペーストの印刷性が悪くなる。また，ガ
ラスフリットの粒径は，０．５〜１０μｍである。０．
５μｍ未満，或いは１０μｍを超える場合には，銅ペー
ストの印刷性が悪くなる。The particle size of the copper oxide powder is 0.01-10.
μm. If it is less than 0.01 μm or more than 10 μm, the printability of the copper paste is deteriorated. The particle size of the glass frit is 0.5 to 10 μm. 0.
When it is less than 5 μm or more than 10 μm, the printability of the copper paste is deteriorated.
【００１４】上記銅ペーストは，上記銅粉，酸化銅粉，
ガラスフリットとともに，エチルセルロース，メタクリ
ル樹脂等の有機バインダー，及びテレピネオール等の有
機溶剤等と混合し，ペースト状にしたものである。上記
銅ペーストを，セラミックス基板の表面にスクリーン印
刷等にて所望の形状に印刷し，約７００〜９００℃のＮ
2 雰囲気中で焼成することにより，銅層を形成する。The above-mentioned copper paste is the above-mentioned copper powder, copper oxide powder,
Along with the glass frit, an organic binder such as ethyl cellulose and methacrylic resin and an organic solvent such as terpineol are mixed to form a paste. The copper paste is printed in a desired shape on the surface of the ceramic substrate by screen printing or the like, and the N of about 700 to 900 ° C.
2 Form a copper layer by firing in an atmosphere.
【００１５】上記銅層の表面には，無電解Ｎｉメッキに
より，膜厚０．５〜５μｍのニッケルメッキ膜が形成さ
れる。該ニッケルメッキ膜の表面には，無電解Ａｕメッ
キにより，膜厚０．０５μｍ以上の金メッキ膜が形成さ
れる。これにより，銅層，ニッケルメッキ膜，及び金メ
ッキ膜よりなる導体回路が形成される。On the surface of the copper layer, a nickel plating film having a film thickness of 0.5 to 5 μm is formed by electroless Ni plating. On the surface of the nickel plating film, a gold plating film having a thickness of 0.05 μm or more is formed by electroless Au plating. As a result, a conductor circuit including a copper layer, a nickel plating film, and a gold plating film is formed.
【００１６】[0016]
【作用及び効果】本発明のセラミックス回路基板におい
ては，セラミックス基板の表面に，銅層，ニッケルメッ
キ膜，及び金メッキ膜よりなる導体回路を形成してい
る。上記銅層は，銅ペーストを焼成したものである。銅
ペーストは，粒径０．５〜１０μｍの銅粉を含むため，
焼成後に，緻密な膜構造を有する銅層を形成することが
できる。また，銅ペーストは，上記の酸化銅粉を含むた
め，銅とセラミックとの接合性，及び銅とガラスフリッ
トとのぬれ性に優れた銅層を形成することができる。In the ceramic circuit board of the present invention, a conductor circuit made of a copper layer, a nickel plated film, and a gold plated film is formed on the surface of the ceramic substrate. The copper layer is obtained by firing copper paste. Since the copper paste contains copper powder with a particle size of 0.5 to 10 μm,
After firing, a copper layer having a dense film structure can be formed. Further, since the copper paste contains the above-mentioned copper oxide powder, it is possible to form a copper layer having excellent bonding properties between copper and ceramics and wettability between copper and glass frit.
【００１７】また，銅ペーストは，上記した組成のガラ
スフリットを含むため，メッキ時に溶解しにくい銅層を
形成することができる。また，銅ペーストには，上記の
組成比で，銅粉，酸化銅粉，及びガラスフリットを含有
しているため，これら各種の特性を最大限に発揮させる
ことができ，優れた銅層を形成することができる。Further, since the copper paste contains the glass frit having the above composition, it is possible to form a copper layer which is difficult to dissolve during plating. In addition, since the copper paste contains copper powder, copper oxide powder, and glass frit in the above composition ratio, it is possible to maximize these various characteristics and form an excellent copper layer. can do.
【００１８】更に，銅層の表面にはニッケルメッキ膜及
び金メッキ膜により被覆されている。そのため，半田成
分が浸入することがなく，また，耐熱性にも優れた導体
回路を形成することができる。また，上記製造方法によ
れば，前記したごとく優れたセラミックス回路基板を容
易に製造することができる。従って，本発明によれば，
半田ぬれ性，接着強度，及び耐熱性に優れた導体回路を
有する，セラミックス回路基板及びその製造方法を提供
することができる。Further, the surface of the copper layer is coated with a nickel plating film and a gold plating film. Therefore, it is possible to form a conductor circuit in which the solder component does not enter and which has excellent heat resistance. Further, according to the above manufacturing method, the excellent ceramic circuit board as described above can be easily manufactured. Therefore, according to the present invention,
It is possible to provide a ceramic circuit board having a conductor circuit excellent in solder wettability, adhesive strength, and heat resistance, and a method for manufacturing the same.
【００１９】[0019]
実施例１ 本発明にかかるセラミックス回路基板について，図１を
用いて説明する。本例のセラミックス回路基板１は，セ
ラミックス基板２の表面に，導体回路１０を有する。導
体回路１０は，ニッケルメッキ膜１２及び金メッキ膜１
３により表面を被覆された銅層１１により形成されてい
る。ニッケルメッキ膜１２の膜厚は０．５〜５．０μｍ
である。金メッキ膜１３の膜厚は０．０５μｍ以上であ
る。Example 1 A ceramic circuit board according to the present invention will be described with reference to FIG. The ceramic circuit board 1 of this example has a conductor circuit 10 on the surface of the ceramic substrate 2. The conductor circuit 10 includes a nickel plating film 12 and a gold plating film 1.
It is formed of a copper layer 11 whose surface is covered with 3. The thickness of the nickel plating film 12 is 0.5 to 5.0 μm
Is. The thickness of the gold plating film 13 is 0.05 μm or more.
【００２０】次に，上記セラミックス回路基板の製造方
法について説明する。まず，Ａｌ2 Ｏ3 ─ＣａＯ─Ｂ2
Ｏ3 −ＳｉＯ2 系ガラス（アルミノカルシアホウケイ酸
ガラス）６０％とＡｌ2 Ｏ3 （アルミナ）４０％とを混
合してなるセラミックス材料に，バインダー，可塑剤，
溶剤を加えて混合し，これをシート状に成形し，焼成し
て，セラミックス基板を得た。Next, a method of manufacturing the ceramic circuit board will be described. First, Al 2 O 3 --CaO--B 2
A ceramic material obtained by mixing 60% of O 3 —SiO 2 glass (aluminocalcia borosilicate glass) and 40% of Al 2 O 3 (alumina), a binder, a plasticizer,
A solvent was added and mixed, and this was molded into a sheet and fired to obtain a ceramic substrate.
【００２１】一方，平均粒径２μｍの銅粉１００部と，
平均粒径０．５μｍの酸化銅粉０．１〜１０．０部と，
平均粒径０．５〜１０μｍのガラスフリット３〜１０部
とよりなるセラミックス材料に，メタクリル樹脂とテレ
ピネオールとを加えて，三本ロールにて混練し，銅ペー
ストを得た。上記ガラスフリットは，４０〜７０％のＰ
ｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％のＢ2 Ｏ3 ，
及び２０％以下のＲＯからなる。ＲＯとしては，Ｃｄ
Ｏ，ＣｕＯ，又はＺｎＯを用いた。On the other hand, 100 parts of copper powder having an average particle size of 2 μm,
0.1 to 10.0 parts of copper oxide powder having an average particle size of 0.5 μm,
A methacrylic resin and terpineol were added to a ceramic material composed of 3 to 10 parts of a glass frit having an average particle size of 0.5 to 10 μm, and the mixture was kneaded with a three-roll to obtain a copper paste. The glass frit has a P content of 40 to 70%.
bO, 5 to 20% SiO 2 , 5 to 40% B 2 O 3 ,
And less than 20% RO. As RO, Cd
O, CuO, or ZnO was used.
【００２２】次いで，セラミックス基板の表面に，スク
リーン印刷により銅ペーストを印刷し，Ｎ2 雰囲気中，
９００℃にて焼成して，銅層を形成した。次いで，上記
銅層の表面に無電解Ｎｉメッキを施して，膜厚０．５〜
５．０μｍのニッケルメッキ膜を形成した。次いで，上
記ニッケルメッキ膜の表面に，無電解Ａｕメッキを施し
て，膜厚０．０５μｍ以上の金メッキ膜を形成すること
により導体回路を形成した。これにより，上記セラミッ
クス回路基板を得た。Then, a copper paste is printed on the surface of the ceramic substrate by screen printing, and in a N 2 atmosphere,
It baked at 900 degreeC and formed the copper layer. Then, electroless Ni plating is applied to the surface of the copper layer to form a film having a thickness of 0.5 to
A 5.0 μm nickel plating film was formed. Next, electroless Au plating was applied to the surface of the nickel plating film to form a gold plating film having a thickness of 0.05 μm or more, thereby forming a conductor circuit. As a result, the above ceramic circuit board was obtained.
【００２３】実施例２ 本例においては，導体回路の半田ぬれ性，耐熱性，接着
強度，及びメッキ膜フクレについて測定した。測定に当
たって，表２，３に示すごとく，銅層の組成，ニッケル
メッキ膜及び金メッキ膜の膜厚を種々に変えた導体回路
を，セラミックス基板の表面に形成し（試料１〜９，Ｃ
１〜Ｃ４），測定に供した。試料１〜９は，本発明にか
かるセラミックス回路基板である。一方，試料Ｃ１〜Ｃ
４は，比較例としてのセラミックス回路基板である。Example 2 In this example, the solder wettability, heat resistance, adhesive strength, and plating film blistering of a conductor circuit were measured. In the measurement, as shown in Tables 2 and 3, a conductor circuit in which the composition of the copper layer and the film thicknesses of the nickel plating film and the gold plating film were variously formed was formed on the surface of the ceramic substrate (Samples 1 to 9 and C).
1 to C4), and subjected to measurement. Samples 1 to 9 are ceramic circuit boards according to the present invention. On the other hand, samples C1 to C
4 is a ceramic circuit board as a comparative example.
【００２４】表２は，銅ペースト中に含まれる各種ガラ
スフリットの組成を示す。表３は，各種導体回路につい
ての，銅ペーストの組成，焼成温度，ニッケルメッキ膜
及び金メッキ膜の膜厚を示す。各種銅ペーストには，表
２に示すガラスフリットが含まれている。試料１〜８，
Ｃ１〜Ｃ４では，実施例１と同様のセラミックス基板を
用いた。試料９では，９６％のアルミナ（Ａｌ2 Ｏ3 ）
と，４％のＭｇＯ−ＳｉＯ2 −ＣａＯ系ガラスからなる
セラミックス基板を用いた。Table 2 shows the composition of various glass frits contained in the copper paste. Table 3 shows the composition of the copper paste, the firing temperature, and the film thicknesses of the nickel plating film and the gold plating film for various conductor circuits. Various copper pastes contain the glass frit shown in Table 2. Samples 1-8,
In C1 to C4, the same ceramic substrate as in Example 1 was used. In sample 9, 96% alumina (Al 2 O 3 )
And a ceramic substrate made of 4% MgO—SiO 2 —CaO based glass was used.
【００２５】上記測定方法について説明する。 （１）半田ぬれ性；２５０℃±５℃の共晶Ｓｎ／Ｐｂ半
田中に５秒間，導体回路を浸漬し，上記半田が９５％以
上付着しているものを「○」とし，９５％未満の場合を
「×」とした。 （２）耐熱性；導体回路を３００℃±５℃，１０秒間加
熱後，２５０℃±５℃の共晶Ｓｎ／Ｐｂ半田中に５秒間
浸漬し，上記半田が８５％以上付着しているものを
「○」とし，８５％未満の場合を「×」とした。The above measuring method will be described. (1) Solder wettability: A conductor circuit is immersed in eutectic Sn / Pb solder at 250 ° C ± 5 ° C for 5 seconds, and the solder having 95% or more of the solder adhered is rated as "○" and less than 95%. The case was designated as "x". (2) Heat resistance: A conductor circuit is heated at 300 ° C ± 5 ° C for 10 seconds, then immersed in 250 ° C ± 5 ° C eutectic Sn / Pb solder for 5 seconds, and 85% or more of the solder adheres. Was evaluated as “◯” and less than 85% was evaluated as “x”.
【００２６】（３）接着強度；２ｍｍ×２ｍｍの正方形
状をしている導体回路を設けたセラミックス回路基板に
ついて，これを２５０℃±５℃の共晶Ｓｎ／Ｐｂ半田中
に５秒間浸漬した。次いで，該導体回路に直径０．６ｍ
ｍのスズメッキ軟合同線を半田付けした後，９０ピール
法にて，接着強度を測定した。２ｋｇ以上の接着強度を
有する場合を「○」とし，２ｋｇ未満の場合を「×」と
した。(3) Adhesive strength: A ceramic circuit board provided with a 2 mm × 2 mm square conductor circuit was immersed in eutectic Sn / Pb solder at 250 ° C. ± 5 ° C. for 5 seconds. Then, the conductor circuit has a diameter of 0.6 m.
After soldering the tin-plated soft joint wire of m, the adhesive strength was measured by the 90 peel method. The case of having an adhesive strength of 2 kg or more was marked as “◯”, and the case of less than 2 kg was marked as “x”.
【００２７】（４）メッキ膜フクレ；導体回路を４５０
℃±５℃，５秒間加熱した後，冷却した。次いで，ニッ
ケルメッキ膜及び金メッキ膜上に直径０．２ｍｍ以上の
フクレのない場合を「○」とし，直径０．２ｍｍ以上の
フクレがある場合を「×」とした。上記測定結果を表４
に示す。(4) Plating film blisters; conductive circuit 450
After heating at ℃ ± 5 ℃ for 5 seconds, it was cooled. Next, when there was no blisters with a diameter of 0.2 mm or more on the nickel-plated film and the gold-plated film, "○" was given, and when there were blisters with a diameter of 0.2 mm or more, "x" was given. The above measurement results are shown in Table 4.
Shown in.
【００２８】同表より知られるように，本発明にかかる
試料１〜９の導体回路は，半田ぬれ性，耐熱性，接着強
度に優れていた。また，ニッケルメッキ膜及び金メッキ
膜にフクレがみられなかった。一方，比較例にかかる試
料Ｃ１〜Ｃ４は，いずれかの測定項目において満足する
結果が得られなかった。このことから，本発明にかかる
セラミックス回路基板は，従来に比べて，耐熱性が良
く，実装時に酸化しないものであることがわかる。As is known from the table, the conductor circuits of Samples 1 to 9 according to the present invention were excellent in solder wettability, heat resistance and adhesive strength. No blistering was observed on the nickel-plated film and the gold-plated film. On the other hand, the samples C1 to C4 according to the comparative example did not provide satisfactory results in any of the measurement items. From this, it is understood that the ceramic circuit board according to the present invention has better heat resistance than the conventional one and does not oxidize during mounting.
【００２９】[0029]
【表２】 [Table 2]
【００３０】[0030]
【表３】 [Table 3]
【００３１】[0031]
【表４】 [Table 4]
【図１】実施例１のセラミックス回路基板の断面図。FIG. 1 is a cross-sectional view of a ceramics circuit board according to a first embodiment.
１．．．セラミックス回路基板， １０．．．導体回路， １１．．．銅層， １２．．．ニッケルメッキ膜， １３．．．金メッキ膜， ２．．．セラミックス基板， 1. ． ． Ceramic circuit board, 10. ． ． Conductor circuit, 11. ． ． Copper layer, 12. ． ． Nickel plated film, 13. ． ． Gold plating film, 2. ． ． Ceramics substrate,
Claims (4)
するセラミックス回路基板であって，上記導体回路は，
ニッケルメッキ膜及び金メッキ膜により表面を被覆され
た銅層よりなり，上記銅層は，粒径０．５〜１０μｍの
銅粉１００重量部（以下，部という。）と，粒径０．０
１〜１０μｍの酸化銅粉０．１〜１０．０部と，粒径
０．５〜１０μｍのガラスフリット３〜１０部とよりな
る銅ペーストを焼成したものであり，かつ上記ガラスフ
リットは，４０〜７０重量％（以下，％という。）のＰ
ｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％のＢ2 Ｏ3 ，
及び２０％以下のＲＯからなり，上記ニッケルメッキ膜
の膜厚は０．５〜５μｍであって，上記金メッキ膜の膜
厚は０．０５μｍ以上であることを特徴とするセラミッ
クス回路基板。1. A ceramic circuit board having a conductor circuit on the surface of the ceramic substrate, wherein the conductor circuit comprises:
It is composed of a copper layer whose surface is coated with a nickel-plated film and a gold-plated film. The copper layer has 100 parts by weight of copper powder having a particle size of 0.5 to 10 μm (hereinafter referred to as “part”) and a particle size of 0.0
A copper paste composed of 0.1 to 10.0 parts of copper oxide powder having a particle size of 1 to 10 μm and 3 to 10 parts of a glass frit having a particle size of 0.5 to 10 μm is fired. ~ 70 wt% (hereinafter referred to as%) P
bO, 5 to 20% SiO 2 , 5 to 40% B 2 O 3 ,
And 20% or less of RO, the nickel plating film has a thickness of 0.5 to 5 μm, and the gold plating film has a thickness of 0.05 μm or more.
Ｏ，ＣｕＯ，又はＺｎＯから選ばれた１種又は２種以上
の金属酸化物であることを特徴とするセラミックス回路
基板。2. The RO according to claim 1, wherein the RO is Cd.
A ceramic circuit board comprising one or more metal oxides selected from O, CuO, and ZnO.
を印刷し，焼成して銅層を形成し，次いで該銅層の表面
に無電解Ｎｉメッキを施してニッケルメッキ膜を形成
し，更に該ニッケルメッキ膜の表面に無電解Ａｕメッキ
を施して金メッキ膜を形成することにより導体回路を形
成するセラミックス回路基板の製造方法であって，上記
銅ペーストは，粒径０．５〜１０μｍの銅粉１００部
と，粒径０．０１〜１０μｍの酸化銅粉０．１〜１０．
０部と，粒径０．５〜１０μｍのガラスフリット３〜１
０部とよりなり，かつ上記ガラスフリットは，４０〜７
０％のＰｂＯ，５〜２０％のＳｉＯ2 ，５〜４０％のＢ
2 Ｏ3 ，及び２０％以下のＲＯからなり，上記ニッケル
メッキ膜の膜厚は０．５〜５．０μｍであり，金メッキ
膜の膜厚は０．０５μｍ以上であることを特徴とするセ
ラミックス回路基板の製造方法。3. A copper substrate is printed on a surface of a ceramic substrate and fired to form a copper layer, and then electroless Ni plating is applied to the surface of the copper layer to form a nickel plating film. A method for manufacturing a ceramics circuit board, comprising forming a conductor circuit by forming a gold plating film by electroless Au plating on the surface of a plating film, wherein the copper paste is copper powder 100 having a particle size of 0.5 to 10 μm. Part and copper oxide powder having a particle size of 0.01 to 10 μm 0.1 to 10.
0 parts and glass frit 3-1 with a particle size of 0.5-10 μm
0 part and the glass frit is 40 to 7
0% PbO, 5-20% SiO 2 , 5-40% B
A ceramic circuit comprising 2 O 3 and 20% or less RO, the nickel plating film having a thickness of 0.5 to 5.0 μm, and the gold plating film having a thickness of 0.05 μm or more. Substrate manufacturing method.
Ｏ，ＣｕＯ，又はＺｎＯから選ばれた１種又は２種以上
の金属酸化物であることを特徴とするセラミックス回路
基板の製造方法。4. The RO according to claim 3, wherein RO is Cd.
A method for manufacturing a ceramics circuit board, comprising one or more metal oxides selected from O, CuO, and ZnO.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15446093A JPH06342965A (en) | 1993-05-31 | 1993-05-31 | Ceramic circuit board and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15446093A JPH06342965A (en) | 1993-05-31 | 1993-05-31 | Ceramic circuit board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342965A true JPH06342965A (en) | 1994-12-13 |
Family
ID=15584728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15446093A Pending JPH06342965A (en) | 1993-05-31 | 1993-05-31 | Ceramic circuit board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342965A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050864A (en) * | 2000-07-31 | 2002-02-15 | Kyocera Corp | Method of manufacturing wiring board |
| DE19717611B4 (en) * | 1996-04-26 | 2005-07-21 | Denso Corp., Kariya | Structure for mounting electronic components |
| JP2007242739A (en) * | 2006-03-06 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | Light-emitting element storage package |
| JP2008181759A (en) * | 2007-01-24 | 2008-08-07 | Mitsuboshi Belting Ltd | Copper conductive paste, conductor circuit board, and electronic component |
| JP2012060004A (en) * | 2010-09-10 | 2012-03-22 | Asahi Glass Co Ltd | Substrate for mounting element, and its manufacturing method |
-
1993
- 1993-05-31 JP JP15446093A patent/JPH06342965A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19717611B4 (en) * | 1996-04-26 | 2005-07-21 | Denso Corp., Kariya | Structure for mounting electronic components |
| JP2002050864A (en) * | 2000-07-31 | 2002-02-15 | Kyocera Corp | Method of manufacturing wiring board |
| JP4540193B2 (en) * | 2000-07-31 | 2010-09-08 | 京セラ株式会社 | Wiring board manufacturing method |
| JP2007242739A (en) * | 2006-03-06 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | Light-emitting element storage package |
| JP2008181759A (en) * | 2007-01-24 | 2008-08-07 | Mitsuboshi Belting Ltd | Copper conductive paste, conductor circuit board, and electronic component |
| JP2012060004A (en) * | 2010-09-10 | 2012-03-22 | Asahi Glass Co Ltd | Substrate for mounting element, and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209089B2 (en) | Conductive paste | |
| JP2952303B2 (en) | Composite circuit device | |
| JP2001243836A (en) | Conductive paste and printed circuit board using it | |
| JP2010531044A (en) | Insulating paste for metal core substrates and electronic devices | |
| JP2001307547A (en) | Conductive composition and printed circuit board using the same | |
| US7303698B2 (en) | Thick film conductor case compositions for LTCC tape | |
| JP2002163928A (en) | Glass composite and thick film paste using this | |
| JPH06342965A (en) | Ceramic circuit board and manufacture thereof | |
| US7731812B2 (en) | Thick film conductor case compositions for LTCC tape | |
| JP2795467B2 (en) | Good adhesive metal paste | |
| JP7256260B2 (en) | Conductive thick film paste for silicon nitride and other substrates | |
| JP2589433B2 (en) | Plateable thick film copper conductor paste composition | |
| JPH11284296A (en) | Wiring board | |
| JP2764990B2 (en) | Composite circuit device and bonding paste | |
| JPH06334351A (en) | Conductor paste and ceramic multilayer interconnection board using same | |
| JPH08298018A (en) | Conductive paste | |
| JPH0737420A (en) | Conductive paste composition and circuit board using conductive paste composition | |
| JPS63283184A (en) | Circuit substrate covered with conductor composition | |
| JP2004055558A (en) | Copper paste and wiring board using the same | |
| JP2002084051A (en) | Metallized copper composition, low-temperature sintered ceramic wiring board, and method of manufacturing the same | |
| JP4646362B2 (en) | Conductor composition and wiring board using the same | |
| JPH11186727A (en) | Wiring board and manufacture thereof | |
| JPH03246990A (en) | Formation of thick film conductor | |
| JP2632325B2 (en) | Electric circuit board | |
| JPH0368485B2 (en) |