JPH0634026B2 - テスタ診断補正装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、例えばＬＳＩテスタの入出力信号のタイミ
ング精度や信号レベルの診断および補正を行なう際に使
用されるテスタ診断補正装置に関する。

［発明の技術的背景］ 一般に、半導体装置製造過程を経て完成されたＬＳＩ
は、集積回路内部に直接触れてテストすることはできな
いため、そのテスタとしては外部端子からテストできる
ものに限定される。そこで、ＬＳＩのテストには、通常
ＬＳＩテスタと呼ばれる例えばミニコン等により制御さ
れる試験装置が使用されている。このＬＳＩテスタは、
論理，メモリを含むディジタル用とアナログ用、テクノ
ロジ的にはバイポーラ用とＭＯＳ用等、それぞれに適し
たものが必要であり、これにより、例えば直流特性試
験，交流特性試験，機能試験等を行なっている。すなわ
ち、その具体的なテスト例としては、被測定ＬＳＩの入
力に所定の入力信号を供給し、その読出し時において、
全てのビット間の影響あるいは全てのビット間のデータ
変化等をテストし、良品，不良品を判定するものであ
る。一方、ＬＳＩのテスト法としては、被測定パタンと
基準パタンとをコンパレータ回路に供給して比較し判定
するものもある。このコンパレータ方式は、基準パタン
の発生に正確な電圧源を必要とし、被測定パタン波形の
電圧レベル（“１”および“０”）に対し絶対レベルを
制限して良否判定をするもので、このコンパレータテス
ト方式では極めて正確な判定ができることが知られてい
る。

しかしながら、上記コンパレータ方式を採用したＬＳＩ
テスタにおいては、極めて正確な判定結果を得るため
に、被測定ＬＳＩに供給する信号および被測定ＬＳＩか
ら取出される信号のタイミングおよびそのレベルに高い
精度が要求される。

そこで、このようなＬＳＩテスタは、度々その入出力信
号のタイミング精度を測定検出する必要があり、従来こ
のタイミング精度の検出はテスタ自体がその入出力部に
有するコンパレータ回路により行なわれている。ここ
で、第４図はＬＳＩテスタ１１の入出力部と被測定ＬＳ
Ｉ（ＤＵＴ）との接続状態を示すもので、被測定ＬＳＩ
（ＤＵＴ）はＬＳＩテスタ１１に対して、例えば測定用
共通ボード，測定用個別ボード，測定用ソケット等の測
定用周辺機器Ｚ１，Ｚ２，Ｚ３を介して接続される。す
なわち、この測定用の回路接続構成にて被測定ＬＳＩ
（ＤＵＴ）のテストを行なうには、まずＤＵＴの入力端
子に対応するテスタ１１側信号発生回路のドライバＤ
１，Ｄ２，…より所定のテスト信号を出力し、そしてこ
の応答信号となるＤＵＴからの被測定信号をその出力端
子に対応するテスタ１１側の各コンパレータＣ１，Ｃ
２，…にて取出し、基準信号と比較良否判定を行なうも
のである。そこで、上述したように、テスタ１１におけ
る入出力信号のタイミング精度の重要性から、その測定
検出を行なうには、各ドライバＤ１，Ｄ２，…からのテ
スト信号をそれぞれ対応するコンパレータＣ１，Ｃ２，
…に直接帰還供給し、このコンパレータＣ１，Ｃ２，…
による信号検出時に基づいてテスト信号発生タイミング
のばらつきを測定確認している。そして、この測定した
タイミングのばらつきに基づいて、各ドライバＣ１，Ｃ
２，…による信号発生のタイミングを人為的に調整し、
被測定ＬＳＩに対するテスト精度の低下を防止してい
る。ここで、第５図は各ドライバＤ１，Ｄ２，…におけ
る出力信号発生タイミングのばらつきを、また第６図は
各コンパレータＣ１，Ｃ２，…における信号検出タイミ
ングに対応するストローブ信号発生タイミングのばらつ
きを示している。

［背景技術の問題点］ しかしこのように、ドライバＣ１，Ｃ２，…からのテス
ト出力信号を直接対応するコンパレータＣ１，Ｃ２，…
に帰還供給する手段で、ＬＳＩテスタ１１のテストタイ
ミング精度を検出測定したのでは、下記の（１）乃至
（６）にて述べるような問題点が生ずる。

（１）ドライバＤ１，Ｄ２，…相互間の出力信号発生の
タイミングずれ（第５図参照）とコンパレータＣ１，Ｃ
２，…相互間の検出信号のタイミングずれ（第６図参
照）とが重畳された状態でテストタイミングのばらつき
が測定検出されてしまうため、ドライバＤ１，Ｄ２，…
相互間のタイミングずれの最大値、およびコンパレータ
Ｃ１，Ｃ２，…相互間のタイミングずれの最大値をそれ
ぞれ別個に検出することができない。このため、上述し
たように測定結果に基づいて、各ドライバＤ１，Ｄ２，
…による信号発生タイミングを調整したとても、実際上
テスタ自体が完全に補正されたことにはならない。すな
わち、例えば仮に上記ドライバＤ１，Ｄ２，…側の信号
発生タイミングのずれが全く無いとすると、上記コンパ
レータＣ１，Ｃ２，…相互間のタイミングずれは、実際
上ドライバＤ１，Ｄ２，…間のタイミグずれの許容最大
値とコンパレータＣ１，Ｃ２，…間のタイミングずれの
許容最大値とが加算された値まで許されることになって
しまう。

（２）ドライバＤ１，Ｄ２，…と被測定デバイス（ＤＵ
Ｔ）との間、およびこの被測定デバイス（ＤＵＴ）とコ
ンパレータＣ１，Ｃ２，…との間には、それぞれ上記第
４図にて示したような、測定用共通ボード（インピーダ
ンスＺ１）と測定用個別ボード（インピーダンスＺ２）
と測定用ソケット（インピーダンスＺ３）等の各測定用
周辺機器が介装されて構成されるため、上記各ドライバ
Ｄ１，Ｄ２，…間のタイミングずれ、および上記各コン
パレータＣ１，Ｃ２，…間のタイミングずれには、さら
にこの各測定用周辺機器が有するインピーダンスＺ１，
Ｚ２，Ｚ３の影響によるタイミングずれが重畳されるよ
うになる。したがって、本来被測定デバイスＤＵＴの入
出力端子部におけるタイミングずれを検出しその調整を
施さねば、テスタ１１における入出力信号のタイミング
ずれが完全に補正されたことにはならず、常時余分なず
れが被測定デバイスＤＵＴに対して生じる状態となって
いる。

（３）上記各ボートおよびソケット等の測定用周辺機器
のインピーダンスＺ１，Ｚ２，Ｚ３はそれぞれ不均一で
あるため、被測定デバイスＤＵＴの入出力波形がテスタ
１１との間で歪むのは通例であるが、従来方法では、テ
スタ１１内のドライバＤ１，Ｄ２，…から直接再びテス
タ１１内のコンパレータＣ１，Ｃ２，…にその出力信号
を帰還させ検出測定する方式であるため、上記測定用周
辺機器Ｚ１，Ｚ２，Ｚ３の影響によるタイミングずれの
検出および補正は不可能である。また、これに付随して
当然のことながら、上記各測定用周辺機器の配線パター
ンのオープンあるいはショート等の不良を検出すること
はできない。

（４）上記（１）乃至（３）に起因して、テスタ１１で
精度保証している許容最大値以上のタイミングずれが被
測定デバイスＤＵＴに加わった状態でテスト作業が実行
されると、次のような２つのケースの不都合が生じる。

ａ．タイミングずれの値が被測定デバイスＤＵＴの動作
マージンを増加させる方向で加算されると、本来のテス
トにて「不良品」として判定しなければならないもの
を、「良品」として判定してしまうので、動作マージン
の少ない不良デバイス（ＬＳＩ）が出荷されてしまう恐
れがある。

ｂ．タイミングずれの値が被測定デバイスＤＵＴの動作
マージンを減少させる方向で加算されると、本来のテス
トで「良品」となるデバイス（ＬＳＩ）まで「不良品」
として判定されてしまうので、不要な歩留り低下を招い
てしまう。

（５）上述したように、ドライバＤ１，Ｄ２，…の出力
信号をコンパレータＣ１，Ｃ２，…に直接フィードバッ
クさせる方式であるため、テストタイミングのずれのみ
ならず、信号電圧レベルのばらつきについても、上記各
測定用周辺機器のインピーダンスＺ１，Ｚ２，Ｚ３の影
響による電圧変動は一切検出できず、被測定デバイスＤ
ＵＴ入出力部での信号レベル精度は著しく低下してしま
う。

（６）以上説明したようなテストタイミングのばらつ
き、あるいは信号レベルの変動に起因するＬＳＩの測定
誤差は、例えば被測定デバイスＤＵＴが最終形状のＬＳ
Ｉであっても大きなものとなるが、ダイソートと呼ばれ
るＬＳＩがウエハ状態でのテストにおいては、例えば上
記測定用周辺機器の介入の他に、電極導出部における接
触抵抗等が新たに加わるため、上記測定誤差はさらに大
きな値となる。

［発明の目的］ この発明は上記のような問題点に鑑みなされたもので、
例えばテスタと被測定デバイスとの間に測定用周辺機器
が介装される場合でも、被測定デバイスに対する入出力
信号のタイミングおよび電圧レベルのばらつきが大きく
なることなく、高精度な半導体装置の試験測定を可能と
するテスタ診断補正装置を提供することを目的とする。

［発明の概要］ すなわちこの発明に係わるテスタ診断補正装置は、被測
定デバイスの入出力部における入出力信号のタイミング
ずれおよび電圧レベルを検出し、そのずれの大きさおよ
びレベルの大小を判断するテスタ診断装置を設け、この
テスタ診断装置による判断データに基づいてテスタ側に
て上記タイミングおよび電圧レベルの調整を施すように
したものである。

［発明の実施例］ 以下図面によりこの発明の一実施例を説明する。

第１図はその構成を示すもので、この装置はテスタ診断
装置部（以下ＳＡ装置と略す）２１を備えている。この
ＳＡ装置２１は、例えばミニコン等でなるテスタ本体制
御部２２に取付けられた信号発生部２３と信号検出部２
４との間に介装されるもので、信号発生部２３とＳＡ装
置２１との間およびこのＳＡ装置２１と信号検出部２４
との間には、それぞれインピーダンスＺ１，Ｚ２，Ｚ３
に対応する測定用共通ボード，測定用個別ボード，ＬＳ
Ｉ用ソケット等の測定用周辺機器が介装されている。ま
ず、上記信号発生部２３は電圧レベル可変型のドライバ
回路Ｄ１〜Ｄｎとこのドライバ回路Ｄ１〜Ｄｎによる出
力信号の発生タイミングを可変設定するタイミング調整
回路Ａ１〜Ａｎとからなるもので、上記ドライバ回路Ｄ
１〜Ｄｎからの出力信号を上記各ボードおよびソケット
等の測定用周辺機器を介してＳＡ装置２１に備えられる
信号検出回路Ｓ１〜Ｓｎに供給する。この信号検出回路
Ｓ１〜Ｓｎは、例えば上記トライバ回路Ｄｎからの出力
信号を基本とするストローブ信号発生回路ＳＴからの可
変ストローブ信号ＡＳを用いて、上記各ドライバ回路Ｄ
１〜Ｄｎより供給される信号のタイミングのばらつきを
検出しデジタル信号に変換するもので、この検出回路Ｓ
１〜Ｓｎからの上記ばらつきに対応するデジタル信号
を、第１の条件設定回路ＣＳ１からの各条件設定信号と
共にそれぞれ対応する判断回路Ｊ１〜Ｊｎに供給する。
ここで、上記第１の条件設定回路ＣＳ１から出力される
条件設定信号は、上記基本とするドライバ回路Ｄｎから
信号検出回路Ｓｎを介してシリアルに符号化された信号
を、さらにシリアル−パラレル変換回路Ｓ−Ｐを介して
得られる信号に基づき決定される。そして、判断回路Ｊ
１〜Ｊｎは、上記信号検出回路Ｓ１〜Ｓｎから供給され
るタイミングずれ情報としてのデジタル信号と上記条件
設定回路ＣＳ１からの条件設定信号とに基づいて、上記
ドライバ回路Ｄ１〜Ｄｎからの出力信号のタイミングず
れの大きさを判断するもので、この判断回路Ｊ１〜Ｊｎ
からの出力信号をデータ処理回路ＤＰに供給する。この
データ処理回路ＤＰは、例えば上記判断回路Ｊ１〜Ｊｎ
より供給されるタイミングずれの大きさとしての情報を
表わす「１」「０」のパラレル信号をラッチ処理し、各
信号が何れのドライバ回路Ｄ１〜Ｄｎに対応するものか
を判断整理するもので、このデータ処理回路ＤＰを介し
て上記データのラッチ処理および判断等がなされた出力
信号を、パラレル−シリアル変換回路Ｐ−Ｓを介して基
準信号発生回路ＳＧに供給する。この基準信号発生回路
ＳＧには、第２の条件設定回路ＣＳ２からの条件設定信
号も供給されるもので、その条件設定信号は、上記第１
の条件設定回路ＣＳ１の場合と同様にして、シリアル−
パラレル変換回路Ｓ−Ｐを介して供給される上記基本ド
ライパ回路Ｄｎに対応する信号検出回路Ｓｎの出力信号
に基づき決定される。そして、上記基準信号発生回路Ｓ
Ｇを介した上記データ処理回路ＤＰからの各ドライバ回
路Ｄ１〜Ｄｎのタイミングずれ情報の含まれる出力信号
を、信号検出部２４のコンパレータＣ１〜Ｃｎに供給す
る。この信号検出部２４は、上記各コンパレータＣ１〜
Ｃｎとこのコンパレタ用のストローブ信号発生器Ｔ１〜
Ｔｎとからなるもので、この信号検出部２４を介して供
給される上記ＳＡ装置２１からの信号を、テスタ本体制
御部２２内のテスタ出力補正信号発生回路２５にて解析
し、上記信号発生部２３のタイミング調整回路Ａ１〜Ａ
ｎに信号発生タイミングコントロール信号ＡＣ１〜ＡＣ
ｎを、またドライバ回路Ｄ１〜Ｄｎにはドライバ出力レ
ベルコントロール信号ＤＣ１〜ＤＣｎを供給する。一
方、上記ストローブ信号発生器Ｔ１〜Ｔｎには、テスタ
入力補正信号発生回路２６からのセンスタイミングコン
トロール信号ＴＣ１〜ＴＣｎを、またコンパレータＣ１
〜Ｃｎにはセンスレベルコントロール信号Ｌ１〜Ｌｎを
供給する。

次に、上記のように構成されるテスタ診断補正装置の動
作について説明する。

はじめに、テスタのドライバ回路Ｄ１〜Ｄｎからの出力
信号の発生タイミングのずれを検出しその補正を行なう
には、まず、テスタの信号発生部２３と信号検出部２４
との間に、被測定ＬＳＩを介装する場合と同様にしてＳ
Ａ装置２１を介装させ、ドライバ回路Ｄ１〜Ｄｎの出力
信号を、前記各ボードおよびソケット等の測定用周辺機
器を介してＳＡ装置２１の信号検出回路Ｓ１〜Ｓｎに供
給する。一方、本実施例装置において基本とするドライ
バ回路Ｄｎからの出力信号「１」「０」は、シリアルに
符号化されて伝送され、対応する検出回路Ｓｎを介して
シリアル−パラレル変換回路Ｓ−Ｐに供給される。そし
て、この変換回路Ｓ−Ｐからの出力信号が第１の条件設
定回路ＣＳ１に供給され条件設定用信号が得られる。上
記各ドライバ回路Ｄ１〜Ｄｎからの出力信号のタイミン
グは上記それぞれの検出回路Ｓ１〜Ｓｎにより検出され
るもので、つまり、この検出回路Ｓ１〜Ｓｎは、例えば
第２図に示すように、ストローブ信号発生回路ＳＴから
第１の条件設定回路ＣＳ１からの条件設定信号に基づき
微妙に可変出力される各可変ストローブ信号ＡＳ１〜Ａ
Ｓｎと、ドライバ回路Ｄ１〜Ｄｎからの出力信号とを対
比させ、上記各ドライバ出力のタイミングずれを「０」
「１」のデジタル信号にて表現するものでる。この後、
各検出回路Ｓ１〜Ｓｎからの出力信号が判断回路Ｊ１〜
Ｊｎに第１の条件設定回路ＣＳ１からの各条件設定信号
と共に供給され、各ドライバ出力のタイミングずれの大
きさが判断される。この判断回路Ｊ１〜Ｊｎからの出力
信号は、データ処理回路ＤＰに供給されて、例えば上記
各ドライバ回路Ｄ１〜Ｄｎ毎に区別可能なタイミングず
れデータとして処理され、その出力信号は、パラレル−
シリアル変換回路Ｐ−Ｓおよび基準信号発生回路ＳＧを
介してテスタ本体制御部２２内のテスタ出力補正信号発
生回路２５に供給される。これにより、テスタ出力補正
信号発生回路２５は、上記ＳＡ装置２１から供給される
各ドライバ回路Ｄ１〜Ｄｎ毎のタイミングずれの大きさ
を意味するデータ出力を解析し、そのタイミングずれの
大きさに相当する分のタイミングコントロール信号ＡＣ
１〜ＡＣｎを演算出力し、上記信号発生部２３のタイミ
ング調整回路Ａ１〜Ａｎに供給する。よって、ドライバ
回路Ｄ１〜Ｄｎの出力信号の発生タイミングは微調整さ
れ補正されるようになる。この場合、テスト信号出力に
対応するドライバ出力のタイミングずれを、本来のテス
ト時において被測定ＬＳＩの介装される位置に代わって
介装したＳＡ装置２１の信号検出回路Ｓ１〜Ｓｎにて検
出するようにしたので、各ドライバ回路Ｄ１〜Ｄｎ自体
の有するタイミングずれは勿論のこと、測定用周辺機器
のインピーダンスＺ１，Ｚ２，Ｚ３の影響による様々な
タイミングずれも正確に検出されるようになり、テスタ
出力補正信号発生回路２５は信号発生部２３のタイミン
グ調整回路Ａ１〜Ａｎそれぞれに対して適切なタイミン
グコントロール信号ＡＣ１〜ＡＣｎを与えることができ
る。したがって、各ドライバ回路Ｄ１〜Ｄｎからのテス
ト信号の出力タイミングは、被測定ＬＳＩに対する信号
供給点、つまり各測定用周辺機器を介した点にてずれの
ないように調整設定される。

一方、ドライバＤ１〜Ｄｎ出力の電圧レベルの調整につ
いても、上記と同様な信号伝送ルートにてフィードバッ
クを掛けるが、この電圧レベルコントロールにおいて
は、ストローブ信号発生回路ＳＴから出力される可変セ
ンスレベル信号ＡＬを、検出回路Ｓ１〜Ｓｎに供給して
各ドライバＤ１〜Ｄｎからの出力信号の振幅レベルの検
出を行ない、そして、このレベル検出信号を判断回路Ｊ
１〜Ｊｎに供給するものである。これにより、判断回路
Ｊ１〜Ｊｎは、第１の条件設定回路ＣＳ１からの条件設
定信号に基づき基準出力レベルに対する各ドライバ出力
レベルの差がどの程度あるかを判断し、そのレベル差判
断信号をデータ処理回路ＤＰに供給する。このデータ処
理回路ＤＰは、例えば上記判断回路Ｊ１〜Ｊｎより供給
されるレベル差判断信号を、何れのドライバ回路Ｄ１〜
Ｄｎに対応しているかを明確に区分するもので、このド
ライバ毎に明確にされたレベル差信号をパラレル−シリ
アル変換回路Ｐ−Ｓおよび基準信号発生回路ＳＧを介し
てテスタ本体制御部２２のテスタ出力補正信号発生回路
２５に供給する。これにより、テスタ出力補正信号発生
回路２５は、供給される各ドライバ回路Ｄ１〜Ｄｎ毎の
レベル差信号のレベル差に相当する分のドライバ出力レ
ベルコントロール信号ＤＣ１〜ＤＣｎを演算出力し、そ
れぞれ対応するドライバ回路Ｄ１〜Ｄｎに供給してその
出力レベルを調整し補正する。この場合も上記出力タイ
ミングの補正時と同様にして、被測定ＬＳＩとの接続部
分、つまり、測定用周辺機器を介した点におけるテスト
信号レベルが基準レベルに対応して調整設定されるよう
になる。

次に、信号検出部２４のコンパレータＣ１〜Ｃｎにおけ
るセンスタイミングおよびセンスレベルの検出とその補
正をするには、まず本実施例装置において基本とするド
ライバ回路ＤｎからＳＡ装置２１の信号検出回路Ｓｎを
介して伝送される信号を、シリアル−パラレル変換回路
Ｓ−Ｐを介してパラレル化し、さらに、第１の条件設定
回路ＣＳ１を介して第２の条件設定回路ＣＳ２に供給す
る。すると、この第２の条件設定回路ＣＳ２から出力さ
れる条件設定信号により、例えば第３図に示すような、
信号発生タイミングが微妙に変化された基準信号ＳＧ１
〜ＳＧｍが基準信号発生回路ＳＧより各測定用周辺機器
を介してテスタの信号検出部２４のコンパレータＣ１〜
Ｃｎに供給される。すると各コンパレータＣ１〜Ｃｎ毎
のストローブ信号発生器Ｔ１〜Ｔｎからのストローブタ
イミング信号のそれぞれが、上記基準信号ＳＧ１〜ＳＧ
ｍと対比されそのばらつきが「１」「０」判定される。
これにより、テスタ本体制御部２２内のテスタ入力補正
信号発生回路２６では、上記判定結果を基にして上記ス
トローブタイミング信号のタイミングずれの大きさを判
断し、そのずれの大きさに相当する各コンパレータＣ１
〜Ｃｎ用のタイミングコントロール信号ＴＣ１〜ＴＣｎ
をストローブ信号発生器Ｔ１〜Ｔｎに供給する。これに
より、各ストローブ信号発生器Ｔ１〜Ｔｎにおけるスト
ローブタイミング信号のばらつきを調整して補正し、各
コンパレータＣ１〜Ｃｎの正確な検出タイミングを得る
ようにする。この場合、各コンパレータＣ１〜Ｃｎそれ
ぞれの特性のばらつきによるタイミングずれは勿論のこ
と、測定用周辺機器の有するインピーダンスＺ１，Ｚ
２，Ｚ３の影響によるそれも同時に補正されるようにな
る。ここで、上記第３図におけるストローブタイミング
信号Ｃ１〜Ｃ６の発生タイミングは、実際上各コンパレ
ータＣ１〜Ｃｎにおいて、信号の「１」「０」判定を行
なう時点でのタイミングに対応している。

一方、各コンパレータＣ１〜Ｃｎにおける信号検出レベ
ルの検出補正については、まず第２の条件設定回路ＣＳ
２からの条件設定信号に基づき信号レベルを微妙に変化
させた基準信号を基準信号発生回路ＳＧより出力させ、
それぞれ異なるレベルにおけるコンパレータＣ１〜Ｃｎ
の検出結果をテスタ本体制御部２２のテスタ入力補正信
号発生回路２６に伝える。これにより、テスタ入力補正
信号発生回路２６は、上記検出結果を解析して各コンパ
レータＣ１〜Ｃｎにおける現状の検出レベルと最良の検
出レベルとの差を判断し、そのレベル差に相当する検出
レベル可変用のセンスレベルコントロール信号Ｌ１〜Ｌ
ｎをコンパレータＣ１〜Ｃｎに供給する。よって、各コ
ンパレータＣ１〜Ｃｎによる信号検出レベルは、各測定
用周辺機器を介した状態での最良のレベルに調整設定さ
れる。

したがって、前記従来例においては、ドライバと被測定
デバイスとの間のタイミングずれ、およびこの被測定デ
バイスとコンパレータとの間のタイミングずれを全く検
出できなかったが、本実施例装置によれば、その検出が
可能になると共に、被測定デバイスにおける入力側また
はコンパレータ側のタイミングずれのみをそれぞれ独立
して検出し補正することができ、被測定デバイスに対す
るテスト信号の発生タイミングおよび被測定デバイスか
らの信号検出タイミングは正確に合わされるようにな
る。よって、被測定デバイスのテスト精度を大幅に向上
することができる。また、テスタと被測定デバイスとの
間に介装される測定用共通ボード・測定用個別ボード、
ＬＳＩ用ソケット等の測定用周辺機器の不良が自動的に
チェックされると共に、波形の歪み、電圧レベルのドロ
ップ等も加味した診断（検出）補正が可能となる。さら
に、従来方式では、特にウエハ状態でのテスト（ダイソ
ート）時に、例えば測定用接触ピンと回路端子との接触
抵抗の影響等により、その測定誤差が非常に大きくなる
可能性があったが、例えば本実施例装置に使用されるＳ
Ａ装置２１をウエハ上に組込んだままの状態で用いれ
ば、ダイソート測定時と同様条件にてテスト信号発生タ
イミングおよび検出タイミング補正することができるの
で、その測定精度は飛躍的に向上されるようになる。そ
してまた、ＳＡ装置２１を被測定デバイス用のウエハの
一部に組込み構成することにより、タイミングずれある
いは信号レベルのばらつき診断とその補正の操作を定期
的に行なえるようになり、常に高精度な試験測定を実施
することができる。

これにより、動作マージンが少ないデバイスを出荷して
しまう恐れがなくなると同時に、動作マージンの大きい
デバイスは確実に「良品」と判定されるようになるの
で、高歩留り化が可能になる。また、被測定デバイスと
コンパレータとの間、またはドライバとの間の特性チェ
ックをマニュアル作業で実施するのに比較して、測定精
度が大幅に向上すると共に、作業時間を飛躍的に短縮す
ることができる。

尚、上記実施例におけるＳＡ装置２１は、所謂ＬＳＩの
外囲器に実装して被測定デバイスＤＵＴの代わりに補正
時にのみ差し換える方式にしてもよいが、テスタ本体制
御部２２からの制御信号でコントロールされる切換リレ
ー等を用いて、ＳＡ装置２１と被測定デバイスＤＵＴと
を自動的に切換える方式にしてもよい。

また、上記実施例にて示された第２図および第３図にお
いては、被測定デバイスＤＵＴとして外囲器実装後のＬ
ＳＩを想定して説明したが、当然それに限定されるもの
ではなく、ＳＡ装置２１自体がウエハ上に形成されたも
のでもかまわない。そして、このウエハ上に組込む場合
のＳＡ装置２１は、特定のウエハ上に形成してもよい
し、被測定デバイスＤＵＴが形成されたウエハ上の一部
に組込んだ形のものでもかまわない。さらに、上記実施
例におけるシリアル−パラレル変換回路Ｓ−Ｐとパラレ
ル−シリアル変換回路Ｐ−Ｓとを用いずに、例えば複数
のドライバおよびコンパレータを介してパラレル信号で
のみ信号の伝達を行なってもよい。

［発明の効果］ 以上のようにこの発明によれば、被測定デバイスの入出
力部における入出力信号のタイミングずれおよび電圧レ
ベルを検出し、そのずれの大きさおよびレベルの大小を
判断するテスタ診断装置を設け、このテスタ診断装置に
よる判断データに基づいてテスタ側にて上記タイミング
および電圧レベルの調整を施すようにしたので、例えば
テスタと被測定デバイスとの間に測定用周辺機器が介装
される場合でも、被測定デバイスに対する入出力信号の
タイミングおよび電圧レベルのばらつきが大きくなるこ
となく、常に高精度な半導体装置の試験測定を可能とす
るテスタ診断補正装置を提供できる。また、上記テスタ
診断装置を、被測定半導体装置と同形状の外囲器に実装
させるか、または特定ウエハ上に形成したままの状態で
用いるか、あるいは被測定半導体装置と同一ウエハ上の
一部に形成することにより、あらゆるテスト状況に対応
させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるテスタ診断補正装
置を示すブロック構成図、第２図は上記第１図おけるテ
スタ診断補正装置の各信号検出回路の入出力状態を示す
図、第３図は上記第１図におけるテスタ診断補正装置の
コンパレータの入出力状態を示す図、第４図は従来方式
によるＬＳＩテスタと被測定デバイスとの関係を示す回
路構成図、第５図は上記第４図におけるＬＳＩテスタの
各ドライバによる出力信号を示す波形図、第６図は上記
第４図におけるＬＳＩテスタの各コンパレータ用のスト
ローブ信号を示す波形図である。 ２１……テスタ診断装置部（ＳＡ装置）、２２……テス
タ本体制御部、２３……信号発生部、２４……信号検出
部、２５……テスタ出力補正信号発生回路、２６……テ
スタ入力補正信号発生回路、Ａ１〜Ａｎ……タイミング
調整回路、Ｄ１〜Ｄｎ……電圧レベル可変型ドライバ回
路、Ｓ１〜Ｓｎ……信号検出回路、ＳＴ……ストローブ
信号発生回路、Ｊ１〜Ｊｎ……判断回路、ＤＰ……デー
タ処理回路、ＣＳ１……第１の条件設定回路、ＣＳ２…
…第２の条件設定回路、ＳＧ……基準信号発生回路、Ｃ
１〜Ｃｎ……コンパレータ、Ｔ１〜Ｔｎ……ストローブ
信号発生器。

Claims (4)

【特許請求の範囲】
1. 【請求項１】テスタ本体の信号発生部に設けられた複数
   の出力レベル可変型ドライバ回路と、 このドライバ回路からの出力信号がそれぞれ対応する測
   定用周辺機器を介して供給されるテスタ診断装置と、 このテスタ診断装置に備えられ上記複数のドライバ回路
   から供給されるそれぞれの信号のタイミングずれおよび
   その信号レベルを検出する信号検出回路と、 上記テスタ診断装置に備えられ上記信号検出回路により
   検出される上記各ドライバ信号のタイミングずれの大き
   さおよび信号レベルの差を判断する判断回路と、 上記テスタ診断装置に備えられ上記判断回路により判断
   された上記タイミングずれデータおよびレベル差データ
   を符号化する手段と、 上記テスタ診断装置に備えられ、上記テスタ本体の信号
   発生部における信号発生タイミングおよび信号レベル調
   整の際には上記符号化手段により符号化されたタイミン
   グずれデータおよびレベル差データをそのまま出力し、
   上記テスタ本体の信号センス部におけるセンスタイミン
   グおよびセンスレベル調整の際には上記複数のドライバ
   回路のうち何れか１つのドライバ回路からの出力信号を
   基準としてその信号発生条件の設定された基準信号を出
   力する基準信号発生回路と、 この基準信号発生回路からの出力信号を測定用周辺機器
   を介して上記テスタ本体に供給する手段と、 上記テスタ本体信号発生部における信号発生タイミング
   および信号レベルの調整に際し上記基準信号発生回路か
   ら測定用周辺機器を介しテスタ本体に供給された上記各
   ドライバ信号のタイミングずれデータおよびレベル差デ
   ータを入力しそのタイミングずれの大きさおよびレベル
   差にそれぞれ相当する分の信号発生タイミング補正信号
   および信号レベル可変信号を出力するテスタ出力補正信
   号発生部と、 このテスタ出力補正信号発生部からのタイミング補正信
   号に基づき上記各ドライバ回路による信号発生のタイミ
   ングを調整するタイミング調整回路と、 上記テスタ本体信号センス部におけるセンスタイミング
   およびセンスレベルの調整に際し上記基準信号発生回路
   から測定用周辺機器を介しテスタ本体に供給された基準
   信号を入力する該テスタ本体の信号センス部に設けられ
   た複数のセンスレベル可変型コンパレータと、 この複数のコンパレータそれぞれの判定結果に基づいて
   各コンパレータのセンスタイミングずれおよびセンスレ
   ベルの大小を判断しそのタイミングずれおよびレベルの
   大小に相当する分のセンスタイミング補正信号およびセ
   ンスレベル補正信号を出力するテスタ入力補正信号発生
   部と、 このテスタ入力補正信号発生部からのタイミング補正信
   号に基づき上記各コンパレータによるセンスタイミング
   を調整する手段とを具備し、 上記信号発生部および信号センス部そして上記測定用周
   辺機器による信号伝達速度のばらつきおよび信号レベル
   の減衰を補正することを特徴とするテスタ診断補正装
   置。
2. 【請求項２】上記テスタ診断装置は被測定半導体装置と
   同様の外囲器に実装されることを特徴とする特許請求の
   範囲第１項記載のテスタ診断補正装置。
3. 【請求項３】上記テスタ診断装置は半導体基板上に形成
   したままの状態であることを特徴とする特許請求の範囲
   第１項記載のテスタ診断補正装置。
4. 【請求項４】上記テスタ診断装置は被測定半導体装置が
   形成された半導体基板上の一部に組込み形成されること
   を特徴とする特許請求の範囲第１項記載のテスタ診断補
   正装置。