JPH06339263A - 出力電流バランス型ｄｃ／ｄｃコンバータ - Google Patents
出力電流バランス型ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH06339263A JPH06339263A JP12453893A JP12453893A JPH06339263A JP H06339263 A JPH06339263 A JP H06339263A JP 12453893 A JP12453893 A JP 12453893A JP 12453893 A JP12453893 A JP 12453893A JP H06339263 A JPH06339263 A JP H06339263A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- output
- amplifier
- diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 出力電流バランス型ＤＣ／ＤＣコンバータに
関し、一方の電源盤の出力電圧が異常に上昇しても出力
電流のバランスがとれ安定に動作することができる出力
電流バランス型ＤＣ／ＤＣコンバータを提供することを
目的とする。 【構成】 オアダイオードＤのアノードとカソード間に
出力電圧補正回路120 を設け、該出力電圧補正回路の第
１の増幅器110 の反転端子に該オアダイオードのカソー
ド側電圧検出抵抗を接続し、該出力電圧補正回路の第１
の増幅器110の非反転端子に該オアダイオードのアノー
ド側電圧検出抵抗を接続し、該第１の増幅器の出力側を
補正抵抗Rcを経由して制御回路150の出力電圧検出抵抗R
1とR2の結合点に接続し、該結合点を該制御回路の第２
の増幅器130 の入力端子に接続し、該出力電圧補正回路
の出力電圧を基準電圧V REFと比較して出力側を電源調
整用フィードバック回路に送出するように構成する。
関し、一方の電源盤の出力電圧が異常に上昇しても出力
電流のバランスがとれ安定に動作することができる出力
電流バランス型ＤＣ／ＤＣコンバータを提供することを
目的とする。 【構成】 オアダイオードＤのアノードとカソード間に
出力電圧補正回路120 を設け、該出力電圧補正回路の第
１の増幅器110 の反転端子に該オアダイオードのカソー
ド側電圧検出抵抗を接続し、該出力電圧補正回路の第１
の増幅器110の非反転端子に該オアダイオードのアノー
ド側電圧検出抵抗を接続し、該第１の増幅器の出力側を
補正抵抗Rcを経由して制御回路150の出力電圧検出抵抗R
1とR2の結合点に接続し、該結合点を該制御回路の第２
の増幅器130 の入力端子に接続し、該出力電圧補正回路
の出力電圧を基準電圧V REFと比較して出力側を電源調
整用フィードバック回路に送出するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、出力電流バランス型Ｄ
Ｃ／ＤＣコンバータに関するものである。通信機器等に
使用される電源は、出力側の負荷容量に応じて複数のＤ
Ｃ／ＤＣ電源を並列に接続して負荷に供給している。例
えば−48Ｖ直流電源をＤＣ／ＤＣコンバータにより±５
Ｖや−２Ｖの直流電源に変換して、ＬＳＩ等の電子回路
に供給している。例えば負荷に10Ａの電流を供給する場
合、２台並列に接続したＤＣ／ＤＣ電源から５Ａずつを
供給するようにする。
Ｃ／ＤＣコンバータに関するものである。通信機器等に
使用される電源は、出力側の負荷容量に応じて複数のＤ
Ｃ／ＤＣ電源を並列に接続して負荷に供給している。例
えば−48Ｖ直流電源をＤＣ／ＤＣコンバータにより±５
Ｖや−２Ｖの直流電源に変換して、ＬＳＩ等の電子回路
に供給している。例えば負荷に10Ａの電流を供給する場
合、２台並列に接続したＤＣ／ＤＣ電源から５Ａずつを
供給するようにする。
【０００２】このような並列接続された各ＤＣ／ＤＣ電
源においては、出力側からの逆流を防止するためにオア
（ＯＲ）ダイオードが各出力の片線に挿入されている。
この場合、出力電流のバランスがとれて、かつ一方のＤ
Ｃ／ＤＣ電源の出力電圧が異常に上昇しても他方のＤＣ
／ＤＣ電源には影響を与えることなく、安定に動作する
ＤＣ／ＤＣコンバータが要望されている。
源においては、出力側からの逆流を防止するためにオア
（ＯＲ）ダイオードが各出力の片線に挿入されている。
この場合、出力電流のバランスがとれて、かつ一方のＤ
Ｃ／ＤＣ電源の出力電圧が異常に上昇しても他方のＤＣ
／ＤＣ電源には影響を与えることなく、安定に動作する
ＤＣ／ＤＣコンバータが要望されている。
【０００３】
【従来の技術】従来例の並列運転電源の接続構成図を図
５に示す。図において、１、２はＤＣ／ＤＣ電源であ
り、負荷（通信機器等の装置）３に対しその出力が相互
に並列になるように接続されている。Ｄ1 、Ｄ2 はオア
ダイオードであり、これらのオアダイオードＤ1 、Ｄ2
は、対応するＤＣ／ＤＣ電源１、２への逆流を防止する
ために各ＤＣ／ＤＣ電源１、２の出力の片線に挿入され
ている。又、ＤＣ／ＤＣ電源１と２は同一の回路構成を
有する。
５に示す。図において、１、２はＤＣ／ＤＣ電源であ
り、負荷（通信機器等の装置）３に対しその出力が相互
に並列になるように接続されている。Ｄ1 、Ｄ2 はオア
ダイオードであり、これらのオアダイオードＤ1 、Ｄ2
は、対応するＤＣ／ＤＣ電源１、２への逆流を防止する
ために各ＤＣ／ＤＣ電源１、２の出力の片線に挿入され
ている。又、ＤＣ／ＤＣ電源１と２は同一の回路構成を
有する。
【０００４】ＤＣ／ＤＣ電源１において、入力電源Ｖi
を電界効果トランジスタ４のオン／オフにより交流化
し、トランス５により降圧した出力を整流・平滑回路６
により直流電圧Ｖ1 に変換して出力する。この出力電圧
Ｖ1 はオアダイオードＤ1 の電圧降下分（ＶD1）だけ低
下した電圧ＶL （電流Ｉo)となって負荷３に供給され
る。上記出力電圧Ｖ1 は制御回路７により基準電圧と比
較されてフィードバックされ、電界効果トランジスタ４
のオン／オフ比を調節し、出力電圧が規格内に入るよう
に自動的に調整される。
を電界効果トランジスタ４のオン／オフにより交流化
し、トランス５により降圧した出力を整流・平滑回路６
により直流電圧Ｖ1 に変換して出力する。この出力電圧
Ｖ1 はオアダイオードＤ1 の電圧降下分（ＶD1）だけ低
下した電圧ＶL （電流Ｉo)となって負荷３に供給され
る。上記出力電圧Ｖ1 は制御回路７により基準電圧と比
較されてフィードバックされ、電界効果トランジスタ４
のオン／オフ比を調節し、出力電圧が規格内に入るよう
に自動的に調整される。
【０００５】ＤＣ／ＤＣ電源２においてもＤＣ／ＤＣ電
源１と同様の動作を行う。この結果、通常の運転状態で
は電圧ＶL 、電流２Ｉo が負荷３に供給されることにな
る。
源１と同様の動作を行う。この結果、通常の運転状態で
は電圧ＶL 、電流２Ｉo が負荷３に供給されることにな
る。
【０００６】
【発明が解決しようとする課題】しかしながら上述した
回路構成においては、図４に示すようにオアダイオード
の電圧降下分（ＶD1、ＶD2）は出力電流（Ｉo ）により
大きく変動するため出力精度にも大きく影響を与えると
いう問題点があった。又、一方のＤＣ／ＤＣ電源の故障
等によりその出力電圧が異常に上昇した場合、出力電圧
の差により出力電流のアンバランスが生じるという問題
点があった。
回路構成においては、図４に示すようにオアダイオード
の電圧降下分（ＶD1、ＶD2）は出力電流（Ｉo ）により
大きく変動するため出力精度にも大きく影響を与えると
いう問題点があった。又、一方のＤＣ／ＤＣ電源の故障
等によりその出力電圧が異常に上昇した場合、出力電圧
の差により出力電流のアンバランスが生じるという問題
点があった。
【０００７】したがって本発明は、出力電流のバランス
がとれ、一方の電源盤の出力電圧が異常に上昇しても他
方の電源盤には影響を与えることなく、安定に動作する
ことができる出力電流バランス型ＤＣ／ＤＣコンバータ
を提供することを目的とする。
がとれ、一方の電源盤の出力電圧が異常に上昇しても他
方の電源盤には影響を与えることなく、安定に動作する
ことができる出力電流バランス型ＤＣ／ＤＣコンバータ
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記問題点は図１に示す
回路の構成によって解決される。即ち図１において、出
力電圧を出力電圧検出抵抗R1、R2により検出し制御する
制御回路150 と並列運転電源からの逆流を防止するオア
ダイオードD を負荷出力側に有するＤＣ／ＤＣコンバー
タにおいて、前記オアダイオードのアノードとカソード
間に出力電圧補正回路120 を設け、該出力電圧補正回路
の第１の増幅器110 の反転端子に前記オアダイオードの
カソード側電圧検出抵抗を接続し、該出力電圧補正回路
の第１の増幅器110 の非反転端子に前記オアダイオード
のアノード側電圧検出抵抗を接続し、該第１の増幅器の
出力側を補正抵抗Rcを経由して前記制御回路の出力電圧
検出抵抗R1とR2の結合点に接続し、該結合点を前記制御
回路の第２の増幅器130の入力端子に接続し、該出力電
圧補正回路の出力電圧を基準電圧VREFと比較して出力側
を電源調整用フィードバック回路に送出するように構成
する。
回路の構成によって解決される。即ち図１において、出
力電圧を出力電圧検出抵抗R1、R2により検出し制御する
制御回路150 と並列運転電源からの逆流を防止するオア
ダイオードD を負荷出力側に有するＤＣ／ＤＣコンバー
タにおいて、前記オアダイオードのアノードとカソード
間に出力電圧補正回路120 を設け、該出力電圧補正回路
の第１の増幅器110 の反転端子に前記オアダイオードの
カソード側電圧検出抵抗を接続し、該出力電圧補正回路
の第１の増幅器110 の非反転端子に前記オアダイオード
のアノード側電圧検出抵抗を接続し、該第１の増幅器の
出力側を補正抵抗Rcを経由して前記制御回路の出力電圧
検出抵抗R1とR2の結合点に接続し、該結合点を前記制御
回路の第２の増幅器130の入力端子に接続し、該出力電
圧補正回路の出力電圧を基準電圧VREFと比較して出力側
を電源調整用フィードバック回路に送出するように構成
する。
【０００９】
【作用】図１において、電源１と電源２の出力電圧及び
電流のバランスがとれている時は、第１の増幅器110 の
非反転端子（＋）に加えられたオアダイオードDのアノ
ード側検出電圧と反転端子（−）に加えられたカソード
側検出電圧とが等しくなるように、予めアノード側電圧
検出抵抗またはカソード側電圧検出抵抗の抵抗値が調整
されているため第１の増幅器110 の出力はオフ（解放）
状態のままである。
電流のバランスがとれている時は、第１の増幅器110 の
非反転端子（＋）に加えられたオアダイオードDのアノ
ード側検出電圧と反転端子（−）に加えられたカソード
側検出電圧とが等しくなるように、予めアノード側電圧
検出抵抗またはカソード側電圧検出抵抗の抵抗値が調整
されているため第１の増幅器110 の出力はオフ（解放）
状態のままである。
【００１０】この時、電源１の出力電圧を例えばV1とす
ると、V1は第２の増幅器130 の入力に加えられる基準電
圧VREF、出力電圧検出抵抗R1、R2を用いて、（１）式の
ように表される。
ると、V1は第２の増幅器130 の入力に加えられる基準電
圧VREF、出力電圧検出抵抗R1、R2を用いて、（１）式の
ように表される。
【００１１】 次に、例えば電源１の出力電圧がバランス状態からずれ
て上昇した時、オアダイオードD の電圧・電流特性によ
り第１の増幅器110 の非反転端子（＋）に加えられる電
圧が反転端子（−）に加えられる電圧よりも大となる。
この結果、第１の増幅器110 の出力はプラス（＋）側電
源へ短絡された状態となり、第１の増幅器110 の出力に
接続された補正抵抗ＲC は出力電圧検出抵抗Ｒ1 と並列
接続された形となる。この結果、出力電圧V1は上式
（１）により減少するように補正され、バランス状態が
戻った時第１の増幅器110 の出力はオフ状態となる。
て上昇した時、オアダイオードD の電圧・電流特性によ
り第１の増幅器110 の非反転端子（＋）に加えられる電
圧が反転端子（−）に加えられる電圧よりも大となる。
この結果、第１の増幅器110 の出力はプラス（＋）側電
源へ短絡された状態となり、第１の増幅器110 の出力に
接続された補正抵抗ＲC は出力電圧検出抵抗Ｒ1 と並列
接続された形となる。この結果、出力電圧V1は上式
（１）により減少するように補正され、バランス状態が
戻った時第１の増幅器110 の出力はオフ状態となる。
【００１２】次に、上述の場合とは逆に電源１の出力電
圧がバランス状態からずれて低下した時には、第１の増
幅器110 の非反転端子（＋）に加えられる電圧が反転端
子（−）に加えられる電圧よりも小となる。この結果、
第１の増幅器110 の出力はマイナス（−）側電源へ短絡
された状態となり、補正抵抗ＲC は出力電圧検出抵抗Ｒ
2 と並列接続された形となる。この結果、出力電圧V1は
上式（１）により増大するように補正され、バランス状
態が戻った時第１の増幅器110 の出力はオフ状態とな
る。
圧がバランス状態からずれて低下した時には、第１の増
幅器110 の非反転端子（＋）に加えられる電圧が反転端
子（−）に加えられる電圧よりも小となる。この結果、
第１の増幅器110 の出力はマイナス（−）側電源へ短絡
された状態となり、補正抵抗ＲC は出力電圧検出抵抗Ｒ
2 と並列接続された形となる。この結果、出力電圧V1は
上式（１）により増大するように補正され、バランス状
態が戻った時第１の増幅器110 の出力はオフ状態とな
る。
【００１３】この結果、本発明により(1) 出力電流のバ
ランスをとることができ、(2) 一方の電源盤の出力電圧
が異常に上昇しても他方の電源盤には影響を与えること
なく、安定に動作させることが可能となる。
ランスをとることができ、(2) 一方の電源盤の出力電圧
が異常に上昇しても他方の電源盤には影響を与えること
なく、安定に動作させることが可能となる。
【００１４】
【実施例】本発明の実施例のＤＣ／ＤＣコンバータの回
路構成図を図２に示す。図において、３は負荷、８はア
ンプ、９はｎｐｎトランジスタ、10はｐｎｐトランジス
タ、13はアンプ、14は基準電圧（ＶREF ) を示す。Ｒ1
とＲ2 は出力電圧検出抵抗、Ｒ3 とＲ4 はオアダイオー
ドＤ1 のカソード側電圧検出抵抗、Ｒ5 とＲ6 はオアダ
イオードＤ1 のアノード側電圧検出抵抗、ＲC は補正抵
抗を示す。
路構成図を図２に示す。図において、３は負荷、８はア
ンプ、９はｎｐｎトランジスタ、10はｐｎｐトランジス
タ、13はアンプ、14は基準電圧（ＶREF ) を示す。Ｒ1
とＲ2 は出力電圧検出抵抗、Ｒ3 とＲ4 はオアダイオー
ドＤ1 のカソード側電圧検出抵抗、Ｒ5 とＲ6 はオアダ
イオードＤ1 のアノード側電圧検出抵抗、ＲC は補正抵
抗を示す。
【００１５】そして、８、９、10及び抵抗Ｒ7 によりオ
ペアンプ11を構成し、該オペアンプ11と抵抗Ｒ3 、
Ｒ4 、Ｒ5 、Ｒ6 、ＲC 、Ｒ8 により補正回路12を構成
する。又、ＶD1はオアダイオードＤ1 の順方向電圧降
下、ＶL は負荷電圧、Ｉo は出力電流を示す。
ペアンプ11を構成し、該オペアンプ11と抵抗Ｒ3 、
Ｒ4 、Ｒ5 、Ｒ6 、ＲC 、Ｒ8 により補正回路12を構成
する。又、ＶD1はオアダイオードＤ1 の順方向電圧降
下、ＶL は負荷電圧、Ｉo は出力電流を示す。
【００１６】ＤＣ／ＤＣ電源（ＰＷＲ）１とＤＣ／ＤＣ
電源（ＰＷＲ）２の出力電圧及び電流のバランスがとれ
ている時は、アンプ８の非反転端子（＋）に加えられた
オアダイオードＤ1 のアノード側検出電圧と反転端子
（−）に加えられたカソード側検出電圧とが等しくなる
ように、予め抵抗Ｒ4 またはＲ6 の抵抗値が調整されて
いるためアンプ８からは何も出力せず、トランジスタ９
と10はオフのままである。この時、ＤＣ／ＤＣ電源（Ｐ
ＷＲ）１の出力電圧Ｖ1 、即ちオアダイオードＤ 1 のア
ノード側電圧は式（２）で表される。
電源（ＰＷＲ）２の出力電圧及び電流のバランスがとれ
ている時は、アンプ８の非反転端子（＋）に加えられた
オアダイオードＤ1 のアノード側検出電圧と反転端子
（−）に加えられたカソード側検出電圧とが等しくなる
ように、予め抵抗Ｒ4 またはＲ6 の抵抗値が調整されて
いるためアンプ８からは何も出力せず、トランジスタ９
と10はオフのままである。この時、ＤＣ／ＤＣ電源（Ｐ
ＷＲ）１の出力電圧Ｖ1 、即ちオアダイオードＤ 1 のア
ノード側電圧は式（２）で表される。
【００１７】 次に、出力電圧Ｖ1 がバランス状態からずれて上昇した
時、アンプ８の非反転端子（＋）に加えられる電圧が反
転端子（−）に加えられる電圧よりも大となり、アンプ
８の出力も増大して、ｎｐｎトランジスタ９がオンとな
る。ｎｐｎトランジスタ９のオン時のコレクタ・エミッ
タ間の抵抗を０とすると、補正抵抗ＲCはプラス（＋）
側電源へ短絡され出力電圧検出抵抗Ｒ1 と並列接続され
た形となる。この結果、出力電圧Ｖ1 は式（３）により
減少するように補正され、バランス状態が戻った時ｎｐ
ｎトランジスタ９はオフとなる。
時、アンプ８の非反転端子（＋）に加えられる電圧が反
転端子（−）に加えられる電圧よりも大となり、アンプ
８の出力も増大して、ｎｐｎトランジスタ９がオンとな
る。ｎｐｎトランジスタ９のオン時のコレクタ・エミッ
タ間の抵抗を０とすると、補正抵抗ＲCはプラス（＋）
側電源へ短絡され出力電圧検出抵抗Ｒ1 と並列接続され
た形となる。この結果、出力電圧Ｖ1 は式（３）により
減少するように補正され、バランス状態が戻った時ｎｐ
ｎトランジスタ９はオフとなる。
【００１８】 次に、上述の場合とは逆に出力電圧Ｖ1 がバランス状態
からずれて低下した時には、アンプ８の非反転端子
（＋）に加えられる電圧が反転端子（−）に加えられる
電圧よりも小となり、アンプ８の出力も減少して、ｐｎ
ｐトランジスタ10がオンとなる。この時、補正抵抗ＲC
はマイナス（−）電源側へ短絡され出力電圧検出抵抗Ｒ
2 と並列接続された形となる。この結果、出力電圧Ｖ1
は式（４）により増大するように補正され、バランス状
態が戻った時ｐｎｐトランジスタ10はオフとなる。
からずれて低下した時には、アンプ８の非反転端子
（＋）に加えられる電圧が反転端子（−）に加えられる
電圧よりも小となり、アンプ８の出力も減少して、ｐｎ
ｐトランジスタ10がオンとなる。この時、補正抵抗ＲC
はマイナス（−）電源側へ短絡され出力電圧検出抵抗Ｒ
2 と並列接続された形となる。この結果、出力電圧Ｖ1
は式（４）により増大するように補正され、バランス状
態が戻った時ｐｎｐトランジスタ10はオフとなる。
【００１９】 本発明の効果を説明するための図を図３に示す。同図に
おいて、たて軸は各電源（ＰＷＲ１、ＰＷＲ２）の負荷
電圧ＶL 、横軸は出力電流Ｉo を表し、電流Ｉo の変化
（０→100 ％）に対する電圧特性をＰＷＲ１とＰＷＲ２
とで対称的に示したものである。ＰＷＲ１とＰＷＲ２の
出力電圧がバランスしている時は、出力電流は、点線で
示すように両者の交点である50％の値でバランスする。
おいて、たて軸は各電源（ＰＷＲ１、ＰＷＲ２）の負荷
電圧ＶL 、横軸は出力電流Ｉo を表し、電流Ｉo の変化
（０→100 ％）に対する電圧特性をＰＷＲ１とＰＷＲ２
とで対称的に示したものである。ＰＷＲ１とＰＷＲ２の
出力電圧がバランスしている時は、出力電流は、点線で
示すように両者の交点である50％の値でバランスする。
【００２０】次に、例えばＰＷＲ１の出力電圧がΔＶ1
だけ上昇した時には、従来は図に一点鎖線で示すように
ＰＷＲ１、ＰＷＲ２の出力電流はそれぞれ両者の交点と
して与えられる70％、30％の値となり、アンバランス状
態となったのであるが、本発明においては、ＰＷＲ１の
出力電圧は、実線で示すようにＰＷＲ１、ＰＷＲ２の交
点がＩo ＝50％の値に落ちつくまで低下されて、両者の
バランスをとることとなる。
だけ上昇した時には、従来は図に一点鎖線で示すように
ＰＷＲ１、ＰＷＲ２の出力電流はそれぞれ両者の交点と
して与えられる70％、30％の値となり、アンバランス状
態となったのであるが、本発明においては、ＰＷＲ１の
出力電圧は、実線で示すようにＰＷＲ１、ＰＷＲ２の交
点がＩo ＝50％の値に落ちつくまで低下されて、両者の
バランスをとることとなる。
【００２１】この結果、本発明により(1) 出力電流のバ
ランスをとることができ、(2) 一方の電源盤の出力電圧
が異常に上昇しても他方の電源盤には影響を与えること
なく、安定に動作させることが可能となる。
ランスをとることができ、(2) 一方の電源盤の出力電圧
が異常に上昇しても他方の電源盤には影響を与えること
なく、安定に動作させることが可能となる。
【００２２】
【発明の効果】以上説明したように本発明によれば、 (1) 出力電流のバランスをとることができる。
【００２３】(2) 一方の電源盤の出力電圧が異常に上昇
しても他方の電源盤には影響を与えることなく、安定に
動作させることが可能となる。
しても他方の電源盤には影響を与えることなく、安定に
動作させることが可能となる。
【図１】は本発明の原理図、
【図２】は本発明の実施例のＤＣ／ＤＣコンバータの回
路構成図、
路構成図、
【図３】は本発明の効果を説明するための図、
【図４】は一例のＶL 対Ｉo の静特性図、
【図５】は従来例の並列運転電源の接続構成図である。
110 は第１の増幅器、120 は出力電圧補正回路、130 は
第２の増幅器、150 は制御回路、R1、R2は出力電圧検出
抵抗、Rcは補正抵抗、D はオアダイオードを示す。
第２の増幅器、150 は制御回路、R1、R2は出力電圧検出
抵抗、Rcは補正抵抗、D はオアダイオードを示す。
Claims (1)
- 【請求項１】 出力電圧を出力電圧検出抵抗(R1、R2)に
より検出し制御する制御回路(150)と並列運転電源から
の逆流を防止するオアダイオード(D) を負荷出力側に有
するＤＣ／ＤＣコンバータにおいて、 前記オアダイオードのアノードとカソード間に出力電圧
補正回路(120)を設け、 該出力電圧補正回路の第１の増幅器(110)の反転端子に
前記オアダイオードのカソード側電圧検出抵抗を接続
し、 該出力電圧補正回路の第１の増幅器(110)の非反転端子
に前記オアダイオードのアノード側電圧検出抵抗を接続
し、 該第１の増幅器の出力側を補正抵抗(Rc)を経由して前記
制御回路の出力電圧検出抵抗(R1)と(R2)の結合点に接続
し、 該結合点を前記制御回路の第２の増幅器(130)の入力端
子に接続し、該出力電圧補正回路の出力電圧を基準電圧
(VREF ) と比較して出力側を電源調整用フィードバック
回路に送出することを特徴とする出力電流バランス型Ｄ
Ｃ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12453893A JPH06339263A (ja) | 1993-05-27 | 1993-05-27 | 出力電流バランス型ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12453893A JPH06339263A (ja) | 1993-05-27 | 1993-05-27 | 出力電流バランス型ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06339263A true JPH06339263A (ja) | 1994-12-06 |
Family
ID=14887959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12453893A Withdrawn JPH06339263A (ja) | 1993-05-27 | 1993-05-27 | 出力電流バランス型ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06339263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058176A2 (en) * | 1999-06-01 | 2000-12-06 | Sony Corporation | Power unit, and power supply system |
| JP2011004503A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Telecom Networks Ltd | 電源装置及び補正回路 |
-
1993
- 1993-05-27 JP JP12453893A patent/JPH06339263A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058176A2 (en) * | 1999-06-01 | 2000-12-06 | Sony Corporation | Power unit, and power supply system |
| EP1058176A3 (en) * | 1999-06-01 | 2001-05-23 | Sony Corporation | Power unit, and power supply system |
| JP2011004503A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Telecom Networks Ltd | 電源装置及び補正回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JPH03201818A (ja) | 比較回路 | |
| US7012791B2 (en) | Constant-voltage power supply unit | |
| US6204646B1 (en) | Power supply device | |
| US6229723B1 (en) | Power unit and power supply system with a comparison circuit for a reverse flow preventative diode | |
| US6710584B2 (en) | Series regulator | |
| JPH06339263A (ja) | 出力電流バランス型ｄｃ／ｄｃコンバータ | |
| US5631549A (en) | Linear regulator power supply with an overcurrent protection device | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JPH11155229A (ja) | 電流検出回路および過電流検出回路ならびに電源装置 | |
| JPH1097328A (ja) | 安定化電源回路及びそれを用いた電源装置 | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP2856403B2 (ja) | 電源回路 | |
| JP2000014139A (ja) | 直流変換器 | |
| JPH0524968Y2 (ja) | ||
| JPH0545116Y2 (ja) | ||
| JP2621418B2 (ja) | 電話機 | |
| JPH0534027Y2 (ja) | ||
| JPH0241512A (ja) | 低入出力差型定電圧装置 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH023185Y2 (ja) | ||
| JP2576092B2 (ja) | 電源電圧検出回路 | |
| JPH0514571Y2 (ja) | ||
| JP2905671B2 (ja) | 安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |