JPH06339157A - 画像コーデック装置 - Google Patents

Abstract

(57)【要約】 【目的】 本画像コーデック装置はファイル装置の評価
用装置であり、ファイル装置用のデータを生成する際に
制御データを画像データに埋め込むことで、データに異
常があっても後続処理に悪影響を及ぼさずに画像が復活
でき、かつ、誤データを画像に出力してファイル装置の
異常を視覚で確認できる。 【構成】 画像データをデジタルデータに変換する記録
部の構成の特徴は、ビデオメモリでの表示位置に対応し
た位置データを生成するアドレスコントローラと、位置
データと再生時にバイトずれを防止するビットとからな
る制御データバイトおよびビデオメモリからの画像デー
タバイトとを組み合わせて連続したデータに変換するデ
ータセレクト回路をもち、また再生部は、連続データを
４組のバイトデータに分配するため４段のシフト結果を
保持できるシフトレジスタ回路と、４組のデータをラッ
チするデータラッチ回路と、データラッチ回路から垂直
・水平位置データを生成するアト゛レスコントローラをもつ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】テレヒ゛受像器、ヒ゛テ゛オテ゛ッキおよびヒ゛テ
゛オカメラで使用されるアナロク゛画像テ゛ータと、磁気テ゛ィスク、光磁気
テ゛ィスクならびに半導体メモリ等のテ゛シ゛タル形式で蓄積を行う画
像用ファイル装置で使用されるテ゛シ゛タルテ゛ータとのテ゛ータ変換を行
う画像コーテ゛ック装置に関し、特に画像用ファイル装置側の動作
試験および評価を行うための試験装置に関する。

【０００２】本発明によるコーテ゛ック装置の利用形態の一つ
としてはファイル装置のための評価用テ゛ータを処理することで
ある。ファイル装置のテ゛ータ転送レートとしては数十Mbpsが一般
的であり、これに対してNTSC画像テ゛ータでは、動画を再生
するには少なくともキャリア周波数の３倍すなわち標本化周
波数11.25MHz、ヒ゛ットレートで９０Mbpsが最低必要であり、現
状では動画記録再生を行うためには圧縮/伸張をともな
う符号化処理を必要とする。

【０００３】しかしながら圧縮/伸張等の符号化処理を
施すと、テ゛シ゛タルテ゛ータと画像表示の関係が複雑になり、誤
ったテ゛ータが再生されたときには誤テ゛ータの前後に悪影響が
及び画像が大きく乱れることになり、ファイル装置を評価す
る目的には適さない。このため本明細書の説明は、画像
コーテ゛ックとして標本化のレートを規定する表示クロックと、ファイル
装置への転送のレートを規定する転送クロックとが大きく異な
る静止画像コーテ゛ック装置について行うものとする。

【０００４】

【従来の技術】図３を用いて従来の技術について説明す
る。

【０００５】テ゛ータをファイル装置に蓄積する記録部２３にお
いては、アナロク゛の画像テ゛ータを信号分離回路２４によって
水平同期信号、垂直同期信号、Ｒ(RED),Ｇ(GREEN),Ｂ(B
LUE)原色信号が生成される。原色信号はＡＤ(アナロク゛→テ゛
シ゛タル)変換回路２５によりテ゛シ゛タツ信号に変換される。さ
らにこれらのテ゛シ゛タル信号は、Ｒ、Ｇ、Ｂそれぞれに設け
たヒ゛テ゛オメモリ２７へ入力される。ヒ゛テ゛オメモリ２７での格納アト
゛レスは、アト゛レスコントローラ２６において入力画像の同期信号に
対応して決定されるが、ヒ゛テ゛オメモリに入力されるテ゛ータのレー
トと、ヒ゛テ゛オメモリから取り出される周期とが異なる場合に
は、一旦蓄えたれたテ゛ータはヒ゛テ゛オメモリからファイル装置側に１
画面分転送したことを示す信号である垂直位置信号かあ
るいは外部からの信号が到着するまで保持される。ヒ゛テ゛
オメモリに蓄えられたＲ、Ｇ、Ｂテ゛ータは、磁気テ゛ィスク、光磁気
テ゛ィスクなどのファイル装置側から送られてくるクロックに対応し
た周期でヒ゛テ゛オメモリから取り出されファイル装置に送られる。

【０００６】一方、磁気テ゛ィスク、光磁気テ゛ィスク装置などのフ
ァイル装置からテ゛ータを取り出し、表示装置へアナロク゛の画像信
号を生成する再生部２８においては、ファイル装置から送ら
れてくるＲ、Ｇ、Ｂテ゛シ゛タルテ゛ータがＲ、Ｇ、Ｂそれぞれの
ヒ゛テ゛オメモリ２９にファイル装置からの転送順序に従って書き込
まれる。従来は、Ｒ、Ｇ、Ｂそれぞれのヒ゛テ゛オメモリへの書
き込みアト゛レスは入力されるテ゛ータの数をもとにしてアト゛レスコン
トローラ３０で生成されている。すなわち記録時と同様の位
置に再生時に表示されるように水平テ゛ータ数、垂直テ゛ータ数
とを記録時と再生時とで取り決めをしておく。転送され
たテ゛ータ数が記録時に決定された１ライン分に達した場合に
は、次のラインに対応するアト゛レスへ格納され、１画面分に達
した場合にはメモリの先頭部分すなわち次の画面に対応す
るアト゛レスへテ゛ータが格納される。ヒ゛テ゛オメモリ２９に蓄えられた
Ｒ、Ｇ、Ｂそれぞれのテ゛シ゛タルテ゛ータは表示装置（ＣＲＴ）
で用いられている垂直・水平同期信号が同期信号発生回
路３１から生成され同期信号の周波数に対応した周波数
で取り出されＤＡ変換回路３２に入力され、ＤＡ変換回
路によりＲ、Ｇ、Ｂそれぞれのアナロク゛原色信号に変換さ
れる。さらに表示装置が必要とする垂直、水平同期信号
と、ＤＡ変換回路から出力されるアナロク゛Ｒ、Ｇ、Ｂ原色
信号とが信号合成回路３３において合成されてアナロク゛の
画像テ゛ータが生成され、表示装置に送られる。

【０００７】

【発明が解決しようとする課題】従来の構成によれば、
ファイル装置から出力されるテ゛シ゛タルテ゛ータが消失していたり欠
陥があるときには記録時のテ゛ータ数と再生時のテ゛ータ数とが
一致しなくなるためにヒ゛テ゛オメモリでの格納場所に異常が生
じて画像テ゛ータが正しい位置に表示されなくなるほか、表
示位置を示すテ゛ータがないために画像を水平ライン単位で復
活することが困難になる。また異常が重なるに従い、後
続に悪影響が残り画像の乱れは増大し、ファイル装置側の評
価を行うことが困難となる。

【０００８】

【課題を解決するための手段】記録部においては、テ゛ータ
セレクタ回路を設け、ファイル装置で転送される周期に対応したク
ロックでＲ、Ｇ、Ｂテ゛ータおよび制御テ゛ータを順次切り替え
て、時間方向に連結させる。制御テ゛ータとしては表示位置
に対応した水平・垂直位置テ゛ータヒ゛ット、およびハ゛イトずれ防
止テ゛ータヒ゛ットを含むハ゛イトテ゛ータからなる。

【０００９】テ゛コート゛側では、シフトレシ゛スタ回路とテ゛ータラッチ回
路を設け、ファイル装置から転送されてくるハ゛イトテ゛ータはシフトレシ
゛スタに送られてシフトされ少なくとも４段分のテ゛ータが保持さ
れる。シフトレシ゛スタのテ゛ータはシフトクロックの１／４の周期でラッチさ
れＲテ゛ータ、Ｇテ゛ータ、Ｂテ゛ータ、制御テ゛ータに展開される。制
御テ゛ータからはさらに垂直・水平位置信号、ハ゛イトずれ検出
信号が生成され、ハ゛イトずれ補正、および位置信号をもと
にヒ゛テ゛オメモリへの格納場所が決定される。

【００１０】上記の手段を用いることによって生成され
るテ゛ータ構造は、４周期分のうち３周期はＲ、Ｇ、Ｂ各々
で１組づつＡＤ変換したハ゛イト単位のテ゛シ゛タルテ゛ータをおき、
残り１周期は制御テ゛ータをおく。すなわち、Ｒテ゛ータ、Ｇテ゛
ータ、Ｂテ゛ータ、制御テ゛ータの４つのテ゛ータ組が組合わさって１
画素が記述される。ファイル装置との転送テ゛ータは、１例とし
てＲテ゛ータ、Ｇテ゛ータ、Ｂテ゛ータ、制御テ゛ータ、Ｒテ゛ータ、Ｇテ゛ータ、Ｂテ゛
ータ、制御テ゛ータ、と繰り返される。

【００１１】

【実施例】本発明による実施例について図１を用いて説
明する。

【００１２】以下の説明ではヒ゛テ゛オ信号の例としては、
日本国内で使用されているヒ゛テ゛オ信号規格NTSC(National
TelevisionSystemCommission)信号のうち、輝度信号と
同期信号とが多重したＹ信号と、カラーサフ゛キャリヤにより変調
されたクロマ信号とカラーハ゛ースト信号とを多重したＣ信号との
２系統を別々に伝送するＳ端子ヒ゛テ゛オ信号（Ｙ／Ｃ分離
信号とも言う）をアナロク゛画像信号の一例として扱う。

【００１３】またファイル装置側とコーテ゛ック装置との入出力信
号としては、一例として、連続する８ヒ゛ット幅のテ゛シ゛タルテ゛
ータとし、転送は例えば３．７５MHzの転送クロック、すなわ
ち３０Mbps(ヒ゛ット／秒）の転送レートをもつテ゛シ゛タルテ゛ータとす
る。

【００１４】アナロク゛の画像テ゛ータであるＳ端子ヒ゛テ゛オ信号を
変換して、連続した8ヒ゛ットのテ゛シ゛タルテ゛ータをファイル装置に転
送する記録部１では、信号分離回路２によって、Ｓ端子
ヒ゛テ゛オ信号から垂直・水平同期信号の分離と、Ｒ(Red)、
Ｇ(Green)、Ｂ(Blue)の色分離とを行う。分離された
Ｒ、Ｇ、Ｂの色信号は、ＡＤ(アナロク゛→テ゛シ゛タル)変換回路
３によってＲ、Ｇ、Ｂそれぞれ8ヒ゛ット、計24ヒ゛ットのテ゛シ゛タ
ルテ゛ータに変換される。ＡＤ変換の標本化周波数としては
一例としてNTSCのサフ゛キャリヤ周波数の３倍、すなわち10.73
8635MHzを用いる。ＡＤ変換回路３から出力された24ヒ゛ッ
トのテ゛ータはＲ、Ｇ、Ｂそれぞれに用意されたヒ゛テ゛オメモリ５
に入力される。ヒ゛テ゛オメモリのアト゛レスはアト゛レスコントローラ４によっ
て、垂直同期信号が現れてから最初に現れた画像テ゛ータは
０番地のアト゛レスというように表示されている位置に対応
して生成される。ヒ゛テ゛オメモリ５の内容は入力時の表示クロック
とは異なる周波数の転送クロックで読みだしが行われ、１画
面の読みだしが終了したことを示す垂直位置信号が入力
されるかあるいは外部から特別な信号が入力されるまで
ヒ゛テ゛オメモリのテ゛ータは保持される。本実施例の場合にはファイル
装置へのテ゛ータ転送レートが３０Mbpsであることから垂直位
置信号の周期が決定される。すなわち、 水平１ライン：640画素 垂直方向のライン数：400ライン 画面リフレッシュ期間：40ライン相当 とすると、 １画素のテ゛ータ数：４Byte １画素のテ゛ータ数：640×(400+40)×4＝1126400Byteテ゛ータ 転送レール：30Mbps（＝3.75MByte/s） であるから 垂直位置信号周期：0.300秒（＝11264/37500） となる。

【００１５】ヒ゛テ゛オメモリから取り出されたＲ、Ｇ、Ｂ８ヒ゛
ットずつ３組のテ゛シ゛タルテ゛ータと、水平・垂直位置テ゛ータおよび
ハ゛イトずれ補正テ゛ータを含む制御テ゛ータ１組はテ゛ータセレクト回路６
に入力され、ファイル装置へのテ゛ータ転送レートに対応したクロック
で切り替えられて８ヒ゛ットのハ゛イトテ゛ータ列に変換される。１
組の制御テ゛ータには上記１画面分のテ゛ータ数ごとに出力され
る垂直位置テ゛ータを示す１ヒ゛ットと、水平１ラインの指標であ
る水平位置テ゛ータを示す１ヒ゛ットと、次の画面を切り替える
ためのリフレッシュ期間と表示テ゛ータとを区別(フ゛ランク期間)する
ための１ヒ゛ットと、ハ゛イトずれを検出するために１か０かど
ちらか一定に保たれるヒ゛ットとを含む８ヒ゛ットのテ゛ータで構成
されている。テ゛ータセレクト回路から出力される８ヒ゛ット１ハ゛イト
のテ゛ータは、ファイル装置から送られてくる転送クロック(3.75MH
z)に従ってコーテ゛ック装置からファイル装置へ転送される。

【００１６】また、ファイル装置から転送される連続した８
ヒ゛ットのハ゛イトテ゛ータから画像テ゛ータを生成する再生部７は、ハ゛
イト単位で転送されてくるテ゛ータをシフトレシ゛スタ回路８に入力
し、ファイル装置からの転送クロックに応じたクロックでシフトさせる
ことにより画像１画素に対応する４組の８ヒ゛ットテ゛ータに分
配する。８ヒ゛ットに対応した８つあるシフトレシ゛スタ回路８は少
なくとも４クロック分のシフトテ゛ータを保持できる回路をもち、
４クロック前まで残っている合計３２ヒ゛ットのテ゛ータは、テ゛ータラッ
チ回路９によってシフトクロックの１/４のクロックでラッチされる。テ゛
ータラッチ回路９からの４組のテ゛ータはＲ、Ｇ、Ｂ３組の画像テ
゛ータと１組の制御テ゛ータである。アト゛レスコントローラ１０では１組
の制御テ゛ータに含まれる垂直位置テ゛ータと水平位置テ゛ータをも
とにしてＲ、Ｇ、Ｂ３組のテ゛シ゛タルテ゛ータを格納するアト゛レス
が出力される。このアト゛レスに従ってＲ、Ｇ、Ｂそれぞれ
に用意されたヒ゛テ゛オメモリ１１に画像テ゛ータが格納される。ヒ゛
テ゛オメモリに格納されたテ゛ータは同一アト゛レスに再びテ゛ータが入力
されるまで保持される。保持される時間は先に示した垂
直位置信号の周期にあたる時間である。ヒ゛テ゛オメモリからは
表示装置で規定される周波数でテ゛ータの読みだしが順次行
われる。すなわちNTSCのＳ端子ヒ゛テ゛オ信号の場合は記録
部の標本化周波数と同様の周波数で行われる。同一のアト゛
レスが読み出される間隔はＳ端子ヒ゛テ゛オ信号で規定された
垂直同期信号に対応した表示クロックで読みだしが行われ
る。ＤＡ(テ゛シ゛タル→アナロク゛)変換回路１２では、ヒ゛テ゛オメモリか
ら出力されるテ゛ータのうち３組の画像テ゛ータを変換し、Ｒ、
Ｇ、Ｂテ゛シ゛タルテ゛ータに対応するアナロク゛信号を生成する。Ｓ
端子ヒ゛テ゛オ信号に対応する同期信号は同期信号発生回路
１３により生成され、信号合成回路１４に入力される。
信号合成回路１４ではＤＡ変換回路１２からのＲ、Ｇ、
Ｂアナロク゛信号と同期信号とが合成されてＳ端子ヒ゛テ゛オ信号
が出力される。第１図において２重線で示した信号は画
像テ゛ータを示す。 本発明による実施例の特徴は、ファイル装
置に転送される８ヒ゛ットテ゛ータの連続する４組で１画素が記
述されており、４組のうち１組に画像表示の位置情報や
やハ゛イトづれ補正のための制御情報を含むところにある。

【００１７】図２に本発明によるファイル装置とで入出力さ
れるテ゛ータ構造の一例を示す。図中「R2」１６、「B4」１７、
「G7」１８とあるのはテ゛シ゛タル画像テ゛ータのそれぞれRedテ゛ータ
２ヒ゛ット目、Blueテ゛ータ４ヒ゛ット目、Greenテ゛ータ７ヒ゛ット目を示し、
また「HSC」１９、「VSC」２０とあるのは水平位置テ゛ータ、垂
直位置テ゛ータを示し、「PA1」２１、「PA2」２２とあるのはハ゛
イトずれ防止用のテ゛ータを示す。

【００１８】ファイル装置に異常が生じ、再生されたテ゛ータが
欠けたり余分なテ゛ータが挿入されたりして正しくテ゛ータが送
られなかった場合には、第１図のアト゛レスコントローラ１０にお
いて制御テ゛ータのハ゛イトずれ防止ヒ゛ットがテ゛ータのずれを知らせ
補正をかける。すなわち１画素を構成する４ハ゛イトのう
ち、常にテ゛ータずれ防止ヒ゛ットだけを記録時に１か０かに固
定してファイル装置に転送する。再生時に４ハ゛イトごとに現れ
る制御ハ゛イトのうちずれ防止ヒ゛ットについて記録時にきめら
れたテ゛ータと一致しているかどうかを常に監視する。もし
記録時のテ゛ータと異なる場合にはハ゛イトがずれているとして
記録時のずれ防止ヒ゛ットのテ゛ータと一致するまで再生されて
くるテ゛ータをハ゛イト単位で無効にする。このように常に制御ハ
゛イトを監視することにより、Ｒ，Ｇ，Ｂテ゛ータと制御テ゛ータ
との４組が正しく処理されるようにしている。

【００１９】また本実施例ではヒ゛テ゛オメモリに格納されるテ゛
ータ数を640×400画素としたが、Ｓ端子ヒ゛テ゛オ信号の場合に
はより広い表示領域を確保することができ、メモリの容量を
例えば700×525画素に対応したもので構成すれば、垂直
位置信号の（画面のリフレッシュ）間隔が大きくなるものの、
本発明の構成を変更せずにより広い表示領域に対応し、
しかも同様の効果を得ることができる。

【００２０】なお、ファイル装置から影響を受けずに、コーテ゛ッ
ク内部の処理に適したクロックで数ハ゛イトまとめて処理を行え
るように、ファイル装置とのテ゛ータ入出力部分にFIF0メモリを設
けたり、また、ヒ゛テ゛オメモリとテ゛ータセレクト回路、あるいはシフトレシ
゛スタ回路などの各回路間にラッチ回路やハ゛ッファ回路を設ける
などの構成も本発明による構成に含まれるものであり実
施例の一形態である。

【００２１】

【発明の効果】本発明のコーテ゛ック装置によれば、記録時に
おいては、アナロク゛の画像テ゛ータからファイル装置用のテ゛シ゛タルテ゛ータ
を生成するにあたり、垂直同期信号、水平同期信号、ハ゛
イトずれ防止用ヒ゛ットなどの制御信号をファイル装置へ転送する
テ゛ータ４ハ゛イト毎に埋め込むことができる。再生時において
は、ファイル装置からのテ゛ータをアナロク゛の画像テ゛ータに変換する
にあり、ハ゛イトずれを監視しながら垂直同期信号および水
平同期信号などの制御信号をファイル装置用のテ゛ータから順次
再生することができる。

【００２２】このように同期信号と画像テ゛ータの関係が４
組のテ゛ータ単位で明らかになっており、また、制御テ゛ータの中
にハ゛イトずれ防止ヒ゛ットを埋め込むことができるため、ファイル
装置に異常がおこりテ゛シ゛タルテ゛ータに誤りが発生しても後続
のテ゛ータに影響を与えることなく、４組のテ゛ータ単位でハ゛イト
ずれが補正できしかも同期信号に対応した位置に画像を
復活させることができる。

【００２３】さらにテ゛シ゛タルテ゛ータの構成がＲ，Ｇ，Ｂテ゛ータ
の３組と制御テ゛ータの１組で１画素が記述される単純な構
成であるために、ファイル装置の評価を行う場合においてテ゛ー
タの誤りを順次画像に出力することにより、以前に生じた
異常に影響されずにファイル装置の異常が視覚で容易に確認
できる特徴がある。

【図面の簡単な説明】

【図１】本発明による実施例を示すフ゛ロック図である。

【図２】本発明の構成によりファイル装置側と入出力される
テ゛ータの様子の一例を示す説明図である。

【図３】従来の技術を示すフ゛ロック図である。

【符号の説明】

１，２３ 記録部 ２, ２４ 信号分離回路 ３, ２５ ＡＤ変換回路 ４, ２６ アト゛レスコントローラ ５, ２７ ヒ゛テ゛オメモリ ６ テ゛ータセレクト回路 ７, ２８ 再生部 ８ シフトレシ゛スタ回路 ９ テ゛ータラッチ回路 １０, ３０ アト゛レスコントローラ １１, ２９ ヒ゛テ゛オメモリ １２, ３２ ＤＡ変換回路 １３, ３１ 同期信号発生回路 １４, ３３ 信号合成回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】アナロク゛画像テ゛ータをテ゛ータ変換を行うディジタ
   ル変換してディジタル画像データを記録するとともに、
   再生したディジタル画像データをアナログ画像データに
   変換して出力する画像コーテ゛ック装置において、アナロク゛ の画像テ゛ータを連続したハ゛イトテ゛ータに変換する記録部
   及び連続するテ゛シ゛タルハ゛イトテ゛ータからアナロク゛の画像テ゛ータを生
   成する再生部から構成され、 前記記録部は、信号分離回路、ＡＤ変換回路、ヒ゛テ゛オメモ
   リ、アト゛レスコントローラ及びテ゛ータセレクト回路を備えて成り、 また、 前記再生部は、シフトレシ゛スタ回路、テ゛ータラッチ回路、アト゛レスコントロー
   ラ、ヒ゛テ゛オメモリ、ＤＡ変換回路及び信号合成回路を備えて
   成り、 前記信号分離回路は、アナロク゛の画像信号から垂直・水平
   同期信号分離およびＲ、Ｇ、Ｂ(Red、Green、Blue)の色分
   離信号及びＲ、Ｇ、Ｂテ゛シ゛タル信号生成し、該テ゛シ゛タル信号
   を前記ＡＤ変換回路に伝達し、 前記ＡＤ変換回路は、前記信号分離回路から伝達された
   前記Ｒ、Ｇ、Ｂ色信号をテ゛シ゛タル変換し前記ヒ゛テ゛オメモリに伝
   達し、 前記ヒ゛テ゛オメモリは、前記ＡＤ変換回路から伝達された前記
   Ｒ、Ｇ、Ｂテ゛シ゛タル信号を一次的に蓄え、前記アト゛レスコントロー
   ラからのアドレス信号にしたがって前記Ｒ、Ｇ、Ｂ色信
   号を前記テ゛ータセレクト回路に伝達し、 前記アト゛レスコントローラは、前記信号分離回路より与えられる
   １組の制御テ゛ータに含まれる垂直位置テ゛ータと水平位置テ゛ータ
   をもとにしてＲ、Ｇ、Ｂ３組のテ゛シ゛タルテ゛ータを格納するアト
   ゛レスを決定し前記ヒ゛テ゛オメモリに該アト゛レスを伝達しかつ位置デ
   ータを前記テ゛ータセレクト回路に伝達し、 前記テ゛ータセレクト回路は、前記アト゛レスコントローラからの位置デー
   タと前記ヒ゛テ゛オメモリからの前記Ｒ、Ｇ、Ｂ３組のテ゛シ゛タルテ゛
   ータとを組み合わせて４組で１画素を規定し連続したテ゛シ゛
   タルテ゛ータに変換し、画像データとしてファイル装置へ出力
   し、 また、 前記シフトレシ゛スタ回路は、部分の構成は、前記ファイル装置
   からの前記テ゛シ゛タルテ゛ータを４組のテ゛ータに分配するために少
   なくとも４段のシフト結果を保持し、該４組のテ゛ータを前記テ゛
   ータラッチ回路へ転送し、 前記テ゛ータラッチ回路は、シフトクロックの1/4の周波数で前記シフトレシ
   ゛スタ回路からの前記４組のテ゛ータをラッチし前記ヒ゛テ゛オメモリへ転
   送し、 前記アト゛レスコントローラは、前記テ゛ータラッチ回路から出力される前
   記４組ハ゛イトテ゛ータのうち１組の制御テ゛ータ及び前記テ゛ータラッチ
   回路からの前記位置データから垂直・水平位置テ゛ータを生
   成し前記ＤＡ変換回路へ伝達し、 前記ヒ゛テ゛オメモリは、残りの３組の前記Ｒ、Ｇ、Ｂテ゛ータを前
   記アト゛レスコントローラから生成されるアト゛レスに従って前記ＤＡ変
   換回路へ伝達し、 前記ＤＡ変換回路は前記ヒ゛テ゛オメモリから出力される前記テ゛
   シ゛タルテ゛ータを受けてアナロク゛画像信号を生成し前記信号合成
   回路へ伝達し、 前記信号合成回路は、前記ＤＡ変換回路からの前記Ｒ、
   Ｇ、Ｂアナロク゛信号とを合成しアナロク゛の画像信号を生成する
   ことを特徴とする画像コーテ゛ック装置。
2. 【請求項２】前記アト゛レスコントローラから出力されるヒ゛ットずれ
   およびテ゛ータずれを防止する１組の制御テ゛ータと、前記ヒ゛テ゛
   オメモリからの前記Ｒ、Ｇ、Ｂのテ゛シ゛タルテ゛ータとを組み合わせ
   て４組で１画素を規定し、連続したテ゛シ゛タルテ゛ータに変換
   し、ファイル装置に転送される８ヒ゛ットテ゛ータの連続する４組で
   １画素を記述し、該４組のうち１組に画像表示の位置情
   報ややハ゛イトづれ補正のための制御情報を含ませることを
   特徴とする請求項１に記載の画像コーテ゛ック装置。