JP2625731B2 - ディジタル信号伝送方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 伝送フォーマットにおいてワードｂをデータ格納配置
の基本単位とする伝送路を用いてワードａからなるディ
ジタル信号Ａのデータを伝送するためのディジタル信号
伝送方法に関するものである。

従来の技術 ワードｂからなるディジタル信号Ｂ用の伝送路（記録
再生装置を含む）を用いて、データ語長等の異ったディ
ジタル信号Ａを伝送（または記録再生）することは広く
行なわれている。

例えば特開昭60−209970号公報に示されているよう
に、サブナイキスト標本化時間軸圧縮多重方式による高
品位テレビジョン信号（以下MUSE信号と称する。）を、
画面周辺部分の一部削減やそのデータ語長を短く、例え
ば7bitまたは6bitに低減し信号の変換を行なってNTSC方
式テレビジョン信号用のディジタルVTR（Video Tape Re
corder）（データ語長8bit）に記録再生する方法が提案
されている。このような場合においても効率良く伝送す
るために例えば7bitのデータは順次詰めて8bitのデータ
に変換されている。

第６図はこのような従来のディジタル信号伝送方法に
おける信号変換方法を説明するためのディジタル信号A,
Bのデータ構成図である。同図は語長7bitのディジタル
信号Ａの８語が語長8bitのディジタル信号Ｂの７語に変
換される場合を示している。

順次入力されるディジタル信号Ａを８ワード（a₁,a₂,
…,a₈）を単位とし、語長7bitのデータを分割して順次
詰めて語長8bit7ワード（b₁,b₂,…,a₇）のディジタル信
号Ｂに変換し、順次出力される。伝送されたディジタル
信号Ｂは逆の変換によりディジタル信号Ａとなる。

発明が解決しようとする問題点 しかしながら上記のような変換を行なう伝送方式では
（特にディジタルVTR等においては）リードソロモン符
号などによりワードｂ（語長８ビット）を単独とする誤
り検出、誤り訂正が行なわれているので、ディジタル信
号Ｂをディジタル信号Ａに変換する場合において次のよ
うな問題を生じる。

（イ） ディジタル信号Ｂのワードb₁〜b₇の各ワード内
に配置されているディジタル信号Ａのワードa₁〜a₈のデ
ータ境界位置がすべて異なっているので、変換の単位で
あるディジタル信号Ｂの７ワードの区切りを誤ると変換
後得られた８ワードのディジタル信号Ａはすべて誤りと
なる。

（ロ） ディジタル信号Ｂの各ワード内には、ディジタ
ル信号Ａの隣り合った２つのワードの一部が存在してい
るので、ディジタル信号Ｂの訂正できなかった１ワード
の誤りが変換後ディジタル信号Ａの隣り合った２つのワ
ードの誤りとなってしまう。例えばワードb₄が誤りとな
ればワードa₄,a₅が誤りとなる。誤りを生じたワードは
誤りのない近隣のワードを用いて修整するが、誤りが連
続した２つのワードであるため、修整の精度が劣化して
しまう。

本発明はかかる点に鑑み、伝送中における誤り発生に
よる信号劣化の少ないディジタル信号伝送方法を提供す
ることを目的とする。

問題点を解決するための手段 第１の本発明は、ワードｂ単位で誤り訂正を行なうデ
ィジタル伝送路を用いてワードａからなるディジタル信
号を伝送するディジタル信号伝送方法であって、所定数
の前記ワードｂからなり少なくとも１つのワードａを配
置できる容量を有する少領域を複数有するデータ格納領
域に前記ワードａを配置して伝送するに際し、以下の２
ステップすなわち、 複数の前記小領域にまたがって分割されることなく、
前記ワードａを配置する第１のステップと、前記第１の
ステップにおいて前記各小両域内に配置できなかったワ
ードａを、分割し、複数の小領域の空き部分すなわちワ
ードａの配置されていない部分に配置する第２のステッ
プとを備えたことを特徴とするディジタル信号伝送方法
である。

第２の本発明は、第１のディジタル信号を第２のディ
ジタル信号の形態に変換し第２のディジタル信号用のデ
ィジタル伝送路を用いて伝送するディジタル信号伝送方
法であって、前記第１のディジタル信号を第２のディジ
タル信号の形態に変換する変換ステップと、前記変換ス
テップからの第２のディジタル信号を入力とし誤り訂正
符号化を行なって前記伝送路に送信する送信ステップ
と、前記伝送路からの信号を受信し前記誤り訂正符号の
復号を行なって第２のディジタル信号を出力する受信ス
テップと、前記受信ステップからの第２のディジタル信
号を入力とし、前記変換ステップの変換とは逆の変換処
理を行なって第１のディジタル信号を出力する逆変換ス
テップとを備え、前記受信ステップは、誤り訂正できな
い第２のディジタル信号を出力する際は、第２のディジ
タル信号に対する誤り修整処理を行なわす、誤りが生じ
ていることを表わす誤り発生情報を第２のディジタル信
号とともに前記逆変換ステップへ送り、前記逆変換ステ
ップは、第２のディジタル信号に対し逆変換を行なって
第１のディジタル信号を得るに際し、前記誤り発生情報
を用いて前記第１のディジタル信号に対する誤り修整処
理を行なうことを特徴とするディジタル信号伝送方法で
ある。

作用 第１の発明において、ワードａの大部分は、第１のス
テップで配置され、これらは分割されることなく各小領
域内に配置される。ワードａは分割されることなく、配
置されるので１つのワードａを配置するのに使用される
ワードｂの数が少ないので、ワードｂ単位で発生する誤
りの影響は確率的に低くできる。すなわち誤り確率の低
いワードａを多くできる。第２のステップでは、第１の
ステップにおいて前記各小領域内に配置できなかったワ
ードａを、配置されずに空き部分を生じている複数の小
領域に分割して配置する。第２のステップで配置される
ワードａは、分割して配置されるため１つのワードａの
配置に使用されるワードｂの数が増加しても、誤り確率
は高くなる。しかしながら、そのワードａの数が少ない
ので全体としても従来の方法に比べてワードａの誤りに
よる信号劣化を小さくできるものである。

さらにデータ相関の強い可能性の高い複数のワードａ
の配置において、少なくとも同一の前記小領域内に配置
されないものが１つ以上あるように配置することによ
り、ワードｂ単位の誤りが生じた小領域に配置されたワ
ードａに対し、別の小領域に配置され相関の強い別のワ
ードａを用いて精度よく修整が行なえる。

第２の発明において、誤り訂正ができない伝送誤りを
生じた場合、受信ステップは、第２のディジタル信号
（の形態となっている第１のディジタル信号）に劣化は
生じず、さらに誤り発生情報を前記逆変換ステップに伝
えるので、逆変換ステップは第２のディジタル信号を逆
変換して第１のディジタル信号を得るだけでなく、第１
のディジタル信号に対する誤り修整処理ができる。これ
により誤り訂正が不能な伝送誤りが発生しても劣化の少
ない第１のディジタル信号を再現できる。

第１の実施例においてMUSE信号、NTSC信号がそれぞれ
第１のディジタル信号、第２のディジタル信号に対応
し、ディジタルVTRが第２のディジタル信号用のディジ
タル伝送路に対応している。一般にディジタル伝送路
（広義の伝送路で記録再生系を含む）は、誤り訂正符号
化、伝送符号化等により送信データがそのまま劣化なく
受信される伝送路である。

なお、本願においてワードｂは、誤り訂正符号化によ
って定まり、誤り検出の単位（通常一定語長）となる符
号語（データワード）であり、ワードａは通常のデータ
の符号語（データワード）を意味し、符号語により一意
に語長の定まるデータである。

実施例 第２図は本発明のディジタル信号伝送方法を用いた第
１の実施例におけるMUSE信号の記録再生装置のブロック
図である。これはMUSE信号をNTSC信号の形態に変換して
NTSC用ディジタルVTRに記録再生するものである。第２
図において201はディジタルMUSE信号の入力端子、202は
MUSE信号により記録すべき必要な情報をとり出し、NTSC
方式テレビジョン信号（以下NTSC信号と称する）の形態
に変換する、またはその逆変換を行なうMUSEアダプタ、
203はディジタルNTSC信号を録画再生するディジタルVT
R、204はディジタルMUSE信号の出力端子、205はMUSE信
号より必要かつ十分な映像情報を分離し、ディジタルVT
Rに記録できる情報量以下に（データ語長を7bitに、有
効画素数を約90％）に制限した信号すなわち記録信号発
生器、206,211はMUSE信号やNTSC信号のブランキング期
間、サンプルレートの違いによる相対的なデータ転送ス
ピードの変動を吸収するためのバッファメモリ、207は
データ語長7bitのディジタル信号Ａを８ワード毎に、デ
ータ語長8bit7ワードのディジタル信号Ｂに順次変換す
る信号変換器、208はディジタル信号ＢをNTSC信号の形
態にするために同期信号等を付加するNTSC同期付加器、
209は再生されたディジタルNTSC信号の同期信号を検出
し、同期信号等を除去してディジタル信号Ｂを得るNTSC
同期検出器、210はディジタル信号Ｂをディジタル信号
Ａに変換する信号変換器、212はバッファメモリ211より
読み出された信号に同期信号等を付加してMUSE信号を再
生するMUSE同期付加器、213は誤り訂正符号器、214はID
や同期パターンを付加する同期発生器、215は変調器、2
16は記録再生ヘッド、217は磁気テープ、218は復調器、
219は同期検出器、220は時間軸変動を除去するTBC、221
は誤り訂正を行ないNTSC信号を再生する誤り訂正器（訂
正できない誤りに対して通常修整を行なうが、NTSC信号
に対する修整であってMUSE信号に対する修整ではない。
従って本実施例においては修整機能は停止させ、訂正の
できない誤りが発生したか否かの情報1bitをワードに毎
に再生ディジタルNTSC信号とともに出力するものとす
る。）である。

第３図a,bはそれぞれ変換器207,210のブロック図を示
すものである。第３図ａにおいて301はディジタル信号
Ａの入力端子、302,307はスイッチ、303,305は7bit語長
７段のシフトレジスタ、304,306は7bitデータを並列に
入力し、1bitずつ直列に出力するPS変換レジスタ、308
はディジタル信号Ｂの出力端子であり、第３図ｂにおい
て309はディジタル信号Ｂの入力端子、310,315はスイッ
チ、311,313は7bit語長の７段のシフトレジスタ、312,3
14は1bit直列入力7bit並列出力のSP変換レジスタ、316
はディジタル信号Ａの出力端子である。

以上のように構成された本実施例のディジタル信号伝
送方法について以下その方法，動作を説明する。

記録時端子201よりMUSEアダプタ202へ入力されたMUSE
信号は記録信号発生器205により必要な情報のみが取り
出された語長7bitの記録信号となり、さらにバッファメ
モリ206を介してディジタル信号Ａとなる。信号変換器2
07は7bit語長のディジタル信号Ａを８ワード毎に、語長
8bit7ワードのディジタル信号Ｂに変換する。ディジタ
ル信号ＢはNTSC同期付加器208によりディジタルNTSC信
号の形態となってMUSEアダプタ202より出力され、ディ
ジタルVTR203に入力される。誤り訂正符号器213、同期
発生器214、変調器215を介して記録再生ヘッド216によ
り磁気テープ217に記録される。

再生時、磁気テープ217より記録再生ヘッド216を用い
て再生された信号は復調器218、同期検出器219、TBC22
0、誤り訂正器221を介してMUSE信号の情報が詰め込まれ
ているディジタルNTBC信号が出力される。同時に誤り訂
正器221により訂正できなかった誤りの発生しているワ
ードについては1bitの誤り発生情報が付加して出力され
る。ディジタルVTR203より出力されたディジタルNTSC信
号はMUSEアダプタ202内のNTSC同期検出器209によりディ
ジタル信号Ｂとなる。信号変換器210は8bit語長のディ
ジタル信号Ｂを７ワード毎に語長7bit8ワードのディジ
タル信号Ａに変換する。ディジタル信号Ａはハッファメ
モリ211を介して記録信号となり、MUSE同期付加器204に
よりMUSE同期信号等の付加されたディジタルMUSE信号が
再生され端子204より出力される。

信号変換器207の動作を第３図ａにより説明する。端
子301より入力されたディジタル信号Ａは８ワード毎に
出力を切換えるスイッチ302を介して、８ワードずつシ
フトレジスタ303とPS変換レジスタ304の組合せと、シフ
トレジスタ305とPS変換レジスタ306の組合せとへ交互に
書き込まれ、書き込みの完了したレジスタの組合せはス
イッチ307を介して交互に読み出される。８ワードa₁,
a₂,…,a₈の最初の７ワードは順番にシフトレジスタ303
または305へ書き込まれ、最後のワードa₈はPS変換レジ
スタ304または306へ書き込まれる。スイッチ307はこれ
ら書き込みの完了した組合せのレジスタ出力を交互に選
択する。書込みの完了した組合せにおいてレジスタ（30
3または305）は7bitずつ並列に書き込まれた順に、PS変
換レジスタ（304または306）は1bitずつ直列に同一クロ
ックでシフトして読み出されるので8bit7ワードb₁,b₂,
…,b₇のディジタル信号Ｂがスイッチ307を介して出力端
子308より出力される。この読み出しが完了するとスイ
ッチ307は書き込みの完了した他方の組合せのレジスタ
を選択するので連続して信号変換を行なうことができ
る。

信号変換器210の動作を第３図ｂにより説明する。端
子309より入力されたディジタル信号Ｂは７ワード毎に
出力を切換えるスイッチ310を介して７ワードずつシフ
トレジスタ311とSP変換レジスタ312の組合せと、シフト
レジスタ313とSP変換レジスタ314の組合せとへ交互に書
き込まれ、書き込みの完了した組合せのレジスタはスイ
ッチ315を介して交互に読み出される。ディジタル信号
Ｂの７ワードb₁,b₂,…,b₇の上位7bitはシフトレジスタ
（311または313）へ、７ワードの下位1bitはSP変換レジ
スタ（312または313）へ同一のクロックでシフトしなが
ら書き込まれる。書き込みの完了した組合せのレジスタ
において、まずシフトレジスタ（311または313）より書
き込まれた順に7bit語長のデータとして７ワードa₁,a₂,
…,a₇がシフトしながら順次読み出され、続いて、SP変
換レジスタ（312または314）より並列に7bit語長のデー
タa₈が読み出される。読み出されたワードa₈,…,a₈はス
イッチ315を介して出力端子316より出力される。この読
み出しが完了するとスイッチ315は書き込みの完了した
他方の組合せのレジスタを選択するので連続して信号変
換を行なうことができる。

第１図に本実施例におけるディジタル信号Ａの８ワー
ドとこれに対応するディジタル信号Ｂの７ワードのデー
タ構成図を示す。なお、実施例１の第１図においては、
ワードb1,b2,…,b7が前記小領域に相当し、ワードb1か
らb7すべてを合わせたものが前記所定容量のデータ格納
領域であり、前記小領域はそれぞれ１つのワードｂより
構成されている。同図においてディジタル信号Ｂの各ワ
ード内に配置されているディジタル信号Ａの２つのワー
ドはすべて上位7bitと下位1bitとに分けて配置されてい
る。

特許請求の範囲に対応して図１を説明すると、次のよ
うになる。本実施例においてはワードａ、ワードｂの語
長がそれぞれ7bit 8bitで、１つのワードａを配置可能
な最小のワードｂの数は１つであるので、伝送フォーマ
ット（ここではディジタルVTRの伝送フォーマット）の
データ格納領域は１つのワードｂからなる小領域に分割
されている。この小領域にワードａが８個中７個の割合
でワードa₁、a₂、a₃、a₄、a₅、a₆、a₇がそれぞれワード
b₁、b₂、a₃、a₄、a₅、a₆、a₇の上位７ビットに配置され
（ステップ１）、７つのワードｂの最下位ビットに前記
８個のワードａの残りの１ワードa₈が７つに分割されて
配置される（ステップ２）。

従ってディジタル信号Ｂをディジタル信号Ａに変換す
る際に変換の単位であるディジタル信号Ｂの７ワードの
区切り位置を誤って変換しても誤って変換されるのはワ
ードa8のみであり残り７個のワードa₁,a₂,…,a₇は正し
い元のデータになる誤った変換によって得られる誤った
ワードa₈がこれら正しい値のワードの間の誤った位置に
挿入されるので一部ワードの位置がずれて歪みを生じる
が、すべてのワードを誤って変換されることはなく、デ
ィジタル信号Ａの概要が再現できるという利点が得られ
る。またディジタル信号Ｂの同一ワード内に配置された
ディジタル信号Ａの２つのワード（例えばワードb₄内に
はワードa₄とワードa₈の一部が配置されている。）が互
いに隣接したワードである組合せはワードb₇のみである
（但しディジタル信号A16ワードをディジタル信号Ｂの1
4ワードに対応させればこのような組合せのワードは０
にできる。）従ってディジタルVTR203内の誤り訂正器21
1により検出された訂正できない誤りのワードがb₇でな
ければ、変換後得られるディジタル信号Ａにおいて連続
した２ワードが誤りとなることはないので制度良く補間
による修整を行なうことができる。

MUSE信号の２ライン分のデータをNTSC信号の１ライン
に対応させておけば、データ語長を変える信号変換を行
なっても第１図に示すデータ構成とすることによりディ
ジタルVTR203のNTSC信号出力をNTSC用モニタテレビに入
力してMUSE信号の映像の概要を見ることができる（1/4
に時間軸圧縮された色差信号が左に、輝度信号が右に配
置された画像の奇数ラインのみで構成された画像と偶数
ラインのみで構成された画像が左右に分かれて見え
る）。データa₈のデータがワードb₁,…,b₇の各ワードに
対して1bitずつ分割して配置されているので、このデー
タを切り離してからDA変換してアナログのNTSC信号にす
べきである。しかしながら分割されたデータは最下位bi
tに配置されているため切り離すことなく、すなわちデ
ィジタルVTR203に何ら改造することなくDA変換しても信
号劣化小さい。

ワードa₁,a₂,…,a₇はワードb₁,b₂,…,b₇に一対一に対
応しているので誤る確率は同じとなるが、ワードa₈はワ
ードb₁,b₂,…,b₇に分割されているので誤る確率が高く
なっている。しかしながら発生する誤りは通常ワードa₈
の一部のみであり、ワードa₈の誤った部分のbitパター
ンを変えてとり得る値と近隣のデータより補間して得ら
れる値とを比較し、その差が最も小さくなるようにワー
ドa₈の誤った部分のbitパターンを決定することにより
精度の良い修整を行なうことができる。例えばワードb₅
が誤りとなった場合ワードa₈のbit5（a₈₅）が誤りとな
る。ディジタル信号Ａのワードa₈の次のワードをa₁′と
し、ワードa₇,a₁′の値およびワードa₈の真値を２進表
現でそれぞれ0100100（10進表現では36）,0110000（10
進表現では48）、0101001（10進表現では41）とすれ
ば、ワードa₈の補間値a₈′は直線補間の場合（ワード
a₇,a₁′の加算平均値で）２進表現では0101010（10進表
現では42）となる。誤っているbitを×印で表わすもの
ですれば、ワードa₈は２進表現で01×1001となる。誤っ
ているのは1bitのみであるのでとり得るbitパターンは
１か０で、この時ワードa₈で取り得る値は２進表現で01
11001（10進表現で57）か0101001（10進表現で41）のど
ちらかである。これらの値の内、補間値ａ′_８との差が
最も小さい（すなわち相関がある）のは誤っている部分
のbitパターンを０とした場合であるので、正しいbitパ
ターンは０であると高い確率で予測できる。このように
訂正に近い精度の良い修整が行なえるのでワードa₈の誤
り確率は実質的に以上の修整によりワードa₁,…,a₇の低
い誤り確率に近づけることができる。第３図ｂにはこの
修整処理のブロックを省略しているが同図のスイッチ31
5の後段に位置するものである。

以上のように本実施例によれば、ワードa₁,…,a₇をワ
ードb₁,…,b₇内の一定位置（bit2〜７）に配置し、残り
のワードa₈を分割してワードb₁,…,b₇内のbit1へ配置す
ることにより、ワードb₁,…,b₇をワードa₁,…,a₈に変換
する際、ディジタル信号Ｂの７ワード毎の区切りを誤っ
て変換した場合の信号劣化を小さくでき、また誤りの発
生したワードを精度良く修整することができる。さらに
ディジタルVTR203のNTSC信号出力により安価なNTSC用モ
ニタTVでMUSE信号の概要を見ることができる。

第４図a,bはそれぞれ前記第１の実施例においてディ
ジタル信号Ａのデータ語長を6bit、ディジタル信号Ｂの
データ語長を8bitした第２の実施例における変換器207,
210の構成図を示すものである。第４図ａにおいて401は
ディジタル信号Ａの入力端子、402はスイッチ、403は第
１のブロック、403は第１のブロックと同一構成である
第２のブロック、405はスイッチ、406はディジタル信号
Ｂの出力端子、403は１入力８出力のスイッチ、408,…,
413は6bitのレジスタ、414,…,419は2bitのレジスタ、4
02は６入力１出力のスイッチである。第２のブロックは
第１のブロックと同一構成であり内部にあるスイッチ，
レジスタは第１のブロック内に存在するスイッチ，レジ
スタの符号に「′」を符して示す。第４図ｂにおいて42
1はディジタル信号Ｂの入力端子、422はスイッチ、423
は第３のブロック、424は第３のブロックと同一構成で
ある第４のブロック、425はスイッチ、426はディジタル
信号Ａの出力端子、427は１入力６出力のスイッチ、42
8,…,433は6bitのレジスタ、434,…,439は2bitのレジス
タ、440は８入力１出力のスイッチである。第４のブロ
ックは第３のブロックと同一構成であり内部にあるスイ
ッチ，レジスタは第３のブロック内に存在するスイッ
チ，レジスタの符号に「′」を符して示す。

データ語長6bitのディジタル信号Ａを８ワード毎にデ
ータ語長8bit6ワードのディジタル信号Ｂに順次変換す
る変換器の動作を第４図ａにより説明する。端子401よ
り入力されたディジタル信号Ａは８ワード毎に出力を切
換えるスイッチ402を介して８ワードずつ第１のブロッ
ク内のレジスタと、第２のブロック内のレジスタとへ交
互に書き込まれ、書き込みの完了したブロック内のレジ
スタはスイッチ405を介して交互に読み出される。８ワ
ード毎に区切られたディジタル信号Ａのワードa₁,a₂,
a₄,a₅,a₆,a₈はそれぞれ第１のブロック内のスイッチ407
を介してレジスタ408,409,410,411,412,413へ、または
それぞれ第２のブロック内のスイッチ407′を介してレ
ジスタ408′,409′,410′,411′,412′,413′へ書き込
まれ、ワードa₃,a₇はそれぞれスイッチ403またはスイッ
チ403′を介して上位から2bitずつ分割されてレジスタ4
17,418,419,414,415,416へ、またはレジスタ417′,41
8′,419′,414′,415′,416′へ書込まれる。第１のブ
ロック内のすべてのレジスタへの書込みが完了すると6b
itのレジスタと2bitのレジスタの組合せすなわちレジス
タ（408,409）、（410,416）、（411,417）、（412,41
8）、（413,419）が順番にスイッチ420を介して読み出
され、8bit語長のディジタル信号Ｂのワードb₁,b₂,…,b
₆となって端子406より出力される。第１のブロック内の
全レジスタの読み出しが完了すると再び書き込みが開始
されると同時に書き込みの完了した第２のブロック内の
レジスタが同様にしてスイッチ405を介して端子406より
読み出されるので連続して交換を行なうことができる。

データ語長8bitのディジタル信号Ｂを６ワード毎にデ
ータ語長6bit8ワードのディジタル信号Ｂに順次変換す
る変換器の動作を第４図ｂにより説明する。端子421よ
り入力されたディジタル信号Ｂは６ワード毎に出力を切
換えるスイッチ422を介して６ワードずつ第３のブロッ
ク内のレジスタと、第４のブロック内のレジスタとへ交
互に書き込まれ、書き込みの完了したブロック内のレジ
スタはスイッチ425を介して交互に読み出される。スイ
ッチ427により６ワード毎に区切られたディジタル信号
Ｂのワードb₁,b₂,…,b₆は、それぞれ上位6bitと下位2bi
tとに分けられ、6bitのレジスタと2bitのレジスタの組
合せすなわち第３のブロック内においてはレジスタ（42
8,434）、（429,435）、（430,436）、（431,437）、
（432,438）、（433,439）へ順番に書き込まれる。書き
込みが完了するとスイッチ440により順次選択されてレ
ジスタ428,429が読み出されてワードa₁,a₂となり、続い
て2bitのレジスタ437,438,439が同時に読み出されてワ
ードa₃となり、レジスタ430,431,432が読み出されてワ
ードa₄,a₅,a₆となり、2bitのレジスタ434,435,436が同
時に読み出されてワードa₇となり、レジスタ433が読み
出されてワードa₈となり、スイッチ425を介して端子426
よりディジタル信号Ａが出力される。第４のブロック内
における動作も同じで、第３のブロック内のレジスタの
読み出しが完了すると直ちに書き込み状態になり、第４
のブロック内のレジスタの読み出しが開始されるので連
続して変換を行なうことができる。

第５図に第４図に示した変換器におけるディジタル信
号Ａの８ワードとこれに対応するディジタル信号Ｂの６
ワードのデータ構成図を示す。同図においてディジタル
信号Ｂの各ワード内に配置されているディジタル信号Ａ
の２つのワードはすべて上位5bitと下位2bitとに分けて
配置されている。従ってディジタル信号Ｂをディジタル
信号Ａに変換する際に変換の単位であるディジタル信号
Ｂの６ワード毎の区切り位置を誤って変換しても誤って
変換されるのはワードa₃,a₈のみで、残り６ワードa₁,
a₂,a₄,a₅,a₈は正しい元のデータになる。誤った変換に
よって得られるデータa₃,a₇がこれに正しい値のワード
の間の誤った位置に挿入されるので一部ワードの位置が
ずれて歪みを生じるが、すべてのワードを誤って変換さ
れることはなく、ディジタル信号Ａが概略再現できると
いう利点が得られる。またディジタル信号Ｂの同ワード
内に配置されたディジタル信号Ａの２つのワード（例え
ばb₄内にはワードa₅とワードa₃の一部が配置されてい
る。）が互いに隣接したワードである組み合わせはな
い。従ってディジタルVTR203内の誤り訂正器221により
検出されたディジタル信号Ｂの誤ったワードを変換して
得られるディジタル信号Ａのワードに対する修整を精度
良く行なうことができる。誤り確率の高いワードa₃,a₇
については第１の実施例と同様に補間値との相関を用い
て精度の良い修整が行なうことができる。

以上のように本実施例によれば、ワードa₁,a₂,a₄,a₅,
a₆,a₈をワードb₁,b₂,…,b₆内の一定位置（bit3〜８）に
配置し、残りのワードa₃,a₈を分割してワードb₁,…,b₆
内の下位2bitへ配置することにより、信号変換する際の
６ワード毎の区切りを誤って変換した場合における信号
劣化を小さくでき、変換後のワードに対して訂正できな
い伝送誤りの修整を精度良く行なうことができる。

なお、本発明は実施例に示した記録再生装置への応用
に限定されるものではなく、語長を変えてディジタル信
号を伝送する場合、各種伝送路に広く応用できるもので
ある。実施例においては変換単位における前後の信号の
総bit数ｍ・M,n・Ｎを等しくしたが、伝送効率の低下を
許せばｍ・Ｍ≦ｎ・Ｎとしても良い。また、ディジタル
信号A,Bの語長は上記実施例に限定されるものではな
く、例えばワードａが3bit,ワードｂが7bitで１つのワ
ードｂに２つのワードａを配置し、残り1bitへ残ったワ
ードａを分割して配置する変換など各種考えられる。さ
らに前記２信号の語長m,n bitがｍ＞ｎなる関係である
場合においてもディジタル信号ＢのＦワード（但しｍ＜
Ｆ・ｎ）を１ワード（語長ｎ′＝Ｆ・ｎ）とする信号を
改めてディジタル信号Ｂと再定義すれば応用が可能であ
る。これは特許請求の範囲において小領域がＦ個のワー
ドｂで構成されていることに対応し、Ｆを所定値以上に
選ぶことにより、ワードａ、ワードｂ単体の語長の大小
に関係なく、少なくとも１つのワードａを配置できる容
量を有する小領域で構成できることを意味している。前
記実施例においてすべて単純なＦ＝１の場合である。な
お、実施例では前記小領域のサイズをすべて同じとした
が、これに限定されるものではない。またワードａの語
長が固定であったが、固定でなくてもよいことはもちろ
んである。

発明の効果 以上説明したように、本発明によれば伝送路の誤りに
よって生じる信号劣化を小さくでき、その実用的効果は
大きい。

【図面の簡単な説明】

第１図は本発明における一実施例における信号交換の入
出力信号のデータ構成図、第２図は同実施例におけるMU
SE信号の記録再生装置の構成図、第３図は7bit語長のデ
ィジタル信号Ａを8bit語長のディジタル信号Ｂへ変換す
る信号変換器（同図ａ）およびその逆の交換を行なう信
号変換器（同図ｂ）の構成図、第４図は本発明の第２の
実施例の6bit語長のディジタル信号Ａを8bit語長のディ
ジタル信号に変換する信号変換器（同図ａ）およびその
逆変換を行なう信号変換器（同図ｂ）の構成図、第５図
は第４図に示した信号変換器の出力信号のデータ構成
図、第６図は従来の信号変換における入出力すなわち7b
it語長８ワードのディジタル信号Ａと8bit語長７ワード
のディジタル信号Ｂのデータ構成図である。 302,307,310,315……スイッチ、303,305,311,313……7b
it並列入出力７段のシフトレジスタ、304,306……7bit
並列入力1bit直列出力のPS交換レジスタ、312,314……1
bit直列入力7bit並列出力のSP交換レジスタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ワードｂ単位で誤り訂正を行なうディジタ
   ル伝送路を用いてワードａからなるディジタル信号を伝
   送するディジタル信号伝送方法であって、 所定数の前記ワードｂからなり少なくとも１つのワード
   ａを配置できる容量を有する少領域を複数有するデータ
   格納領域に前記ワードａを配置して伝送するに際し、 複数の前記小領域にまたがって分割されることなく前記
   ワードａを配置する第１のステップと、 前記第１のステップにおいて前記各小領域内に配置でき
   なかったワードａを、分割し、複数の小領域の空き部分
   すなわちワードａの配置されていない部分に配置する第
   ２のステップを備えたことを特徴とするディジタル信号
   伝送方法。
2. 【請求項２】第１のディジタル信号を第２のディジタル
   信号の形態に変換し第２のディジタル信号用のディジタ
   ル伝送路を用いて伝送するディジタル信号伝送方法であ
   って、 前記第１のディジタル信号を第２のディジタル信号の形
   態に変換する変換ステップと、前記変換ステップからの
   第２のディジタル信号を入力とし誤り訂正符号化を行な
   って前記伝送路に送信する送信ステップと、前記伝送路
   からの信号を受信し誤り訂正符号の復号を行なって第２
   のディジタル信号を出力する受信ステップと、前記受信
   ステップからの第２のディジタル信号を入力とし、前記
   変換ステップの変換とは逆の変換処理を行なって第１の
   ディジタル信号を出力する逆変換ステップとを備え、 前記受信ステップは、誤り訂正できない第２のディジタ
   ル信号を出力する際は、第２のディジタル信号に対する
   誤り修整処理を行なわす、誤りが生じていることを表わ
   す誤り発生情報を第２のディジタル信号とともに前記逆
   変換ステップへ送り、前記逆変換ステップは、第２のデ
   ィジタル信号に対し逆変換を行なって第１のディジタル
   信号を得るに際し、前記誤り発生情報を用いて前記第１
   のディジタル信号に対する誤り修整処理を行なうことを
   特徴とするディジタル信号伝送方法。