JPH06339101A

JPH06339101A - 撮像記録装置

Info

Publication number: JPH06339101A
Application number: JP5152981A
Authority: JP
Inventors: Teruo Hieda; 輝夫稗田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-05-31
Filing date: 1993-05-31
Publication date: 1994-12-06
Anticipated expiration: 2017-05-13
Also published as: JP3281454B2

Abstract

(57)【要約】【目的】撮像信号をディジタル記録する装置の回路構
成を簡素化できるようにすることを目的とする。【構成】撮像を行う部分２を作動させるための第１の
クロックレートの撮像ビデオ信号データと、記録を行う
部分２１を作動させるための第２のクロックレートのビ
デオ信号データとを、電子的に画像の拡大または縮小を
行う電子ズーム回路７内において変換するようにして、
カメラで形成したビデオ信号をＤ／Ａ変換することなし
にディジタルレコーダ回路２１で記録することができる
装置を構成する際に、電子ズーム回路７内にあるメモリ
や補間回路等を共用することで、装置全体の構成を簡略
化することができるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像記録装置に係わり、
例えば、ディジタル信号処理を行う撮像記録装置に用い
て好適なものである。

【０００２】

【従来の技術】ＣＣＤ等の撮像素子の出力信号を信号処
理してビデオ信号を得るとともに、これをビデオテープ
に記録し、また再生する撮像記録装置は従来より多く提
案されている。これらの撮像記録装置の内、特に近年、
高速のアナログ−デジタル変換器（以下ＡＤコンバー
タ）、デジタル−アナログ変換器（以下ＤＡコンバー
タ）を用いた方式が多く提案されている。

【０００３】上記撮像記録装置は、撮像信号から得たビ
デオ信号をＡＤコンバータでディジタル信号化し、次い
で、ディジタル変調して磁気テープに記録する。また、
上記磁気テープより再生した信号を、ディジタル復調し
てそのディジタル再生ビデオ信号を用いてアナログ信号
化して出力するように構成されていた。

【０００４】また、撮像ビデオ信号を、フィールドメモ
リやラインメモリ、ディジタル演算回路などを用いて、
画像の拡大縮小、スチル、間欠撮影、色や階調の変換な
どの特殊効果を行う方式も提案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、これら
従来提案されているデジタル信号処理方式を用いた撮像
記録装置においては、撮像信号処理回路がアナログ処理
であり、そのアナログ処理回路の出力をディジタルアナ
ログ変換する方式であった。このため、回路規模が大き
いので部品点数が多くなり、消費電流が多くなってしま
う問題があった。また、装置が小型化できなかったり、
あるいはコストが低減できなかったりする問題もあっ
た。

【０００６】また、アナログ信号処理回路とディジタル
信号処理回路とが混在するため、ディジタル信号がアナ
ログ信号へ混入するためなどの干渉により、ＳＮ比が十
分得られなかったり、小型化できなかったりする問題も
あった。

【０００７】また、撮像信号処理回路がアナログ処理で
あったため、このアナログ回路の周波数特性やノイズ特
性、温度変化、回路ごとの特性のバラツキ等の性能で画
質が決まってしまい、高画質化することが難しかった。

【０００８】また、フレームメモリやディジタル演算を
用いた特殊効果を行うためには、更に多くの回路が必要
になり、装置の小型化が難しく、また消費電力も大きく
なってしまっていた。

【０００９】本発明は上述の問題点にかんがみ、撮像信
号をディジタルで記録するようにした装置の回路構成を
簡素化できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】本発明の撮像記録装置
は、電子的に画像の拡大、または縮小を行う電子ズーム
回路を有する撮像記録装置であって、撮像部分を作動さ
せるための第１のクロックと、上記第１のクロックと異
なる周波数であり、記録部分を作動させるための第２の
クロックとを有し、上記電子ズーム回路内において、上
記第１のクロックレートの撮像ビデオ信号データを上記
第２のクロックレートのビデオ信号データに変換するよ
うにしている。

【００１１】また、本発明の他の特徴とするところは、
カラー撮像素子出力信号をＡ／Ｄ変換したディジタル信
号から輝度信号及び色信号を分離して形成する回路を、
複数段の遅延回路と、上記複数段の遅延回路の各出力に
所定の係数を乗じる複数の係数器と、上記複数の係数器
の出力を合算する合算器と、上記複数段の遅延回路から
出力される信号の一部を用いて色信号を形成する色信号
形成回路とで構成している。

【００１２】

【作用】本発明の撮像記録装置は、撮像部分を作動させ
るための第１のクロックレートの撮像ビデオ信号データ
と、記録部分を作動させるための第２のクロックレート
のビデオ信号データとを、電子ズーム回路内において変
換するようにしたので、カメラで形成したビデオ信号を
Ｄ／Ａ変換することなしにディジタルレコーダで記録す
ることが可能なので、画質の劣化を最小限に抑えること
ができるようになるとともに、ディジタル回路部分が多
くなるため、高集積化、低消費電力化、高精度化が可能
となる。

【００１３】

【実施例】以下、本発明の撮像記録装置の一実施例を図
面を参照して説明する。図１は、本実施例の撮像記録装
置の構成図である。図１において、１は撮像レンズであ
り、絞り、光学フィルタを含んでいる。

【００１４】２はカラー撮像素子であるＣＣＤ、３はカ
メラタイミング発生器であり、ＣＣＤ２や、後述する信
号処理回路等に必要なタイミングパルスを発生するため
のものである。また、４はＣＣＤ２の出力を連続化する
サンプルアンドホールドである。

【００１５】次いで、５、１３、１５、１６は、ＡＤコ
ンバータ、６はカメラ信号処理回路であり、フィルタ、
色分離、ガンマ、ゲイン調整、クリップなどをディジタ
ル演算で行う。７はメモリを用いて画像の拡大縮小を行
う電子ズーム回路、８はＹ（輝度）Ｃ（色）分離型の外
部ビデオ信号入力端子、９は複合映像信号の外部ビデオ
入力端子である。

【００１６】１０は入力された複合映像信号からＹ信号
とＣ信号とを取り出すＹＣ分離回路。１１、１２はＹＣ
分離（Ｓ）信号／複合（ＣＯ）信号の切り換え信号に応
じて外部入力信号の種類を切り換えるスイッチ回路、１
４は入力されたＣ信号から色差信号Ｒ−Ｙ、Ｂ−Ｙを分
離、復調する色復調回路である。

【００１７】１７はズーム信号ＺＯＯＭを入力するため
のズーム端子、１８、１９、２０はＣＡＭＥＲＡ（撮像
信号）／ＬＩＮＥ（外部入力）の切り換え信号に応じて
入力信号の種類を切り換えるスイッチ回路、２１はデー
タ圧縮、伸長、ディジタル変調、復調等の信号処理を行
うディジタルレコーダ回路である。

【００１８】２２は記録再生ヘッド、２３はディジタル
ビデオテープ、２４、２５、２６はＲＥＣ（記録）／Ｐ
Ｂ（再生）切り換え信号により、出力信号の種類を切り
換えるスイッチ回路、２８、２９、３０はＤＡコンバー
タ、３１、３２、３３はローパスフィルタ、３４は色差
信号Ｒ−Ｙ、Ｂ−Ｙを入力して、変調色信号Ｃを出力す
る色変調、３５はＹＣ分離型のビデオ出力端子である。

【００１９】このように構成された本実施例の撮像記録
装置は、図１において不図示の制御信号によって発生さ
れるＣＡＭＥＲＡ／ＬＩＮＥ、及びＲＥＣ／ＰＢ信号に
応じてスイッチ１８、１９、２０、２４、２５、２６が
切り換えられることにより、大きく分けてカメラ記録、
外部入力記録、再生の３つの動作モードがある。これら
の各モードにおける動作について順次説明する。

【００２０】まず、カメラ記録モードについて説明す
る。この場合、スイッチ１８、１９、２０はＣＡＭＥＲ
Ａ（Ｃ）側に接続され、スイッチ２４、２５、２６はＲ
ＥＣ（Ｒ）側に接続されている。

【００２１】撮像レンズ１によりＣＣＤ２の撮像面に結
像された被写体像は、ここで光電変換されて電気信号に
なり、カメラタイミング発生器３の発生する駆動信号に
応じて順次読み出されて撮像信号になる。そして、サン
プルアンドホールド回路４で連続化され、ＡＤコンバー
タ５でディジタル撮像信号になる。

【００２２】次いで、カメラ信号処理６で前述のように
フィルタ、色分離、ガンマ調整、クリップ等の信号処理
を受けて輝度信号Ｙ、色差信号Ｒ−Ｙ及びＢ−Ｙとな
る。これらの信号は、次に、電子ズーム回路７に入力さ
れ、ズーム端子１７より入力されるズーム信号ＺＯＯＭ
に応じた倍率で拡大処理、または縮小処理が行われ、次
いで、スイッチ１８、１９、２０を経由してディジタル
レコーダ回路２１に入力される。

【００２３】上記ディジタルレコーダ回路２１では、デ
ータ圧縮、ディジタル変調等の処理が施される。そし
て、その出力のディジタル記録信号は、磁気ヘッド２２
を経由してディジタルビデオテープ２３に記録される。
また、スイッチ１８、１９、２０の出力は、スイッチ２
４、２５、２６をそれぞれ経由してＤＡコンバータ２
８、２９、３０に与えられ、これらのＤＡコンバータ２
８、２９、３０によりそれぞれディジタルアナログ変換
される。

【００２４】上記Ｄ／Ａ変換されたスイッチ１８、１
９、２０の出力は、次に、ローパスフィルタ３１、３
２、３３に与えられ、ここで低域信号が取り出される。
そして、ローパスフィルタ３１の出力は輝度（Ｙ）信号
としてそのまま出力端子３５から不図示のテレビモニタ
などの外部機器にモニター信号として出力される。

【００２５】また、ローパスフィルタ３２、３３の出力
は、色変調回路３４において色副搬送波により平衡変調
されてクロミナンス信号Ｃとなり、出力端子３５から前
述のＹ信号とともに出力される。なお、電子ズーム回路
７にはカメラタイミング発生器３で発生された同期信号
ＨＤ、ＶＤが入力され、電子ズーム回路７はこれらに同
期して動作する。

【００２６】この時、各部の動作を行うためのクロック
信号としては、ＣＣＤ２、サンプルアンドホールド回路
４、ＡＤコンバータ５、カメラ信号処理回路６は、カメ
ラタイミング発生器３の発生するカメラクロック（以下
ＣＣＬＫ）を用いている。

【００２７】また、電子ズーム回路７では、回路の前半
部分ではＣＣＬＫを用い、途中からディジタルレコーダ
回路２１の発生するレコーダクロック（以下ＲＣＬＫ）
を用いており、そのつなぎ目ではクロックレートの変換
を行っている。さらに、ディジタルレコーダ回路２１、
ＤＡコンバータ２８、２９、３０はＲＣＬＫを用いてい
る。

【００２８】このように、クロックが異なるのは、ＣＣ
Ｄ２などはＣＣＤの画素数に応じた基準クロック周波数
（例えば２５万画素を有するＣＣＤの場合は１０ＭＨ
ｚ、３８万画素を有するＣＣＤの場合には約１４ＭＨ
ｚ）を用い、また、ディジタルレコーダ２１は、その記
録フォーマットから決まる基準クロック周波数（例えば
１３．５ＭＨｚ）を用いるためである。

【００２９】したがって、この場合、その２つの間にお
いてクロック周波数を変換しなければならない。ところ
で、クロック周波数を変換するに際し、図１に示される
ように、電子ズーム回路７内で周波数を変換すると、電
子ズーム回路内にあるメモリや補間回路を共用できるた
め、装置全体の構成を簡略化することができる。

【００３０】次に、外部入力記録モードについて説明す
る。この場合、スイッチ１８、１９、２０はＬＩＮＥ
（Ｌ）側に接続され、スイッチ２４、２５、２６はＲＥ
Ｃ（Ｒ）側に接続されている。

【００３１】外部入力信号がＹＣ分離信号の場合は、Ｓ
入力端子８より入力し、スイッチ回路１１、１２を経由
して、Ｙ信号はＡＤコンバータ１３に与えられてＡＤ変
換されディジタルＹ信号となる。

【００３２】また、Ｃ信号は色復調回路１４に与えられ
て色復調され、色差信号Ｒ−Ｙ、Ｂ−Ｙとなる。そし
て、次に、ＡＤコンバータ１５及び１６でそれぞれＡＤ
変換されディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙとなる。

【００３３】また、外部信号が複合映像信号ＣＯの場合
は、複合信号の外部入力端子９から入力される。そし
て、ＹＣ分離回路１０によりＹ信号及びＣ信号に分離さ
れ、スイッチ１１、１２を経由して、色復調回路１４、
ＡＤコンバータ１３、１５、１６により前述と同様にデ
ィジタルＹ信号、ディジタル色差信号Ｒ−Ｙ、Ｂ−Ｙと
なる。

【００３４】それらの信号は、スイッチ回路１８、１
９、２０を経由してディジタルレコーダ回路２１に入力
され、磁気ヘッド２２を通りディジタルビデオテープ２
３に記録される。また、スイッチ１８、１９、２０の出
力は、カメラ記録モードの場合と同様にビデオ信号出力
端子３５よりモニター信号として出力される。

【００３５】この時、各部の動作を行うためのクロック
信号としては、ＡＤコンバータ１３、１５、１６及びデ
ィジタルレコーダ回路２１、ＤＡコンバータ２８、２
９、３０はＲＣＬＫを用いている。

【００３６】上述のように、ディジタルレコーダ２１
は、その記録フォーマットから決まる基準クロック周波
数を用いるため、ＡＤコンバータ１３、１５、１６もそ
のクロックを用いて動作させることにより、装置全体の
簡略化が図れる。

【００３７】次に、再生モードについて説明する。この
場合、スイッチ２４、２５、２６はＰＢ（Ｐ）側に接続
されている。ディジタルビデオテープ２３に記録されて
いるディジタルビデオ信号は、磁気ヘッド２２により再
生された電気信号に変換される。そして、ディジタルレ
コーダ回路２１に与えられ、ここでディジタル復調、デ
ータ伸長等の処理を行い、ディジタルビデオ信号Ｙ、Ｒ
−Ｙ、Ｂ−Ｙを生成する。

【００３８】これらの信号は、スイッチ２４、２５、２
６をそれぞれ経由して、上述の２つのモードと同様にビ
デオ信号出力端子３５よりモニター信号として出力され
る。この時、各部の動作を行うためのクロック信号とし
ては、ディジタルレコーダ回路２１、ＤＡコンバータ２
８、２９、３０はＲＣＬＫを用いている。

【００３９】この実施例では、カメラ信号処理系はＣＣ
Ｄ及びその処理系に最適なクロックを用いて動作させる
ので、高画質な信号が得られる。また、外部入力信号の
処理系はディジタルレコーダのクロックを直接用いてい
るため、回路構成を簡略化できる。特に、外部信号の同
期信号に時間的な変化成分（ジッタ）があっても、その
影響を最小限にすることができる。

【００４０】図２は、図１に示した実施例中の電子ズー
ム回路７の詳細例である。図２において、１０１〜１０
８は入力端子、１０９は係数器、１１０は乗算器、１１
１は制御回路、１１２は１つの信号を拡大処理するズー
ム処理回路、１１３は１垂直期間分の画像信号をメモリ
するフィールドメモリ、１１４は１水平期間分の画像信
号をメモリするラインメモリ、１１５、１１６は１画素
分の画像信号の遅延を行うフリップフロップ（ＦＦ）で
ある。１１７、１１８、１１９、１２０は乗算器、１２
１、１２２、１２３は加算器、１２６、１２７、１２８
は出力端子である。

【００４１】また、１２４、１２５は１１２と同じズー
ム処理回路であるが、説明の簡略のため、詳細の図示を
省いている。なお、各信号のうち、画像信号はデータ幅
たとえば８ビット分の数の信号線があるが、説明の簡略
のため単一の線で示している。

【００４２】ズーム信号入力端子１０２から入力された
ズーム信号ＺＯＯＭは、制御回路１１１に垂直ズーム係
数ＶＺＯＯＭとして入力されるとともに、乗算器１１０
に入力される。

【００４３】乗算器１１０の他方の入力端子には、係数
器１０９からの係数信号が入力されている。係数器１０
９は、図１中のカメラタイミング発生器３から与えられ
るＣＣＬＫの周波数ＦＣＣＬＫと、ディジタルレコーダ
回路２１から与えられるＲＣＬＫの周波数ＦＲＣＬＫの
比率ＦＲＣＬＫ／ＦＣＣＬＫとが書き込まれており、そ
の値と、ズーム信号の乗算値とが乗算器１１０から出力
され、制御回路１１１に水平ズーム係数ＨＺＯＯＭとし
て入力される。

【００４４】制御回路１１１では、入力されたＨＤ、Ｖ
Ｄ、ＲＣＫにより画面上の位置を求め、ＨＺＯＯＭ、Ｖ
ＺＯＯＭより補間係数Ｘ１、Ｘ２、Ｘ３、Ｘ４及び水平
クロックイネーブル信号ＣＥ、及び読み出し水平同期信
号ＲＨＤを発生し、これらの信号を用いズーム処理回路
７の動作を制御する。

【００４５】Ｙ入力端子１０３から入力された輝度信号
Ｙは、ズーム処理回路１１２に入力され、まず、フィー
ルドメモリ１１３で１垂直期間分の信号が記憶される。
フィールドメモリ１１３は、デュアルポートメモリと呼
ばれている種類のメモリであり、書き込み側のクロック
ＷＣＫ、水平同期信号ＨＤ、垂直同期信号ＶＤ、水平同
期イネーブル信号ＷＨＣに同期して、入力画像信号ＤＩ
Ｎを入力するとともに、読み出し側のクロックＲＣＫ、
水平同期イネーブル信号ＲＨＣ、クロックイネーブル信
号ＲＣＥを入力すると、これらに応じた出力画像信号Ｄ
ＯＵＴが得られる。その出力はラインメモリ１１４のデ
ータ入力ＤＩＮに入力される。

【００４６】ラインメモリ１１４は、水平同期信号Ｈ
Ｄ、クロックイネーブル信号ＣＥに応じて入力信号を記
憶するとともに、ＤＯＵＴより出力する。また、フィー
ルドメモリ１１３の出力信号及びラインメモリ１１４の
出力信号は、それぞれ乗算器１１７、１１９に入力され
るとともに、それぞれフリップフロップ１１５、１１６
で１画素分遅延され、その出力はそれぞれ乗算器１１
８、１２０に入力される。

【００４７】乗算器１１７、１１８、１１９、１２０の
他方の入力には、制御回路１１１の出力Ｘ１、Ｘ２、Ｘ
３、Ｘ４がそれぞれ入力されていて、それらの出力と乗
算した信号が、加算器１２１、１２２、１２３により総
和加算されて、Ｙ出力信号ＹＯＵＴとなり、Ｙ出力端子
１２６から出力される。

【００４８】色差信号Ｒ−Ｙ、Ｂ−Ｙは、入力端子１０
７、１０８からそれぞれ入力され、上述のＹ信号と同様
にズーム処理回路１２４、１２５で処理されて、それぞ
れ色差出力端子１２７、１２８から出力される。

【００４９】次に、この動作の詳細を説明する。なお、
説明を簡略に行うため、係数器１０９が１でズーム信号
ＺＯＯＭが２である場合のＹ信号系の動作を説明する。
制御回路１１１の出力ＲＨＣは２水平期間２Ｈに１回発
生し、フィールドメモリ１１３では、２水平期間にわた
って同じ水平ラインの信号が出力される。

【００５０】さらに、水平クロックイネーブル信号ＲＣ
Ｅは、ＲＣＬＫ２クロックに１回ずつ発生されるので、
出力２画素分ずつ同じ出力が得られる。また、ラインメ
モリ１１４からはそれぞれを１水平期間遅延させた信号
が得られる。

【００５１】また、フリップフロップ１１５、１１６か
らは、それらを１水平画素遅延された信号が得られるの
で、乗算器１１７〜１２０には現在の画素Ｐ（ｘ，ｙ）
の左Ｐ（ｘ−１，ｙ）、上Ｐ（ｘ，ｙ−１）、左上Ｐ
（ｘ−１，ｙ−１）に隣合った４つの画素の信号が２ク
ロック期間毎に得られる。

【００５２】乗算器１１７〜１２０の他方の入力はその
２クロック期間の内、最初のクロックでは、Ｘ１＝０、Ｘ２＝０、Ｘ３＝０、Ｘ４＝１、となり、現在の画素の左上の画素の信号が取り出され
る。

【００５３】また、次のクロックでは、Ｘ１＝０、Ｘ２＝０、Ｘ３＝０．５、Ｘ４＝０．
５となり、左上と上の画素の平均値が取り出される。

【００５４】次の水平期間においても、上述のようにＲ
ＨＣは出力されないため、上述と同じ水平位置において
は、同じ画素の信号が得られる。したがって、乗算器１
１７〜１２０には前ラインと全く同じ信号が前ラインと
同じにＲＣＬＫ２クロック期間ずつ入力される。

【００５５】このとき、乗算器１１７〜１２０の他方の
入力はその２クロック期間の内、最初のクロックでは、Ｘ１＝０、Ｘ２＝０．５、Ｘ３＝０、Ｘ４＝０．
５、となり、現在の画素の左上の画素と左の画素の平均値の
信号が取り出される。

【００５６】次のクロックでは、Ｘ１＝０．２５、Ｘ２＝０．２５、Ｘ３＝０．２
５、Ｘ４＝０．２５、となり、左上、上、左、現画素の４画素の平均値が取り
出される。

【００５７】このようにして、各画素の間の信号が１次
補間によって得られ画像が２倍に拡大される。なお、ズ
ーム信号ＺＯＯＭの値が２以外の時や、係数器１０９の
値が１でない場合には制御回路のＶＺＯＯＭ、ＨＺＯＯ
Ｍに上述と異なる値が入力されるが、上述の動作と同様
に加算器１２３の出力からは、入力信号を水平方向にＨ
ＺＯＯＭ倍、垂直方向にＶＺＯＯＭ倍拡大してかつ１次
補間した画像が得られる。

【００５８】ズーム処理回路１２４、１２５では、上述
と同様に色差信号Ｒ−Ｙ、Ｂ−Ｙをズーム信号ＺＯＯ
Ｍ、及び係数器１０９の出力に応じて水平、垂直方向に
拡大した画像が得られる。なお、この例では、１次補間
補正により、画像の拡大及びクロックレートの変換を行
っているため、処理による画像の劣化を最小限に止める
ことができる。また、クロックレートの変換比率とズー
ム比率を独立に与えられるため、異なるクロックレート
を使用する場合にクロックレートの変換比率のみを変え
れば良く、回路の変更を必要としない。

【００５９】図３は、本発明の実施例中に示した電子ズ
ーム回路７の第２の例を示す詳細図である。前出の図と
同一、または相当部分には同一番号を付す。図３におい
て、１３０、１３１は１１３と同様のフレームメモリで
ある。

【００６０】制御回路１１１には、ＣＣＬＫ及び図２と
同様にＶＺＯＯＭにはズーム信号ＺＯＯＭが入力され、
ＨＺＯＯＭにはズーム信号ＺＯＯＭに乗算器１１０で係
数器１０９の出力を乗じた値が入力されている。

【００６１】制御回路１１１の出力ＷＨＣは、フレーム
メモリ１１３、１３０及び１３１の書き込み水平同期信
号イネーブルで、ＷＣＥはフレームメモリ１１３、１３
０及び１３１の書き込みクロックイネーブルであり、そ
れぞれ、各々のフレームメモリに入力され、これらの動
作を制御している。

【００６２】次に、この例の動作を説明する。なお、説
明を簡略にするために係数器１０９の出力が１でズーム
信号ＺＯＯＭが０．５である場合のＹ信号系の動作を説
明する。

【００６３】制御回路１１１の出力ＷＨＣは、２水平期
間２Ｈに１回発生し、フィールドメモリ１１３では、２
水平期間にわたって同じ水平ラインの位置に信号が書き
込まれる。さらに、書き込みクロックイネーブル信号Ｗ
ＣＥは、ＣＣＬＫ２クロックに１回ずつ発生されるの
で、入力２画素分ずつ同じ位置に書き込まれる。

【００６４】読み出し側においては、読み出し水平同期
イネーブルには水平同期信号ＨＤが入力され、読み出し
クロックにはＲＣＬＫが入力されているため、入力画像
が水平及び垂直に１／２に縮小された画像が読み出され
る。このようにして、各画素の信号が１／２に間引かれ
ることにより画像が１／２倍に縮小される。

【００６５】なお、ズーム信号ＺＯＯＭの値が０．５以
外の時や、係数器１０９の出力値が１でない場合には、
制御回路のＶＺＯＯＭ、ＨＺＯＯＭに上述と異なる値が
入力されるが、上述の動作と同様にフレームメモリ１１
３の出力からは入力信号を水平方向にＨＺＯＯＭ倍、垂
直方向にＶＺＯＯＭ倍縮小した画像が得られる。

【００６６】フレームメモリ１３０、１３１では、上述
と同様に色差信号Ｒ−Ｙ、Ｂ−ＹをＺＯＯＭ及び係数器
１０９の出力に応じて水平、垂直方向に縮小した画像が
得られる。この場合、フレームメモリの他に外付け回路
を特に設けずに画像の拡大とクロックレートの変換が行
えるため、実装面積の減少、低消費電力化、低コスト化
が行える。

【００６７】なお、図２及び図３の回路は、それぞれ画
像の拡大及び縮小を行う例であるが、これらを組み合わ
せてスイッチで動作を切り換えるように構成することに
より縮小拡大が単一の回路で実現できる構成にすること
が容易である。この場合、制御回路、フィールドメモリ
は拡大、縮小で共通に使用するように構成すれば、図２
の回路にスイッチ回路を追加するのみで良いので、回路
の増大が少ない。

【００６８】さらに、ここに用いているフィールドメモ
リの書き込み、読み出し動作を制御する手段を追加する
ことにより、スチルやストロボなどの特殊効果を行うよ
うに構成することも容易である。

【００６９】図４は、本発明の第２の実施例を示す構成
図である。前出の図と同一または相当部分には同一番号
を付す。図４において、２０１は入力信号の利得を可変
するＡＧＣ回路、２０２は同期分離回路であり、入力さ
れる同期信号付きのディジタルＹ信号中から同期信号を
分離し、かつその同期信号と同期したクロックＬＣＬＫ
を生成するためのものである。

【００７０】２０３、２０４はスイッチ１１と同様Ｓ／
ＣＯの切り換え信号に応じて入力信号を選択するスイッ
チ回路、２０５はスイッチ１８、１９、２０と同様にＣ
／Ｌの切り換え信号に応じて、入力を切り換えるスイッ
チ回路である。なお、ＹＣ分離１０及び色復調回路１４
は、図１の場合と違って、ディジタル信号を扱うように
構成されている。

【００７１】図２において、不図示の制御手段によって
発生されるＣＡＭＥＲＡ／ＬＩＮＥ信号、及びＲＥＣ／
ＰＢ信号に応じてスイッチ１８、１９、２０、２４、２
５、２６が切り換えられることにより、図１と同様に大
きく分けてカメラ記録、外部入力記録、再生の３つの動
作モードで動作する。次に、これらの各モードにおける
動作について順次説明する。

【００７２】まず、カメラ記録モードについて説明す
る。この場合、スイッチ１８、１９、１０、２０５はＣ
ＡＭＥＲＡ（Ｃ）側に接続され、スイッチ２４、２５、
２６はＲＥＣ（Ｒ）側に接続されている。

【００７３】レンズ１からカメラ信号処理回路６までの
動作は、図１の回路の場合と同様である。カメラ信号処
理回路６の出力の輝度信号Ｙ、色差信号Ｒ−Ｙ及びＢ−
Ｙは、スイッチ回路１８、１９、２０を経由して電子ズ
ーム７に入力される。この時、カメラタイミング発生器
３から発生されたＣＣＬＫは、スイッチ２０５を経由し
て電子ズーム回路７に入力される。

【００７４】電子ズーム回路７では、図１の場合と同様
にズーム端子１７より入力されるズーム信号に応じた倍
率で拡大処理または縮小処理を行うと同時に、回路の前
半部分ではＣＣＬＫを用い、途中からディジタルレコー
ダ回路２１の発生するＲＣＬＫを用いて、そのつなぎ目
でクロックレートの変換を行っている。その出力は、上
述と同様にディジタルレコーダ回路２１に入力され、以
下図１の場合と同様に動作する。

【００７５】次に、外部入力記録モードについて説明す
る。この場合、スイッチ１８、１９、２０、２０５はＬ
ＩＮＥ（Ｌ）側に接続され、スイッチ２４、２５、２６
はＲＥＣ（Ｒ）側に接続されている。

【００７６】外部入力信号がＹＣ分離信号の場合は、Ｓ
入力端子８より入力し、Ｙ信号はスイッチ回路１１を経
由して、ＡＧＣ回路２０１において、後述する同期信号
ＳＹＮＣに応じて同期信号部分を所定のレベルになるよ
うに信号レベルを調整され、その出力はＡＤコンバータ
１３によりＡＤ変換される。

【００７７】ＡＤコンバータ１３の出力であるディジタ
ルＹ信号は、まずスイッチ回路２０３、１８を経由して
電子ズーム回路７に入力される。また、ディジタルＹ信
号は、同期分離２０２に入力され、同期信号ＳＹＮＣ及
びこれに同期した外部入力クロックＬＣＬＫが生成され
る。

【００７８】この外部入力クロックＬＣＬＫは、同期信
号中の水平同期周波数及び色副搬送波の整数倍の周波数
になるようにフェーズロックトループ（ＰＬＬ）等によ
り生成され、ＡＤコンバータ１３、１５、ＹＣ分離回路
１０、色復調回路１４及びスイッチ回路２０５を経由し
て電子ズーム回路７に供給される。

【００７９】また、Ｓ入力端子８から入力されたクロミ
ナンス信号Ｃは、ＡＤコンバータ１５によりＡＤ変換さ
れディジタルクロミナンス信号となり、スイッチ２０４
を経由して色復調回路１４に与えられ、ここで色差信号
Ｒ−Ｙ、Ｂ−Ｙが復調され、それぞれスイッチ回路１
９、２０を経由して電子ズーム回路７に入力される。

【００８０】また、外部信号が複合映像信号ＣＯの場合
は、複合信号の外部入力端子９から入力され、スイッチ
回路１１を経由してＡＧＣ回路２０１に与えられ、上述
と同様、同期信号ＳＹＮＣに応じて同期信号部分を所定
のレベルになるように信号レベルを調整され、その出力
はＡＤコンバータ１３によりＡＤ変換される。

【００８１】その出力であるディジタル複合ビデオ信号
は、ＹＣ分離回路１０においてＹ及びＣに分離され、そ
のうちＹはスイッチ回路２０３、１８を経由して電子ズ
ーム回路７に入力される。

【００８２】また、ＹＣ分離回路１０の出力のうち、ク
ロミナンス信号Ｃはスイッチ回路２０４を経由して、色
復調回路１４により上述と同様にディジタル色差信号Ｒ
−Ｙ、Ｂ−Ｙとなる。その信号は、スイッチ回路１９、
２０を経由して電子ズーム回路７に入力される。

【００８３】電子ズーム回路７では、図１の回路の場合
と同様に、ズーム端子１７より入力されるズーム信号に
応じた倍率で拡大処理または縮小処理を行うと同時に、
回路の前半部分ではＬＣＬＫを用い、途中からディジタ
ルレコーダ回路２１の発生するＲＣＬＫを用いて、その
つなぎ目ではクロックレートの変換を行っている。電子
ズーム回路７の出力は、上述と同様にディジタルレコー
ダ回路２１に入力され、以下図１の場合と同様に動作す
る。

【００８４】次に、再生モードであるが、これは図１の
場合と同一の動作なので説明を省略する。この実施例の
構成においては、外部入力信号のうちＳ入力信号のＹ信
号、及び複合入力信号が同一のＡＧＣ回路によりレベル
調整されるため、外部入力信号のレベルが正規の値でな
かったり、またはレベルの変動があった場合にも画像の
劣化を抑えることができる。

【００８５】また、ＹＣ分離、色復調及び同期分離をデ
ィジタル信号で行っているため、回路間の信号のクロス
トークや、回路部品の温度変化や個々のバラツキによる
特性の劣化や経時変化がない。

【００８６】また、回路を単一の半導体集積回路として
構成する場合、集積度が高く、低コストで低消費電力な
装置を実現できる。また、外部入力のためのＡＤコンバ
ータが２個で良い。また、外部入力信号についても、カ
メラ撮影時と同じ拡大、縮小等の特殊効果を行うことが
できる。

【００８７】図５は、本発明の第２の実施例である図４
中の電子ズーム回路７の一部の詳細例を示す。なお、図
５に示されている以外の部分は、図２または図３と同じ
である。

【００８８】図５において、２１０はスイッチ回路、２
１１、２１２はそれぞれ係数Ｋ１、Ｋ２を有する係数回
路である。ズーム入力端子１０２より入力されたズーム
信号ＺＯＯＭは、制御回路１１１へ垂直ズーム信号ＶＺ
ＯＯＭとして入力されると同時に乗算器１１０に入力さ
れ、その出力は水平ズーム信号ＨＺＯＯＭとして制御回
路１１１に入力される。

【００８９】係数回路２１１、２１２の係数Ｋ１及びＫ
２は、スイッチ回路２１０でカメラ／外部入力切り換え
信号に応じていずれかが選択され、上述の乗算器１１０
の他方の入力として入力される。

【００９０】制御回路１１１では、上述のように入力さ
れるＲＣＬＫ、ＨＤ、ＶＤ、ＶＺＯＯＭ、ＨＺＯＯＭに
応じて補間係数Ｘ１、Ｘ２、Ｘ３、Ｘ４及びＣＥ、ＲＨ
Ｄを発生して、図２または図３の場合と同様に動作して
拡大、縮小及びクロックレート変換の動作を行う。この
場合、カメラ記録モード、外部入力モードに応じて、適
切な比率でクロックレートを変換できる。また、その際
の回路の増加を最小限に抑えることができる。

【００９１】次に、図６に従って本発明の第３の実施例
を説明する。図６において、１は撮像レンズ、２はカラ
ー撮像素子であるＣＣＤ、４はサンプルアンドホール
ド、５はＡＤコンバータである。

【００９２】また、５５はフィルタ色分離ブロックであ
り、入力されたディジタル撮像信号から、輝度信号
Ｙ₀、及びＹ₀より１水平期間（以下１Ｈ）遅延された
輝度信号Ｙ₁、色信号Ｙ_L，Ｃ_R，Ｃ_Bを得るためのも
のである。

【００９３】５６はローパスフィルタ、５７は色分離マ
トリクス回路であり、入力された色信号Ｙ_L，Ｃ_R，Ｃ
_Bをマトリクス演算して原色信号Ｒ，Ｇ，Ｂを得るため
のものである。

【００９４】５８は入力されたＲ，Ｇ，Ｂの各信号に被
写体照明光色温度に応じた係数を乗ずるホワイトバラン
ス回路、５９は入力されたＲ，Ｇ，Ｂの各信号のそれぞ
れをガンマ補正するガンマ回路、６０は入力されたＲ，
Ｇ，Ｂ信号より色差信号Ｒ−Ｙ，Ｂ−Ｙを合成する色差
マトリクス、６１は入力されたＲ−Ｙ信号、Ｂ−Ｙ信号
を色副搬送波で直交２相変調する変調回路である。

【００９５】６２はバースト加算器、６３は色信号出力
端子、６４は減算器、６５はゲイン可変、ベースクリッ
プ、ローパスフィルタ処理を含む垂直アパーチャ信号処
理回路（ＶＡＰＣ処理）、６６は加算器、６７はガンマ
回路、６８はホワイト・ブラッククリップ回路、６９は
遅延回路、７０は同期加算器、７１はＹ出力端子であ
る。

【００９６】このように構成された本実施例において、
不図示の被写体像は撮像レンズ１によりＣＣＤ２の光電
変換面上に結像され、このＣＣＤ２によって光電変換さ
れ撮像信号として出力される。そして、次に、サンプル
アンドホールド回路４により連続化されるとともに、Ａ
Ｄコンバータ５によりＡＤ変換され、ディジタル撮像信
号となる。このディジタル撮像信号は、フィルタ色分離
ブロック５５により、色信号Ｙ_L，Ｃ_R，Ｃ_B及び輝度
信号Ｙ_0,Ｙ₁に変換される。

【００９７】色信号Ｙ_L，Ｃ_R，Ｃ_Bは、以下のように
形成される。すなわち、ＣＣＤ２の光電変換部の上に
は、Ｙ_e，Ｃ_y，Ｍ_g，Ｇの４種の微少な色フィルタが
形成されている。ＣＣＤ２は読み出しの際、インターレ
ース動作により、これを４つの組み合わせＹ_e＋Ｍ_g、
Ｃ_y＋Ｇ、Ｙ_e＋Ｇ、Ｃ_y＋Ｍ_gで加算して読み出す。
これらを便宜上Ｗ_r,Ｇ_b,Ｇ_r,Ｗ_bと呼ぶ。

【００９８】これをフィルタ色分離ブロック上で、Ｙ_L＝Ｗ_r＋Ｇ_b、またはＧ_r＋Ｗ_b、Ｃ_R＝Ｗ_r−Ｇ_b Ｃ_B＝Ｇ_r−Ｗ_b とする。

【００９９】それぞれの中の原色成分は、Ｙ_L＝２Ｒ＋３Ｇ＋２ＢＣ_R＝２Ｒ−ＧＣ_B＝Ｇ−２Ｂとなり、これを後述する色分離マトリクスでマトリクス
演算して原色成分Ｒ，Ｇ，Ｂを得る。このようにして得
られたＹ_L,Ｃ_R,Ｃ_Bはローパスフィルタ５６により低域
成分が取り出され、色分離マトリクスにより、入力信号
Ｙ_L,Ｃ_R,Ｃ_Bに対して、

【０１００】

【数１】

【０１０１】なるマトリクス演算により、原色成分Ｒ，
Ｇ，Ｂを分離する。このようにして得たＲ，Ｇ，Ｂは、
ホワイトバランス回路５８により、被写体照明光中の色
成分比の逆比を乗じて、白色被写体のＲＧＢが１：１：
１になるよう調整し、ガンマ回路５９で所定のガンマ補
正を行う。

【０１０２】次いで、色差マトリクス６０で所定の演算
により色差信号Ｒ−Ｙ，Ｂ−Ｙを得、変調回路６１で、
直交２相変調し、バースト加算器６２でバースト信号を
加算する。そして、Ｃ出力端子６３から直接出力される
か、あるいはＤＡ変換された後、テレビジョンまたはＶ
ＴＲ等の外部機器に出力される。

【０１０３】また、フィルタ色分離ブロック５５の
Ｙ₀，Ｙ₁出力信号は、まず減算器６４によりＹ₁−Ｙ
₀が得られ、この信号はＶＡＰＣ処理６５により、ゲイ
ン可変、ベースクリップ、ローパスフィルタの処理が行
われ、垂直アパーチャ信号が形成される。

【０１０４】次に、加算器６６によりＹ₀と加算される
とともに、ガンマ回路６７によりガンマ補正され、ホワ
イト・ブラッククリップ６８により、所定の白、黒レベ
ルでクリップされ、遅延回路６９により遅延される。

【０１０５】遅延回路６９の遅延量は、５６、５７、５
８、５９、６０、６１、６２、６３の各回路で形成され
る信号処理回路内の総遅延段数が、６４、６５、６６、
６７、６８、６９、７０、７１の各回路で形成される輝
度信号処理回路の総遅延段数より多くなるため、その差
の分の遅延量に設定される。その出力は、同期加算器７
０により、同期信号が付加され、Ｙ出力端子２１より前
述の信号と同様に外部機器に接続される。

【０１０６】図７は、図６中のフィルタ色分離ブロック
５５の一例を示す詳細図である。図７において、１０１
は１水平期間のディレイライン（１ＨＤ．Ｌ．），１
０２、１０３、１０４、１０５、１０６、１０７、１２
４、１２５、１２６、１２７、１２８、１２９はＤ型フ
リップフロップ等の遅延素子である。

【０１０７】また、１０８、１０９、１１０、１１１、
１１２、１１３、１１４、１３０、１３１、１３２、１
３３、１３４、１３５、１３６は係数器であって各々所
定の係数Ｋ₁〜Ｋ₇を有している。１１５、１３７は入
力されたすべての信号を合算する合算器、１１６、１２
１、１３８は加算器、１１７、１３９は１／２の係数
器、１１８、１１９、１２２、１２３、１４０、１４１
はスイッチ回路、１２０及び１４２は減算器である。

【０１０８】このように構成されたフィルタ色分離ブロ
ック５５において、入力信号Ｓ_inは、まず、遅延素子１
０２〜１０７により遅延され、Ｓ_in及びそれぞれの遅延
素子の出力は係数器１０８〜１１４によりそれぞれＫ₁
〜Ｋ₇の係数が乗ぜられ、合算器１１５で合算されて輝
度信号Ｙ₀が形成されて出力される。

【０１０９】また、入力信号Ｓ_in および遅延素子１０
３の出力は加算器１１６により加算され、係数器１１７
により１／２にされ、スイッチ回路１８及び１９により
遅延素子１０２の出力と切換信号Ｓ₁により交互に選択
される。この切換信号Ｓ₁は、ＣＣＤ２の色フィルタの
配列に応じて水平走査クロックに同期して切り換える信
号である。

【０１１０】スイッチ回路１１８、１１９の出力は一方
で加算され、Ｙ_Lが得られると同時に、減算器１２０に
より減算される。そして、減算器１２０の出力は、スイ
ッチ回路１２２、１２３により後述する減算器１４２の
出力と切換信号Ｓ₂に応じて交互に切り換えられ、Ｃ_R
及びＣ_Bが形成されて出力される。

【０１１１】入力信号Ｓ_inは、他方でディレイライン１
０１により１水平期間遅延され、上述と同様に遅延素子
１２４〜１２９、係数器１３０〜１３６及び合算器１３
７により、上述のＹ₀より１水平期間遅延された輝度信
号Ｙ₁が生成されて出力される。

【０１１２】上述と同様に、ディレイライン１０１、遅
延素子１２５の出力は加算器１３８、係数器１３９を通
り、遅延素子１２４の出力と交互にスイッチ回路１４
０、１４１で選択される。そして、次に、減算器１４２
で相互に減算され、上述したようにスイッチ回路１２
２、１２３により減算器１２０の出力と交互に選択され
てＣ_R,Ｃ_Bが形成されて出力される。

【０１１３】図７中において、Ｙ₀は次の伝達関数Ｈ₁
（Ｚ）より得られる。Ｈ₁（Ｚ）＝Ｋ₁＋Ｚ^-1・Ｋ₂＋Ｚ^-2・Ｋ₃＋Ｚ^-3・Ｋ
₄＋Ｚ^-4・Ｋ₅＋Ｚ^-5・Ｋ₆＋Ｚ^-6・Ｋ₇

【０１１４】通常の映像用フィルタにおいては、Ｋ₁＝
Ｋ₇、Ｋ₂＝Ｋ₆、Ｋ₃＝Ｋ₅となる。この時、群遅延
時間としては３τ（τは遅延素子１段当たりの遅延時
間）となる。Ｙ₁についても、水平方向に対しては３τ
と考えられる。また、Ｙ_L，Ｃ_R，Ｃ_Bについては、非
線形回路（スイッチ回路）を含んでいるが、水平方向の
みについて考えた場合は、群遅延時間は１τと考えられ
る。したがって、Ｙ_L，Ｃ_R，Ｃ_BはＹ₀，Ｙ₁より２
τ早く出力され、上述した遅延回路１９の段数を減ずる
ことが出来る。

【０１１５】図８は、本発明の第３の実施例を示す構成
図である。なお、図８において、前出図と同一機能部に
は同一符号を付す。図８において、１４３は１Ｈのディ
レイライン、１４４は加算器、１４５は１／２の係数を
有する係数器である。

【０１１６】入力信号Ｓ₁は、加算器１４４により後述
する２Ｈ遅延された信号と加算され、係数器１４５によ
り１／２にされた後、上述図７の時と同様に遅延素子１
０２、係数器１０８、加算器１１６に入力される。ディ
レイライン１０１の出力は、上述図７の場合と同様に遅
延素子１２４、係数器１３０、加算器１３８に入力され
ると同時に１Ｈのディレイライン１４３に入力される。

【０１１７】ディレイライン１４３では、入力信号をさ
らに１Ｈ遅延し、合計２Ｈ遅延した信号を出力し、これ
を上述のように加算器１４４でＳ_in と加算する。以後
の動作は図７と同じである。

【０１１８】このように構成した場合、入力信号Ｓ_in
に対して、１Ｈ遅延された信号をＳ_1H，２Ｈ遅延された
信号をＳ_2Hとすると、色信号を発生するのに用いられる
信号はＳ_in＋Ｓ_2H／２，Ｓ_1Hになり、垂直方向の重心が
等しいので誤差による色のにじみ（偽色信号）の発生が
少ない。また、輝度信号の垂直輪郭信号も同様に重心が
合うので、垂直方向の画像のゆがみが少ない。

【０１１９】なお、上述した実施例においては、ディジ
タルレコーダ回路により、画像の記録再生を行うとした
が、これに限らず、ディジタル信号を入力する方式の記
録再生装置であれば、本発明を実施可能である。

【０１２０】

【発明の効果】本発明は上述したように、請求項１の発
明によれば、撮像部分を作動させるための第１のクロッ
クレートの撮像ビデオ信号データと、記録部分を作動さ
せるための第２のクロックレートのビデオ信号データと
を、電子的に画像の拡大、または縮小を行う電子ズーム
回路内において変換するようにしたので、カメラで形成
したビデオ信号をＤ／Ａ変換することなしにディジタル
レコーダで記録することが可能となる。これにより、画
質の劣化を最小限に抑えることができる。また、集積回
路を用いて回路を構成する場合、ディジタル回路部分が
多いため、高集積化、低消費電力化、高精度化が可能と
なる。またさらに、電子ズーム回路内にあるメモリや補
間回路を共用できるため、電子ズーム機能を行う回路
に、少しの追加部品で、カメラ信号及び外部信号の記録
再生が実現できるため、消費電力や実装面積を小さく抑
えることができ、装置全体の構成を簡略化することがで
きる。

【０１２１】また、請求項２の発明によれば、回路規模
の増大なく、ディジタル撮像信号処理回路を実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明の撮像記録装置の一実施例を示す構成図
である。

【図２】図１中の電子ズーム回路の詳細図である。

【図３】図１中の電子ズーム回路の別の詳細図である。

【図４】本発明の第２の実施例を示す構成図である。

【図５】図４中の電子ズーム回路の要部詳細図である。

【図６】本発明の第３の実施例を示す構成図である。

【図７】図６中のフィルタ色分離ブロックの詳細を示す
図である。

【図８】図６中のフィルタ色分離ブロックの別の詳細を
示す図である。

【符号の説明】

１レンズ２ＣＣＤ３カメラタイミング発生器４サンプルホールド回路５ＡＤコンバータ６カメラ信号処理回路７電子ズーム回路８ＹＣ分離型の外部ビデオ信号入力端子９複合映像信号の外部ビデオ信号入力端子１０ＹＣ分離回路１３ＡＤコンバータ１４色復調回路２１ディジタルレコード回路

Claims

【特許請求の範囲】

【請求項１】電子的に画像の拡大、または縮小を行う
電子ズーム回路を有する撮像記録装置であって、撮像部分を作動させるための第１のクロックと、上記第１のクロックと異なる周波数であり、記録部分を
作動させるための第２のクロックとを有し、上記電子ズーム回路内において、上記第１のクロックレ
ートの撮像ビデオ信号データを上記第２のクロックレー
トのビデオ信号データに変換するようにしたことを特徴
とする撮像記録装置。
【請求項２】カラー撮像素子出力信号をＡ／Ｄ変換し
たディジタル信号から輝度信号及び色信号を分離して形
成する回路を、複数段の遅延回路と、上記複数段の遅延
回路の各出力に所定の係数を乗じる複数の係数器と、上
記複数の係数器の出力を合算する合算器と、上記複数段
の遅延回路から出力される信号の一部を用いて色信号を
形成する色信号形成回路とで構成したことを特徴とする
撮像記録装置。