JPH06339072A

JPH06339072A - 固体撮像素子

Info

Publication number: JPH06339072A
Application number: JP5145472A
Authority: JP
Inventors: Kenji Mori; 健次森
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1993-05-26
Filing date: 1993-05-26
Publication date: 1994-12-06

Abstract

(57)【要約】【目的】パッド数の増加及びパッド配置位置の制限な
しに、分割した走査回路に同一の入力信号を供給可能と
した固体撮像素子を提供する。【構成】ＣＭＤ画素10-11 ，10-12 ，・・・ 10-34 をマ
トリクス状に配列した受光部と、垂直走査回路12と、受
光部の上下に対称的に配置された第１及び第２の水平走
査回路16-1，16-2と、該第１及び第２の水平走査回路16
-1，16-2への共通の入力パルス信号の入力用パッド17と
を備え、パッド17に印加された入力パルス信号を、パッ
ド17に隣接して配置された第１のバッファ18と、第１及
び第２の水平走査回路16-1，16-2の入力部に接続され且
つ隣接して配置した第２のバッファ19-1，19-2を介し
て、第１及び第２の水平走査回路16-1及び16-2に供給さ
れるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像素子に関
し、特に２分割した走査回路を受光部周辺に配置した固
体撮像素子に関する。

【０００２】

【従来の技術】従来、受光部と該受光部周辺に配置され
た水平走査回路及び垂直走査回路で構成されるＸ−Ｙア
ドレス方式の固体撮像素子が知られている。図３は、か
かる固体撮像素子として、電荷変調素子（Charge Modul
ation Device：以下ＣＭＤと略称する）を画素として用
いた固体撮像素子の構成例を示す。図３において、30-1
1 ，30-12 ，・・・ 30-34 は、画素を構成するＣＭＤでマ
トリクス状に配列されている。Ｘ方向に配列された各行
のＣＭＤは、それぞれ水平選択線31-1，31-2，31-3で共
通に接続され、該水平選択線31-1，31-2，31-3には、そ
れぞれ垂直走査回路32の出力が印加されるようになって
いる。またＹ方向に配列された各列のＣＭＤは、それぞ
れ垂直選択線33-1，33-2，33-3，33-4に接続され、該垂
直選択線33-1，33-2，33-3，33-4は、読み出し用ＭＯＳ
スイッチ34-1，34-2，34-3，34-4を介して、出力ライン
35にそれぞれ接続されている。そして読み出し用ＭＯＳ
スイッチ34-1，34-2，34-3，34-4の各ゲートには、水平
走査回路36の出力パルスΦ３-1，Φ３-2，Φ３-3，Φ３
-4が印加されるようになっている。したがって、垂直走
査回路32で選択された行のうち、水平走査回路36で選択
された列の画素の信号が、出力ライン35に出力されるよ
うになっている。なお、水平走査回路36は、破線で示す
ように、画素の列数に等しい単位回路で構成されてい
る。

【０００３】次に、このように構成されている固体撮像
素子の動作を図４に示すタイミング図を参照しながら説
明する。図４は、水平走査回路36の出力パルスΦ３-1，
・・・Φ３-4と出力ライン35に出力される垂直選択線33-
1，・・・ 33-4の出力の関係を示すタイミング図である。
まず、垂直走査回路32の出力により水平選択線が選択さ
れ、次いで水平走査回路36の出力パルスΦ３-1がハイレ
ベルになると、垂直選択線33-1に接続されている画素の
信号が、出力パルスΦ３-2がハイレベルになると、垂直
選択線33-2に接続されている画素の信号が、出力パルス
Φ３-3がハイレベルになると、垂直選択線33-3に接続さ
れている画素の信号が、出力パルスΦ３-4がハイレベル
になると、垂直選択線33-4に接続されている画素の信号
が、それぞれ出力ライン35に出力されるようになってい
る。

【０００４】このような構成のＸ−Ｙアドレス方式の固
体撮像素子において、画素面積の縮小あるいは走査回路
に処理回路等を付加した場合、走査回路を構成する各単
位回路のＸ方向の長さが、画素を構成する光電変換素子
のＸ方向の長さより大きくなることがある。この解決策
として、図５に示すように水平走査回路を２分割した構
成の固体撮像素子が知られている。図５において、50-1
1 ，50-12 ，・・・ 50-34 は、画素を構成するＣＭＤでマ
トリクス状に配列されている。Ｘ方向に配列された各行
のＣＭＤは、それぞれ水平選択線51-1，51-2，51-3で共
通に接続され、水平選択線51-1，51-2，51-3には、それ
ぞれ垂直走査回路52の出力が印加されている。またＹ方
向に配列された各列のＣＭＤは、それぞれ垂直選択線53
-1，53-2，53-3，53-4に接続され、垂直選択線53-1及び
53-3は、それぞれ読み出し用ＭＯＳスイッチ54-1及び54
-3を介して出力ライン55-1に接続され、同様に垂直選択
線53-2及び53-4は、それぞれ読み出し用ＭＯＳスイッチ
54-2及び54-4を介して出力ライン55-2に接続されてい
る。そして読み出し用ＭＯＳスイッチ54-1，54-3のゲー
トには第１の水平走査回路56-1の出力Φ５-1，Φ５-3が
印加され、読み出し用ＭＯＳスイッチ54-2，54-4のゲー
トには第２の水平走査回路56-2の出力Φ５-2，Φ５-4が
印加されるようになっている。なお、第１の水平走査回
路56-1及び第２の水平走査回路56-2は、破線で示すよう
に、それぞれ画素の列数の半数に等しい単位回路で構成
される。そして、第１及び第２の水平走査回路56-1，56
-2に共通の入力信号は、パッド57からバッファ58を介し
て、それぞれ入力されるようになっている。

【０００５】次に、このように構成された固体撮像素子
の動作を図６に示すタイミング図を参照しながら説明す
る。図６は、水平走査回路56-1，56-2の出力パルスと出
力ライン55-1，55-2に出力される垂直選択線の出力の関
係を示すタイミング図である。第１の水平走査回路56-1
の出力Φ５-1及びΦ５-3がハイレベルのとき、垂直選択
線53-1及び53-3に接続されている画素の信号が読み出し
ライン56-1に、第２の水平走査回路56-2の出力Φ５-2及
びΦ５-4がハイレベルのとき、垂直選択線53-2及び53-4
に接続されている画素の信号が読み出しライン56-2に、
それぞれ出力される。このように、水平走査回路を上下
に分割することにより、水平走査回路の各単位回路のピ
ッチを２画素分とすることができ、Ｘ方向の長さを長く
することができる。

【０００６】

【発明が解決しようとする課題】ところで、上記のよう
に水平走査回路を分割した構成の固体撮像素子において
は、入力信号用のパッドから、受光部の上下に分割して
配置した各水平走査回路までの配線長を等しくすること
は困難である。したがって、この各水平走査回路までの
配線長の違いにより、寄生抵抗，寄生容量に差が生じ、
固定パターン雑音（ＦＰＮ）となって画質を悪化させ
る。

【０００７】これを回避するため、分割した各水平走査
回路への配線長を等しくするには、パッドを各分割水
平走査回路の中間に配置する、各分割水平走査回路毎
にそれぞれパッドを設ける、ことが考えられる。しかし
ながら、の場合は、パッド配置に自由度がなくなり、
またの場合は、パッド数が増加してパッケージが大型
化するという問題点が生じる。

【０００８】本発明は、水平又は垂直走査回路を２分割
して受光部の周辺に配置した固体撮像素子における上記
問題点を解消するためになされたもので、パッド数を増
加させたり、またパッド配置位置に制限を与えたりせず
に、ＦＰＮのない高画質が得られるようにした固体撮像
素子を提供することを目的とする。

【０００９】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本願第１発明は、受光部と、該受光部の周
辺に配置された水平走査回路及び垂直走査回路とを備え
た固体撮像素子において、前記水平走査回路又は垂直走
査回路を２分割し、該２分割された第１の走査回路と第
２の走査回路とを前記受光部に関して対称位置に配置す
ると共に、前記第１及び第２の走査回路に共通な入力信
号を入力する単一のパッドを備え、該パッドへ入力され
た入力信号を、前記パッドに隣接して配置した第１のバ
ッファと、該第１のバッファの出力をそれぞれ入力する
前記第１及び第２の走査回路の入力部にそれぞれ隣接し
て配置した第２のバッファとを介して、前記第１及び第
２の走査回路へ供給するように構成するものである。

【００１０】このように構成した固体撮像素子におい
て、パッドから分割された第１及び第２の走査回路まで
の配線長が異なった場合においても、パッドに入力され
た入力信号は、第１のバッファと第２のバッファとを介
して第１及び第２の走査回路に供給されるようになって
いるので、第２のバッファにおいてそれぞれ信号波形が
整形され、第１及び第２の走査回路に入力される信号波
形を同等な波形とすることができ、したがってパッド数
の増加及びパッド配置位置の制限なしに、ＦＰＮのない
良好な画像を得ることができる。

【００１１】また本願第２発明は、受光部と、該受光部
の周辺に配置された水平走査回路及び垂直走査回路とを
備えた固体撮像素子において、前記水平走査回路又は垂
直走査回路を２分割し、該２分割された第１の走査回路
と第２の走査回路とを前記受光部に関して対称位置に配
置すると共に、前記第１及び第２の走査回路に共通な入
力信号を入力する単一のパッドを備え、前記第１及び第
２の走査回路の入力端子間を第１の配線層で接続し、該
第１の配線層の中間位置と前記パッドとを第２の配線層
で接続して構成するものである。

【００１２】このように構成した固体撮像素子において
は、パッドから分割された第１及び第２の走査回路まで
の配線長は等しくなるため、寄生抵抗，寄生容量等の条
件が等しくなり、したがってパッド数の増加及びパッド
配置位置の制限なしに、ＦＰＮのない良好な画像を得る
ことの可能な固体撮像素子を実現できる。

【００１３】

【実施例】次に実施例について説明する。図１は、本願
第１発明に係る固体撮像素子の実施例を示す回路構成図
である。図において、10-11 ，10-12 ，・・・ 10-34 は、
画素を構成するＣＭＤで、マトリクス状に配列されてい
る。そしてＸ方向に配列されている各行のＣＭＤは、そ
れぞれ水平選択線11-1，11-2，11-3で共通に接続され、
該水平選択線11-1，11-2，11-3には、それぞれ垂直走査
回路12の出力が印加されている。またＹ方向に配列され
た各列のＣＭＤは、それぞれ垂直選択線13-1，13-2，13
-3，13-4に接続されており、垂直選択線13-1及び13-3
は、それぞれ読み出し用ＭＯＳスイッチ14-1及び14-3を
介して出力ライン15-1に接続され、同様に垂直選択線13
-2及び13-4は、それぞれ読み出し用ＭＯＳスイッチ14-2
及び14-4を介して、出力ライン15-2に接続されている。
読み出し用ＭＯＳスイッチ14-1，14-3の各ゲートには、
第１の水平走査回路16-1の出力パルスΦ１-1，Φ１-3が
印加され、読み出し用ＭＯＳスイッチ14-2，14-4の各ゲ
ートには、第２の水平走査回路16-2の出力パルスΦ１-
2，Φ１-4が印加されるようになっている。

【００１４】17は第１及び第２の水平走査回路16-1，16
-2に共通の入力パルス信号の入力用パッドで、該パッド
17に隣接する第１のバッファ18を介して、第１及び第２
の水平走査回路16-1，16-2にそれぞれ隣接して配置され
ている第２のバッファ19-1，19-2の入力端に接続されて
いる。なお、第２のバッファ19-1，19-2の出力端は、そ
れぞれ第１及び第２の水平走査回路16-1，16-2の入力部
に接続されている。図１における各ブロックの配置は、
実際のチップ上での配置を考慮して図示されており、し
たがって第１及び第２の水平走査回路16-1，16-2はＣＭ
Ｄ画素からなる受光部の上下に対称的に配置されてお
り、そして入力パルス信号の入力用パッド17から第１及
び第２の水平走査回路16-1，16-2までの配線長は異なっ
ている。

【００１５】このように構成した固体撮像素子において
は、パッド17に印加され第１のバッファ18を介して第２
のバッファ19-1，19-2に入力された入力パルス信号は、
該第２のバッファ19-1及び19-2で、それぞれ波形が整形
されるため、第１及び第２の水平走査回路16-1及び16-2
に入力される信号の波形を同等な波形とすることができ
る。

【００１６】図２は、本願第２発明に係る実施例を示す
回路構成図である。図において、20-11 ，20-12 ，・・・
20-34 は、画素を構成するＣＭＤで、マトリクス状に配
列されている。そしてＸ方向に配列されている各行のＣ
ＭＤは、それぞれ水平選択線21-1，21-2，21-3で共通に
接続され、該水平選択線21-1，21-2，21-3には、それぞ
れ垂直走査回路22の出力が印加されている。またＹ方向
に配列された各列のＣＭＤは、それぞれ垂直選択線23-
1，23-2，23-3，23-4に接続されており、垂直選択線23-
1及び23-3は、それぞれ読み出し用ＭＯＳスイッチ24-1
及び24-3を介して出力ライン25-1に接続され、同様に垂
直選択線23-2及び23-4は、それぞれ読み出し用ＭＯＳス
イッチ24-2及び24-4を介して、出力ライン25-2に接続さ
れている。読み出し用ＭＯＳスイッチ24-1，24-3の各ゲ
ートには、第１の水平走査回路26-1の出力パルスΦ２-
1，Φ２-3が印加され、読み出し用ＭＯＳスイッチ24-
2，24-4の各ゲートには、第２の水平走査回路26-2の出
力パルスΦ２-2，Φ２-4が印加されるようになってい
る。

【００１７】27は第１及び第２の水平走査回路26-1，26
-2に共通のバイアス信号の入力用パッドで、該パッド27
と、第１及び第２の水平走査回路26-1，26-2の各入力部
間を接続した第１の配線層28の中間位置とを、第２の配
線層29で接続している。なお、図２における各ブロック
の配置も、図１に示した実施例と同様に、実際のチップ
上での配置を考慮して図示している。

【００１８】このように構成された固体撮像素子におい
ては、パッド27から第１及び第２の水平走査回路26-1，
26-2の入力部までの配線長が等しくなるため、パッド27
から第１及び第２の水平走査回路26-1，26-2の入力部ま
での寄生抵抗，寄生容量等の条件を等しくすることがで
きる。したがって、パッド27が第１及び第２の水平走査
回路に共通のバイアス信号の入力用パッドである場合、
特に有効となる。

【００１９】上記各実施例においては、水平走査回路を
２分割とした場合の構成例を示したが、垂直走査回路を
２分割した場合にも、本願各発明は同様に適用すること
ができ、同様の作用効果が得られる。

【００２０】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、パッド数の増加及びパッド配置位置の
制限なしに、分割した走査回路に同一の入力信号を供給
することができ、ＦＰＮのない良好な映像信号を得るこ
とができる。

【図面の簡単な説明】

【図１】本願第１発明に係る固体撮像素子の実施例を示
す回路構成図である。

【図２】本願第２発明に係る固体撮像素子の実施例を示
す回路構成図である。

【図３】従来のＸ−Ｙアドレス方式の固体撮像素子の構
成例を示す回路構成図である。

【図４】図３に示した固体撮像素子の動作を説明するた
めの信号波形図である。

【図５】従来のＸ−Ｙアドレス方式の固体撮像素子にお
いて水平走査回路を２分割した構成例を示す回路構成図
である。

【図６】図５に示した固体撮像素子の動作を説明するた
めの信号波形図である。

【符号の説明】

10-11 ，10-12 ，・・・ 10-34 ，20-11 ，20-12 ，・・・ 20
-34 画素 11-1，・・・ 11-3，21-1，・・・ 21-3 水平選択線 12，22 垂直走査回路 13-1，・・・ 13-4，23-1，・・・ 23-4 垂直選択線 14-1，・・・ 14-4，24-1，・・・ 24-4 読み出し用ＭＯＳス
イッチ 15-1，15-2，25-1，25-2 出力ライン 16-1，26-1 第１の水平走査回路 16-2，26-2 第２の水平走査回路 17，27 入力パッド 18 第１のバッファ 19-1，19-2 第２のバッファ 28 第１の配線層 29 第２の配線層

Claims

【特許請求の範囲】

【請求項１】受光部と、該受光部の周辺に配置された
水平走査回路及び垂直走査回路とを備えた固体撮像素子
において、前記水平走査回路又は垂直走査回路を２分割
し、該２分割された第１の走査回路と第２の走査回路と
を前記受光部に関して対称位置に配置すると共に、前記
第１及び第２の走査回路に共通な入力信号を入力する単
一のパッドを備え、該パッドへ入力された入力信号を、
前記パッドに隣接して配置した第１のバッファと、該第
１のバッファの出力をそれぞれ入力する前記第１及び第
２の走査回路の入力部にそれぞれ隣接して配置した第２
のバッファとを介して、前記第１及び第２の走査回路へ
供給するように構成したことを特徴とする固体撮像素
子。
【請求項２】受光部と、該受光部の周辺に配置された
水平走査回路及び垂直走査回路とを備えた固体撮像素子
において、前記水平走査回路又は垂直走査回路を２分割
し、該２分割された第１の走査回路と第２の走査回路と
を前記受光部に関して対称位置に配置すると共に、前記
第１及び第２の走査回路に共通な入力信号を入力する単
一のパッドを備え、前記第１及び第２の走査回路の入力
端子間を第１の配線層で接続し、該第１の配線層の中間
位置と前記パッドとを第２の配線層で接続したことを特
徴とする固体撮像素子。