JPH06334111A - マルチプロセサ・モジュールと製造方法 - Google Patents

マルチプロセサ・モジュールと製造方法

Info

Publication number
JPH06334111A
JPH06334111A JP6065470A JP6547094A JPH06334111A JP H06334111 A JPH06334111 A JP H06334111A JP 6065470 A JP6065470 A JP 6065470A JP 6547094 A JP6547094 A JP 6547094A JP H06334111 A JPH06334111 A JP H06334111A
Authority
JP
Japan
Prior art keywords
module
circuit device
substrate
wafer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6065470A
Other languages
English (en)
Other versions
JPH07118515B2 (ja
Inventor
Richard J Gilmour
ジョゼフ ギルムーア リチャード
Gustav Schrottke
シュロットケ グスタフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06334111A publication Critical patent/JPH06334111A/ja
Publication of JPH07118515B2 publication Critical patent/JPH07118515B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 （修正有） 【目的】 三次元多機能プロセサシステムを構成する機
能モジュールを提供する。 【構成】 能動デバイスを埋設したシリコン等の半導体
担体を基板１に用い、その両面に複合機能を有する素子
を裁置する。半導体基板にはその両面に裁置された単一
チップまたはマルチチップ・モジュールを相互接続する
ための導電性バイア２１，２１ｂ，４３を形成する。ウ
ェーハ基板に穴あけ／めっきを施し、基板の反対側に電
気的に相互接続されるデバイスを配置する。基板に形成
されたバイアに対応する入出力接続接点を持つ所望の機
能を有するマルチチップ・モジュールを製造する。マル
チチップ・モジュールと基板の間の相互接続は、導電性
バイアを持った誘電層４，５３上に設ける回路化された
配線と接続接点により行われ、上記誘電層はその後能動
層上に配置される。誘電層はモジュールから外に向かっ
て延長し、他の同様の多機能素子等のシステム素子や入
出力デバイスと電気的接続を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコン・ウェーハを使
い、論理回路やメモリ・チップのような個々の集積回路
デバイスをウェーハの上に載せ、電子デバイスを相互に
接続して多機能モジュールを作成することにより形成
し、三次元に実装して製造した密結合のマルチプロセサ
・システムに関する。
【０００２】
【従来の技術】従来のマルチプロセサ・システムは、プ
ロセサを基板担体に載せたマルチチップ・モジュール、
メモリ・アダプタ・カード（例えばシングル・インライ
ン・メモリ・モジュール(single in line memory modul
e:SIMM)）、および、プロセサとメモリの間の情報伝達
を切り換える別個のスイッチ素子等の個々の機能ユニッ
トを用いるのが普通である。
【０００３】これらの個々の機能ユニットは各々がコン
ピュータ・システムの中でかなりの体積をとり、相互接
続のための配線が少なくとも部分的には長くなるのでデ
ータ伝送時間が長くなり、システムの性能要求を満たさ
ないという問題を生じる。例えば、メモリユニットから
離してカードの片面に載せたプロセサは、メモリの近く
に置かれたプロセサよりも、メモリチップまでの配線が
当然長くなる。配線の長さの違いから起こるデータ伝送
時間の歪みをなくすために、従来のシステムでは、重要
な配線経路は全て同じ長さに設計される。従って、配線
の長さは最長の配線の長さに依存することになり、シス
テムの性能が犠牲になる。
【０００４】マルチチップ・モジュールは、コンピュー
タ機能の全体を１つのモジュールの上に載せ、さらに、
コネクタや、はんだ球接続等の技術で直接コンピュータ
・プレーナに装着できるものである。これらのマルチチ
ップ・モジュールは、配線層を持った誘電物質の受動基
板担体の少なくとも１つの面に裁置された集積回路デバ
イスを有する。基板の中の配線層は、基板の両面に載せ
られた各種のチップを単に相互接続するための電気的接
続を提供する。従って従来のマルチチップ・モジュール
は、複数の集積回路デバイスを支持担体である受動基板
を介して配線したものである。
【０００５】従って、基板層が機械的支持とチップ間の
電気的接続を行うだけでなく、能動的機能を備えた基板
を持つ多機能モジュールが求められる。この目標は、電
子的構成要素部品をその中に持ったシリコン・ウェーハ
を基板担体に用い、基板の両面に複数の集積回路デバイ
スを載せることにより達成できる。
【０００６】特に基板とチップの間の熱膨張係数の問題
を解決するために、シリコン・ウェーハを基板物質に使
うことが公知の技術として知られている。米国特許5,03
9,628には、集積回路デバイスの担体としてシリコン物
質を使うマルチチップ・モジュールの記載がある。担体
物質には、裁置されたチップに合う熱膨張係数を持つも
のが望ましい。さらに、担体物質を貫くバイアが形成さ
れる。米国特許4,956,695には、延長された相互接続用
引き出し部を持つ複数の集積回路が誘電物質に接着され
た三次元チップの実装の記載がある。引き出し部の間に
セラミックのスペーサが置かれ、スペーサの端が擦過さ
れて引き出し部が露出される。セラミックのスペーサ
は、チップの熱膨張係数と合わせるために使われてい
る。
【０００７】また、他の従来のシステムには、シリコン
を集積回路デバイスの担体に使い、担体を介して接続を
行うためにシリコンにバイアを形成するものがある。米
国特許3,787,252には、エピタキシャル層上に形成され
た回路素子を持った半導体ウェーハの記載がある。ウェ
ーハを貫通する接続が形成され、回路素子が、隣接する
絶縁板上に配置された導体のための相互接続用接点と接
触する。米国特許5,024,966には、半導体光学デバイス
を載せるのに使われるシリコン基板の記載がある。外部
的に変調された電源が光学デバイスに相互接続される。
シリコン基板には金属バイアがあり、光学デバイスは、
基板の反対側に裁置された導電層に接続される。米国特
許5,063,177には、高抵抗性シリコンのマザーボード上
に実装されたモノリシック・マイクロ波集積回路の記載
がある。シリコン基板は伝送媒体、チップ担体および熱
伝導体の役割をしている。バイアが基板にエッチングさ
れ、裁置された集積回路と接地プレーン等との相互接続
が行われる。さらに、基板に、抵抗、キャパシタ、およ
び伝送用配線が、論理デバイス（例えばマイクロプロセ
サ）と共に基板に統合される。その後、回路素子が、個
々の集積回路デバイスを形成するチップに切ることがで
きる媒体の上に裁置される。アイビーエムテクニカル・
ディスクロージャ・ブリテン 18巻10号1976年3月 3478
ページには、貫通孔を持つシリコン基板を接着する技術
が記載されている。この技術は、マルチチップを持った
層状のウェーハの実装に使われる。
【０００８】以上からわかるように、従来のシステムに
は、マルチプロセサ機能要素を形成する複層シリコンの
マルチチップ・モジュールを使用しているものはない。
【０００９】
【発明が解決しようとする課題】本発明はシリコン基板
にバイアを形成する技術を用いて、三次元の多機能基板
を製造する。能動デバイスが埋設されているシリコンま
たは他の半導体担体を基板に使い、その両面に複合機能
素子が裁置される。これにより、基板が能動回路素子を
備えている三次元の多機能モジュールが製造できる。
【００１０】
【課題を解決するための手段】半導体基板には、基板の
両面に裁置された例えばマルチチップ・モジュールのよ
うな機能素子を相互接続するための導電性バイアが形成
される。レーザによる穴あけ、および、それに関連する
メッキ技術を使って、能動回路デバイスを持っている基
板を貫いてバイアが形成される。穴あけおよびメッキの
技術を使って、電気的に相互接続されたデバイスが基板
の相対する両面に裁置される。基板に形成されたバイア
に対応する入出力接続接点を持ち、所望の機能を備えた
マルチチップ・モジュールが製造される。マルチチップ
・モジュールと基板の間の相互接続は、導電性バイアを
持った誘電層の上に回路化した配線と接続接点を用意す
ることにより行われ、その後、誘電層が能動基板上に置
かれる。この方法により、集積回路デバイスを相互に近
接して裁置できる利点を持つ三次元機能素子が製造で
き、その結果、データ／アドレス配線の長さとそれによ
る歪みを減らし、システム性能を向上することができ
る。
【００１１】
【実施例】図１は、複数の集積デバイスがその中に形成
されているシリコン・ウェーハ１を示す。メモリ・チッ
プ、論理チップ、プロセサ等のデバイスをその中に形成
するウェーハ１の製造は公知の技術である。しかし、こ
れまでの技術では、先ず、ウェーハ１を複数の個々のデ
バイス３に切り、個別部品に実装し、さらに、受動基板
や他の担体（例えばＦＲ４基板）の上に載せてコンピュ
ータのプレーナ・ボードやアダプタ・カードに使用する
ものであった。しかし、本発明では、ウェーハ１を細切
れに切らず、その全体あるいは部分を能動基板に使い、
ウェーハ１の各面に機能素子を付け、三層の機能モジュ
ールを作成する。
【００１２】図２は、複数の機能ユニット１０が裁置さ
れたウェーハ１を示す。これらの機能ユニット１０はそ
れぞれ複合度が異なり、単一チップも、ウェーハ１上の
デバイス３の入出力に付けられた入出力を備えたマルチ
チップ・モジュールもある。本発明では、マルチチップ
・モジュールの代わりにあるいはマルチチップ・モジュ
ールと一緒に、個々に裁置された単一の集積回路デバイ
ス（チップやＩＣｓ）も使用できる。
【００１３】図３は、片面に誘電物質４を載せたウェー
ハ１の断面図である。層４はポリイミド等の適切な誘電
物質からなる。層４にバイア２１が形成され、ウェーハ
１に埋設形成された回路デバイス上の入出力ポイント２
０と、誘電層４の頂面に裁置された相互接続接点と回路
化された配線５とを電気的に接続している。ポリイミド
物質とフォトリソグラフイ等の技術を使って、層４の中
または上にバイア２１と回路配線を形成する方法は、当
業者には公知であろう。メッキ等の技術を使ってバイア
２１に導電物質が置かれ、層４には公知の技術で回路配
線５が形成される。従って、層４、バイア２１、回路配
線および接点５により、埋設された個別デバイス３が、
層４上のチップやモジュール等と電気的に相互接続さ
れ、回路配線および接点５とも電気的接続が行われる。
【００１４】図４は、図３と同様にウェーハ１と誘電層
４を示す断面図であるが、ウェーハ１にバイア２１ａが
形成されている。これらのバイアはレーザによる穴あけ
およびメッキによって形成できるが、ウェーハ上のバイ
アは60ミクロン単位で形成され、ウェーハの中の能動デ
バイス３には40ミクロンほどの近さに配置される。この
寸法は技術進歩と共にさらに小さくなり得るので、本発
明の例としてあげたのであって限界を示すものではな
い。
【００１５】公知のメッキ技術を使ってウェーハ１を貫
通する電気的接続が形成される。バイアと能動デバイス
３の間に十分な距離を保つ必要があるから、バイアの配
置は極めて重要である。ウェーハを貫いて電気的アクセ
スを作る方法は他にもあり、例えば、デバイスが形成さ
れる時にウェーハを通る接続を拡散する方法、または、
ウェーハの両面の金属の間に電気的相互接続を行うため
に、レーザによってあけられた穴を通るワイヤを接続す
る方法がある。どの方法であれ、ウェーハの両面に裁置
された機能ユニットの間が相互接続できるように、ウェ
ーハ１にバイア２１ａが形成される（図９）。
【００１６】また、図４は、製造中にウェーハ上に配置
できる誘電性の中間層２３を示す。層２３は回路配線２
５を備えていて、層４の上にチップやモジュール等が裁
置された時に、ウェーハ１を通してチップ入出力から相
互接続できるように、バイア２１とバイア２１ａを相互
接続する。層４の上に、さらに誘電層を配置または付着
させて、本発明による多機能素子全体の配線可能性を高
める、複数の誘電層からなる構造物が形成できることは
当業者の理解するところであろう。
【００１７】図５は、図４の構造物で、さらに、ウェー
ハ１の誘電層４の反対側に、複層分配層５５を付けた構
造物を示す。分配層５５はマルチチップ・モジュール業
界で公知のプロセスで製造され、多種のデバイスを接続
できるように十分な配線が施せる層にしたものである。
このプロセスは、構造物に誘電物質をコーティングし、
所望の物質をフォトマスクによって露出し、露出されて
いない物質を洗浄等によって除去することを含む。構造
物の所望の場所だけに誘電物質を載せるには、物質をス
クリーニングする方法でできる。メッキ等の技術によっ
て誘電層の上に回路とバイアが形成できる。配線層によ
り、マルチチップ・モジュール上に裁置された各種のチ
ップ入出力の間の電気的接続が行われる。分配層５５
は、銅またはアルミニウム等の導電性プレーン５４をそ
れぞれ備えた別々の誘電層５３を複数枚持っている。個
々の層からなる複層５３の内に接続バイア２１ｂがあ
り、分配層５５の外側に裁置された接点５７から層５５
を通り、ウェーハ１の外面に裁置された回路配線および
接点５８を接続し、接点５８を貫通しているバイア２１
ａと電気的接続が行われる。このようにして、誘電層４
上に裁置されたモジュールの集積回路デバイスは、接点
５７、バイア２１ｂ，接点５８、バイア２１ａ、接点２
５、バイア２１、および接点／回路配線５を使って、分
配層５５の外側に裁置されたモジュールまたはチップと
電気的に接続する。
【００１８】図６は図３の構造物と同様であるが、誘電
層４がウェーハ１の端を過ぎて外に向かって延長してい
る断面図である。誘電層４に隣接して、ウェーハ１と同
表面上に取り外し可能なベース部１１が作られている。
このベース部は、プロセスの完了後、製造工程の間、誘
電層４を支持するのに使用される。その後、ベース部１
１は取り外されて、誘電層４がウェーハ１を過ぎて延長
し、離れた位置にある他の機能ユニットや周辺デバイス
等の素子に相互接続できる可撓性ケーブルを形成する。
図６の他の素子は、図１から図５の同じ番号の素子と同
一である。
【００１９】図７は、図５の構造物の両側にマルチチッ
プ・モジュールを加えた構造物である。電気層４０は、
層４０に付いたチップ４１、およびバイア４３を通して
層４への電気的接続を含む。チップ４１はワイヤ接着型
チップで、その引き出し部４２がチップ４１の入出力を
基板４０の表面上の接点に相互接続するのに使われる。
これらの接点はバイア４３に電気的に接続し、さらにバ
イア４３は、誘電層４の接点／回路配線５に接続してい
る層４０の下側に付いている接点（図示せず）と相互接
続している。このようにして、チップ入出力接続ポイン
トが構造物に電気的に接続されている。さらに、図７に
示すように、誘電層４が能動層の機能ユニット３から外
に向かって延長し、この機能ユニットを他のデバイスに
接続するために使うことができる。
【００２０】さらに図７は、複数の集積回路デバイス７
３が互いに隣接して接着され、立方体７１を形成してい
る様子を示す。チップ７３は、DRAMのようなメモリチッ
プで、チップの端に相互接続ポイントが出ているのが望
ましい具体化である。チップ７３は相互に接着されて立
方体７１を形成する。入出力接続ポイントが存在する端
に沿ってＣ４ジョイント（control collapse chip conn
ection: C4）のはんだ球７５が配置され、メモリ立方体
７１がバイア２１ｂと接点５７により機能ユニットに電
気的接続が行われる。このようにして、１つの三次元モ
ジュール上に別個の能動素子が３層に配置された多層機
能ユニットが製造できる。具体化として、チップ４１
は、多機能（例えばマルチチップ・プロセサ）モジュー
ルが形成できるようなプロセサとクロスポイント・スイ
ッチであることが望ましい。このモジュールでは、マル
チプロセサ４１はメモリ・サブシステムに密結合してい
て、結合要求に従い、どのプロセサもどのメモリ・ロケ
ーションにアクセスできる。
【００２１】さらに図７の機能ユニットに示すように、
プロセサとメモリの間の線連結が最小化され、線の長さ
の違いによる時間の歪みが最小化される。本発明の三次
元実装技術により、線の長さを最小にするだけでなく、
最も重要なプロセサとメモリの間の連結網の線の長さの
違いを最小にできる。
【００２２】図８は、図２に示したウェーハ１とモジュ
ール１０から延長した誘電層４を加えた透視図である。
図８の機能ユニットと他の要素との間に電気的相互接続
が行えるように、誘電層４の各端上に相互接続手段６が
ある。相互接続手段６を受ける圧接型コネクタを使っ
て、本発明の機能ユニットを例えばもう１つの機能ユニ
ットと電気的に接続し、処理ユニットを増やすことがで
きる。この機能ユニットをキーボード、グラフィック・
ディスプレイ等の周辺装置に相互接続させて１つのコン
ピュータ・システムを作ることもできる。
【００２３】図９は、本発明のもう１つの具体化で、図
７で説明したＣ４ジョイントを使用してメモリ立方体７
１をウェーハ１に直接接続したものである。Ｃ４ジョイ
ント型のチップ６１が、はんだ球６３を介して、誘電層
４上の金属即ち対応する接点と回路配線５に直接付けら
れている。他の構成要素やデバイスと相互接続できるよ
うに、誘電層４がウェーハ１の外辺部から先に延長して
いる。Ｃ４ジョイント型チップ６１は、はんだ球６３を
介して、ウェーハ１の中の埋設デバイス３およびメモリ
チップ７３に連結し、さらに、誘電層４の表面上の回路
配線、バイア２１、およびメモリ立方体７１のはんだ球
７５と連結している。
【００２４】図１０は、誘電層４上に裁置されたＣ４ジ
ョイント型チップ６１とワイヤ接着型チップ４１が、ウ
ェーハ１の反対側に裁置されたメモリ立方体７１のメモ
リチップ７３と電気的に相互接続されている、もう１つ
の実装の具体化を示す。要約すれば、図７はワイヤ接着
型チップ４１を示し、図９はＣ４ジョイント技術による
チップ６１を示し、図１０はチップ４１とチップ６１を
合わせ持つ機能ユニットを示す。勿論本発明では、面実
装やTAB（tape automated bonding）等の他の接続手段
を用いることもできる。
【００２５】さらに本発明では、例えば、図１０でチッ
プ４１が中央処理装置（CPU）を、チップ６１がメモリ
チップを表したように、ウェーハの同一面に異なる機能
が配置できることを示した。このようにして、CPU（チ
ップ４１）とレベル１キャッシュ（チップ６１）がウェ
ーハ１の同一面に裁置され、ウェーハの反対側にメモリ
立方体７１のようなシステム・メモリを載せることもで
きる。このようにして、ウェーハ１を多機能モジュール
の基板担体に用いて、実質的に制限をつけることなく多
種の機能を組み合わせて実装することができる。
【００２６】さらに、ウェーハ１に埋設されたデバイス
３はウェーハの各面上の回路デバイス（例えば４１、６
１、７１）と、接点、回路線等を介して相互接続され
る。しかし、ウェーハ１両面上の回路デバイス（例えば
４１、６１、７１）相互は、図５に示すように、バイア
２１ａを介して接続される。
【００２７】図１１は本発明の機能ユニットを図式的に
断面図化したブロック図である。層１００はマルチプロ
セサの具体化を表すＰ１からＰｎまでの複数のプロセサ
１０１を表す。マルチプロセサ１０１は例えばインテル
社のＸ８６シリーズやアイビーエム社のRISC システム/
6000処理ユニットのような市販されているCPUである。
プロセサの引き出し部１０３により、処理ユニット１０
１の各々がスイッチ２０１と相互接続される。符号２０
０は、プロセサ１０１間でアドレスとデータを転送する
ための相互接続引き出し部２０３を持つクロスポイント
・スイッチ２０１（Ｓ１からＳｊ）を複数持つ第２の能
動層を表す。スイッチ２０１は望ましくは交差点スイッ
チ即ちクロスポイント・スイッチと称されるもので、シ
ステム・メモリやプロセサ１０１に付随しているデータ
・キャッシュのようなデータが存在するロケーションの
アドレスおよびデータ要求を受け取るためのレジスタを
備えている。ロジックによりスイッチを制御し、スイッ
チを介して、メモリから取り出したデータが、データを
要求したプロセサ１０１に供給される。
【００２８】もう１つのクロスポイント・スイッチ入出
力２０５が、スイッチ２０１を、第３の能動層３００の
中のデバイスに相互接続する。この第３の層はデータを
蓄積するためのメモリ３０１を複数（Ｍ１からＭｉ）有
することが望ましい。入出力引き出し部３０３がメモリ
３０１をクロスポイント・スイッチ入出力２０５に相互
接続し、プロセサ１０１からスイッチ２０１を介してア
ドレス、データ、およびデータ要求が、対応するメモリ
３０１に供給されるようにする。即ち、本発明は図７、
８、および９に示したように、１つの機能ユニットに３
つの能動層を作成するものであり、これは、受動的な基
板即ち担体を使い、処理素子等の載った層を相互接続す
る配線を施して作成した従来技術による機能モジュール
やマルチチップ・モジュールとは対照的なものである。
【００２９】図１１に示すマルチプロセサの具体例は、
本発明を使って考えられる数多くの構成の１例である。
例えば、ASICビデオRAM層を備えたビデオ・アダプタ・
カードとスイッチを使って、別のアダプタ・カードを作
ることも可能であろう。
【００３０】図１２はクロスポイント・スイッチ２０１
を示し、引き出し部１０３（図１１）によってプロセサ
１０１に接続され、プロセサからロード・アンド・スト
ア命令を受ける入力線２０３を示す。レジスタ２０７が
用意され、プロセサ１０１からのロード・アンド・スト
ア命令をストアする。ロードするべきデータのあるメモ
リ番地、あるいはデータをストアするメモリの番地ビッ
トがレジスタ・ロケーション２０８にストアされる。ス
イッチ２０６があり、これが閉じると、命令がメモリ３
０１に提供される。スイッチ論理２０９を使用してスイ
ッチ２０６の動作を制御され、メモリを使用してよい時
（即ち対応するプロセサがメモリにアクセスするために
結合した時）に限り、クロスポイント・スイッチ出力引
き出し部２０５を介して、レジスタ２０７の中の命令が
メモリに提供される。さらに、相互接続線２１０によ
り、隣接するクロスポイント・スイッチにデータを送れ
るようにし、どのプロセサでもスイッチ２０１を介し
て、データをメモリ３０１のどれにでも送れるようにす
る。
【００３１】このようにして、プロセサＰ１はストア命
令等をスイッチＳ１に送り、さらにこの命令はＳ４に送
られデータがメモリ３０４にストアされる。従って、相
互接続線２１０により、スイッチ２０１のどれでもプロ
セサ１０１およびメモリ３０１のどれとでも相互接続で
きる。例えば、スイッチＳ２の中のレジスタ２０７から
のデータ転送要求はＳ３の中のレジスタさらにメモリＭ
３に送ることができ、送る先がＳ２に対応するＭ２に限
定されない。さらに、ウェーハ１の各表面に回路化され
た配線が形成され（即ちスイッチ２０１）、引き出し部
２０３と２０５を介してスイッチ２０１の各々と相互接
続が行われ、所望に応じた具体的な機能モジュールを提
供することができる。
【００３２】
【発明の効果】本発明は基板にバイアを形成する技術を
用いて、論理回路やメモリ・チップ等を三次元に実装し
た多機能モジュールを持つ密結合のマルチプロセサ・シ
ステムを提供するもので、これにより、各デバイスを相
互に近接して配置し、特に最も重要なプロセサとメモリ
との間のデータ／アドレス回路配線の長さを最小にし、
システム性能が向上できる。
【図面の簡単な説明】
【図１】本発明の三次元機能モジュールの基板担体で、
能動デバイスを持ったシリコンウェーハの平面図。
【図２】個々のチップ、あるいは、複数の個々のチップ
を備えたモジュールを含む機能素子を複数持った図１の
ウェーハの透視図。
【図３】マルチチップ・モジュールまたはチップと相互
接続するための配線層を追加したウェーハの断面図。
【図４】相互接続バイアが貫通しているウェーハの断面
図。
【図５】マルチチップ・モジュールまたはチップと基板
とを相互接続するのに使われる配線分配層を両面に備え
たウェーハの断面図。
【図６】能動デバイスの入出力が外部相互接続接点に取
り出されたウェーハ基板の頂面。
【図７】能動デバイスの入出力を相互接続するのに必要
な配線層を含む、本発明による三次元機能モジュール全
体の断面図。
【図８】システム構成要素と電気接続するために、相互
接続層が外に向かって延長している本発明の機能モジュ
ールの頂面の透視図。
【図９】Ｃ４ジョイント型またははんだ球接続型のチッ
プ、あるいは、マルチチップ・モジュールがウェーハ基
板に付いた、本発明によるモジュールの断面図。
【図１０】Ｃ４ジョイント型およびワイヤ接着型のチッ
プの双方が混在して付いているウェーハ基板の断面図。
【図１１】本発明により供される複数の機能を表した図
式図。
【図１２】本発明の具体化に使用しているクロスポイン
ト・スイッチの図式図。
【符号の説明】
１ シリコンウェーハ ３ 個々の能動デバイス ４ 誘電層 ５、５８ 相互接続接点および回路
化配線 ６ 相互接続手段 １０ 機能ユニット １１ 取り外し可能なベース部 ２０ 入出力ポイント ２１、２１ａ、２１ｂ，４３ バイア ２３ 誘電物質中間層 ２５ 回路化配線 ４０ 電気層 ４１ ワイヤ接着チップ（例え
ばプロセサ） ５３ 複数形成された個々の誘
電層 ５４ 銅、アルミニウム等によ
る導電性平面 ５５ 多層分配基板 ５７ 接点（パッド） ６１ Ｃ４ジョイント型チップ
（キャッシュ） ６３ はんだ球 ７１ メモリ立方体 ７３ 複数の集積回路デバイス
（メモリチップ） ７５ Ｃ４ジョイントのはんだ
球 １００ 第１の層 １０１ 複数のプロセサ 103、203、303、205、210 相互接続用引き出し部 ２００ 第２の層 ２０１ クロスポイント・スイッ
チ ２０６ スイッチ ２０７ レジスタ ２０８ レジスタ・ロケーション ２０９ スイッチ・ロジック ３００ 第３の層 ３０１ 複数のメモリ
フロントページの続き (72)発明者 グスタフ シュロットケ アメリカ合衆国 78750 テキサス州 オ ースティン スパイスウッドパークウェイ 11101

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータ・システムにおいて処理動
    作を提供する機能モジュールであって、 少なくとも１つの埋設能動回路デバイスを持つ半導体基
    板と、 上記の少なくとも１つの埋設回路デバイスに相互接続さ
    れ、上記基板の第１の面に裁置された少なくとも１つの
    第１の回路デバイスと、 上記の少なくとも１つの埋設回路デバイスおよび上記の
    少なくとも１つの第１の回路デバイスに相互接続され、
    上記基板の第２の面に裁置された少なくとも１つの第２
    の回路デバイスと、 を有するモジュール。
  2. 【請求項２】 上記第１および第２の回路デバイスを相
    互接続するために、上記半導体基板を貫く複数の導電性
    バイアをさらに有する請求項１に記載のモジュール。
  3. 【請求項３】 上記第１または第２の回路デバイスを上
    記の埋設回路デバイスに配線するために、上記基板に隣
    接した少なくとも１つの配線層をさらに有する請求項２
    に記載のモジュール。
  4. 【請求項４】 上記配線層が上記機能モジュールから可
    撓的に延び、上記機能モジュールを別の機能モジュール
    または入出力デバイスに接続するための相互接続手段を
    含む請求項３に記載のモジュール。
  5. 【請求項５】 上記第１および第２の回路デバイスが個
    々の集積回路デバイスを有する請求項４に記載のモジュ
    ール。
  6. 【請求項６】 上記第１および第２の回路デバイスがマ
    ルチ・チップ・モジュールを有する請求項５に記載のモ
    ジュール。
  7. 【請求項７】 上記第１の回路デバイスが中央処理装置
    で、上記第２の回路デバイスがメモリである請求項６に
    記載のモジュール。
  8. 【請求項８】 上記半導体基板がウェーハで、上記の少
    なくとも１つの埋設回路デバイスがクロスポイント・ス
    イッチである請求項７に記載のモジュール。
  9. 【請求項９】 コンピュータ・システムにおいて処理動
    作を提供する機能モジュールを製造する方法であって、 少なくとも１つの埋設能動回路デバイスを持つ半導体基
    板を形成し、 上記基板の第１の面の上に少なくとも１つの第１の回路
    デバイスを配置し、上記の少なくとも１つの埋設回路デ
    バイスと相互接続し、 上記基板の上記第１面の反対側の第２の面に少なくとも
    １つの第２の回路デバイスを配置し、上記の少なくとも
    １つの埋設回路デバイスおよび上記の少なくとも１つの
    第１の回路デバイスに相互接続する、 ステップを有する方法。
  10. 【請求項１０】上記第１および第２の回路デバイスを相
    互接続するために、上記半導体基板を貫く複数の導電性
    バイアを形成するステップをさらに有する請求項９に記
    載の方法。
  11. 【請求項１１】上記第１または第２の回路デバイスを上
    記の埋設回路デバイスに相互接続するために少なくとも
    １つの配線層を上記基板に隣接して配置するステップを
    さらに有する請求項１０に記載の方法。
  12. 【請求項１２】配線層を配置する上記ステップが、 上記配線層を上記モジュールから延長し、 第１の機能モジュールの上記の延長配線層を別の機能モ
    ジュールまたは入出力デバイスに接続するための相互接
    続手段を用意する、 ステップを有する請求項１１に記載の方法。
  13. 【請求項１３】上記第１および第２の回路デバイスが個
    々の集積回路デバイスを有する請求項１２に記載の方
    法。
  14. 【請求項１４】上記第１および第２の回路デバイスがマ
    ルチ・チップ・モジュールを有する請求項１３に記載の
    方法。
  15. 【請求項１５】上記第１の回路デバイスが中央処理装置
    で、上記第２の回路デバイスがメモリである請求項１４
    に記載の方法。
  16. 【請求項１６】上記半導体基板がウェーハで、上記の少
    なくとも１つの埋設されたデバイスがクロスポイント・
    スイッチである請求項１５に記載の方法。
  17. 【請求項１７】上記配線層を延長する上記ステップが、 上記機能モジュールから延長する上記配線層の部分を製
    造時に支持するために、上記ウェーハに隣接したベース
    部を配置し、 上記配線層が可撓性を持つように、上記機能モジュール
    から延長する上記配線層の上記部分が製造された時に上
    記ベース部を除去する、ステップを有する請求項１２に
    記載の方法。
JP6065470A 1993-05-10 1994-03-10 マルチプロセサ・モジュールと製造方法 Expired - Lifetime JPH07118515B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/058,892 1993-05-10
US08/058,892 US5391917A (en) 1993-05-10 1993-05-10 Multiprocessor module packaging

Publications (2)

Publication Number Publication Date
JPH06334111A true JPH06334111A (ja) 1994-12-02
JPH07118515B2 JPH07118515B2 (ja) 1995-12-18

Family

ID=22019557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6065470A Expired - Lifetime JPH07118515B2 (ja) 1993-05-10 1994-03-10 マルチプロセサ・モジュールと製造方法

Country Status (3)

Country Link
US (1) US5391917A (ja)
EP (1) EP0624905A1 (ja)
JP (1) JPH07118515B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182429A (en) * 1991-05-23 1993-01-26 Westinghouse Electric Corp. System and method for laser welding the inner surface of a tube
JP2011045136A (ja) * 2000-06-06 2011-03-03 Vitesse Semiconductor Corp スイッチマトリクスモジュールを備えたクロスポイントスイッチ

Families Citing this family (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5526320A (en) * 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
US6146743A (en) * 1997-02-21 2000-11-14 Medtronic, Inc. Barrier metallization in ceramic substrate for implantable medical devices
TW432669B (en) * 1997-04-25 2001-05-01 Sharp Kk Semiconductor integrated circuit device capable of achieving reductions in chip area and consumption power
US6002375A (en) * 1997-09-02 1999-12-14 Motorola, Inc. Multi-substrate radio-frequency circuit
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6049465A (en) * 1998-09-25 2000-04-11 Advanced Micro Devices, Inc. Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
US6483736B2 (en) * 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6268660B1 (en) 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6221682B1 (en) 1999-05-28 2001-04-24 Lockheed Martin Corporation Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
US6278181B1 (en) 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
US6249136B1 (en) 1999-06-28 2001-06-19 Advanced Micro Devices, Inc. Bottom side C4 bumps for integrated circuits
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6681338B1 (en) * 2000-06-21 2004-01-20 Rambus, Inc. Method and system for reducing signal skew by switching between multiple signal routing layers
US6534851B1 (en) * 2000-08-21 2003-03-18 Agere Systems, Inc. Modular semiconductor substrates
DE60207226T2 (de) * 2001-04-13 2006-08-03 I-Flow Corp., Lake Forest Steriler container für medizinische zwecke
GB2415314B (en) * 2001-08-08 2006-05-03 Adder Tech Ltd Video switch
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
WO2004001603A1 (en) * 2002-06-24 2003-12-31 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
US6934199B2 (en) * 2002-12-11 2005-08-23 Micron Technology, Inc. Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US6961259B2 (en) * 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US20040195669A1 (en) * 2003-04-07 2004-10-07 Wilkins Wendy Lee Integrated circuit packaging apparatus and method
US7030486B1 (en) * 2003-05-29 2006-04-18 Marshall Paul N High density integrated circuit package architecture
US7654956B2 (en) * 2004-07-13 2010-02-02 Dexcom, Inc. Transcutaneous analyte sensor
US7529013B2 (en) * 2005-08-29 2009-05-05 Samsung Electro-Mechanics Co., Ltd. Optical modulator module package
CN101248517B (zh) * 2005-08-31 2013-05-29 英特尔公司 包括微处理器和第四级高速缓存的封装
US7554195B2 (en) * 2006-01-03 2009-06-30 Sun Microsystems, Inc. Engine with cable direct to outboard memory
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US7528492B2 (en) * 2007-05-24 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for detecting misalignment of through-wafer vias
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US7825517B2 (en) 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7892885B2 (en) * 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8671476B2 (en) * 2008-02-05 2014-03-18 Standard Textile Co., Inc. Woven contoured bed sheet with elastomeric yarns
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US8288872B2 (en) 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8399273B2 (en) 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US20100062693A1 (en) * 2008-09-05 2010-03-11 Taiwan Semiconductor Manufacturing Co., Ltd. Two step method and apparatus for polishing metal and other films in semiconductor manufacturing
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8624360B2 (en) 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US7989318B2 (en) 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US7910473B2 (en) * 2008-12-31 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US7932608B2 (en) * 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8643149B2 (en) * 2009-03-03 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stress barrier structures for semiconductor chips
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8344513B2 (en) 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8329578B2 (en) 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
US8552563B2 (en) 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8432038B2 (en) * 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8264066B2 (en) * 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8859424B2 (en) * 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
CN102033877A (zh) * 2009-09-27 2011-04-27 阿里巴巴集团控股有限公司 检索方法和装置
US8647925B2 (en) * 2009-10-01 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification for handling wafer thinning process
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8405201B2 (en) 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
US10297550B2 (en) 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
US8222139B2 (en) 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US9293366B2 (en) 2010-04-28 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias with improved connections
US8519538B2 (en) 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8471358B2 (en) 2010-06-01 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3D inductor and transformer
US9059026B2 (en) 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8362591B2 (en) 2010-06-08 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits and methods of forming the same
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8500182B2 (en) 2010-06-17 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum wafer carriers for strengthening thin wafers
US8896136B2 (en) 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
US8319336B2 (en) 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
US8338939B2 (en) 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
US8722540B2 (en) 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US9299594B2 (en) 2010-07-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bonding system and method of modifying the same
US8674510B2 (en) 2010-07-29 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure having improved power and thermal management
US8846499B2 (en) 2010-08-17 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite carrier structure
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8507358B2 (en) 2010-08-27 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Composite wafer semiconductor
US8693163B2 (en) 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8502338B2 (en) 2010-09-09 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via waveguides
US8928127B2 (en) 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
US8525343B2 (en) 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8580682B2 (en) 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation
US9190325B2 (en) 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8836116B2 (en) 2010-10-21 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
US8519409B2 (en) 2010-11-15 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode components integrated with thermoelectric devices
US8567837B2 (en) 2010-11-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Reconfigurable guide pin design for centering wafers having different sizes
US9153462B2 (en) 2010-12-09 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spin chuck for thin wafer cleaning
US8773866B2 (en) 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
US8236584B1 (en) 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US9059262B2 (en) 2011-02-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including conductive structures through a substrate and methods of making the same
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US8716128B2 (en) 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
US8546235B2 (en) 2011-05-05 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal-insulator-metal capacitors and methods of forming the same
US8674883B2 (en) 2011-05-24 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna using through-silicon via
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8552485B2 (en) 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US8766409B2 (en) 2011-06-24 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for through-silicon via (TSV) with diffused isolation well
US8531035B2 (en) 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
US8872345B2 (en) 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
US8604491B2 (en) 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US8445296B2 (en) 2011-07-22 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for end point determination in reactive ion etching
US8809073B2 (en) 2011-08-03 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for de-embedding through substrate vias
US9159907B2 (en) 2011-08-04 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid film for protecting MTJ stacks of MRAM
US8748284B2 (en) 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8525278B2 (en) 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
US8546886B2 (en) 2011-08-24 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the device performance by forming a stressed backside dielectric layer
US8604619B2 (en) 2011-08-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via keep out zone formation along different crystal orientations
US8803322B2 (en) 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8896089B2 (en) 2011-11-09 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers for semiconductor devices and methods of manufacture thereof
US10381254B2 (en) 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US11264262B2 (en) 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US9390949B2 (en) 2011-11-29 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus and method of use
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8546953B2 (en) 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
US8890293B2 (en) 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
US8580647B2 (en) 2011-12-19 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Inductors with through VIAS
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US9618712B2 (en) 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US10180547B2 (en) 2012-02-23 2019-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US9312432B2 (en) 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9065722B2 (en) * 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9484211B2 (en) 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
US9041152B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
US10218397B1 (en) 2016-07-21 2019-02-26 Lockheed Martin Corporation Sensitivity radio frequency (RF) receiver front-end using MEMS switches, RF communications device and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2013735A1 (ja) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US3982268A (en) * 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
US4587711A (en) * 1978-05-26 1986-05-13 Rockwell International Corporation Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4229755A (en) * 1978-08-15 1980-10-21 Rockwell International Corporation Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements
JPS5843554A (ja) * 1981-09-08 1983-03-14 Mitsubishi Electric Corp 半導体装置
US4507845A (en) * 1983-09-12 1985-04-02 Trw Inc. Method of making field effect transistors with opposed source _and gate regions
JPS6098655A (ja) * 1983-11-02 1985-06-01 Nec Corp 半導体装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US4841798A (en) * 1988-08-30 1989-06-27 Orscheln Co. Foot-operated self-adjusting parking brake apparatus with controlled flyback
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US5024966A (en) * 1988-12-21 1991-06-18 At&T Bell Laboratories Method of forming a silicon-based semiconductor optical device mount
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182429A (en) * 1991-05-23 1993-01-26 Westinghouse Electric Corp. System and method for laser welding the inner surface of a tube
JP2011045136A (ja) * 2000-06-06 2011-03-03 Vitesse Semiconductor Corp スイッチマトリクスモジュールを備えたクロスポイントスイッチ

Also Published As

Publication number Publication date
JPH07118515B2 (ja) 1995-12-18
EP0624905A1 (en) 1994-11-17
US5391917A (en) 1995-02-21

Similar Documents

Publication Publication Date Title
JPH06334111A (ja) マルチプロセサ・モジュールと製造方法
US5426566A (en) Multichip integrated circuit packages and systems
US5039628A (en) Flip substrate for chip mount
US4926241A (en) Flip substrate for chip mount
US5198965A (en) Free form packaging of specific functions within a computer system
US5778529A (en) Method of making a multichip module substrate
US6400573B1 (en) Multi-chip integrated circuit module
US5239448A (en) Formulation of multichip modules
US5306670A (en) Multi-chip integrated circuit module and method for fabrication thereof
JP3138383B2 (ja) マルチチップモジュール
US4855809A (en) Orthogonal chip mount system module and method
US5050039A (en) Multiple circuit chip mounting and cooling arrangement
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
US6127726A (en) Cavity down plastic ball grid array multi-chip module
US5363275A (en) Modular component computer system
JPH06244303A (ja) 温度管理可能な超小型電子パッケージ
US6538213B1 (en) High density design for organic chip carriers
US4894708A (en) LSI package having a multilayer ceramic substrate
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
US7266788B2 (en) Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules
US6562656B1 (en) Cavity down flip chip BGA
US6973715B2 (en) Method of forming a multichip module having chips on two sides
US6627978B2 (en) Chip package enabling increased input/output density
JPH04290258A (ja) マルチチップモジュール