JPH06331388A - エンコーダの1回転信号検出方法 - Google Patents

エンコーダの1回転信号検出方法

Info

Publication number
JPH06331388A
JPH06331388A JP14679193A JP14679193A JPH06331388A JP H06331388 A JPH06331388 A JP H06331388A JP 14679193 A JP14679193 A JP 14679193A JP 14679193 A JP14679193 A JP 14679193A JP H06331388 A JPH06331388 A JP H06331388A
Authority
JP
Japan
Prior art keywords
encoder
detection
circuit
pulse
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14679193A
Other languages
English (en)
Inventor
Shinichi Kono
新一 河野
Takahiro Akiyama
隆洋 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP14679193A priority Critical patent/JPH06331388A/ja
Publication of JPH06331388A publication Critical patent/JPH06331388A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

(57)【要約】 【目的】 エンコーダにおける1回転信号の誤検出識別
排除。 【構成】 1回転信号矩形パルスPL1、PL2にエッ
ジ割れが発生した場合の立ち上がり誤検出を識別排除す
る為に、一旦立ち上がりエッジを検出したならば、その
都度タイムチャート2.に示されたように立ち上がりエ
ッジ検出を所定期間WMに亙ってマスキングする。期間
WMは、エンコーダの移動速度の大きさに応じたものと
する。これにより、検出される立ち上がりエッジがタイ
ムチャート3.に示したものに絞られる。更に、タイム
チャート5.に示した如く、立ち上がり検出時点D1ま
たはD2から、次の立ち上がりEG2を検出時点D3ま
でのD+ パルス計数値に基づいて、先に検出したエッジ
に関して正常検出/誤検出の判断を行なう。D+ 計数値
が不足状態(<Nth)ならば、先の立ち上がりエッジ検
出が誤検出であったと判断し、正常(>Nth)ならば、
先の立ち上がりエッジ検出は誤検出でなかったと判断す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本願発明は、モータの回転位置あ
るいは工作機械のテーブルの位置等を検出する為に用い
られるエンコーダの1回転信号検出方法に関する。
【0002】
【従来の技術】モータのロータ軸等に取り付けられ、位
置信号として位相差のある複数組の多数矩形パルス信号
(例えば、A相とB相)やモータの電気角を表わすコー
ド信号と共に1回転毎に1個の矩形パルス信号(Z相信
号)を発生するエンコーダは、既に公知である。
【0003】ところで、このようなエンコーダにおける
1回転信号を形成する矩形パルス信号は、エンコーダを
構成する回転コード板に近接して設けられた光検出手段
あるいは磁気検出手段からの検出信号パルス(立ち上が
り/立ち下がりがシャープではない正弦/余弦関数状波
形。)を、波形整形回路を通して立ち上がり/立ち下が
りが明瞭な矩形パルスに変換することによって生成され
るものである。
【0004】一般に、この波形整形回路にはコンパレー
タ要素が含まれているので、光検出手段あるいは磁気検
出手段からの検出信号に雑音に起因したゆらぎ成分が含
まれている場合等には、矩形パルスの立ち上がりあるい
は立ち下がりの極く近傍部分に、いわゆるエッジ割れが
生じる場合がある。この現象は低速回転領域で特に発生
し易い傾向がある。
【0005】このようなエッジ割れが発生すると、矩形
パルスの立ち上がりエッジを従来通常に用いられている
方式に従って検出した場合、1回転信号検出に支障を来
し、誤った位置検出が行なわれることになる。その理由
を図1(1)及び(2)を参照して説明する。図1
(1)は、エッジ割れを伴わない正常な矩形パルスPL
1、PL2(パルス幅WHを有する2回転分の矩形パル
ス、パルス間隔はWL)が得られた状況を表わしてい
る。この場合、エンコーダが矢印CW方向に進行中に1
回転毎の基準位置を定める検出信号を得る為に立ち上が
りエッジEG1及びEG2が、立ち上がりエッジ検出回
路によって検出される。
【0006】一方、A相、B相の各信号からは、例えば
クロックパルスジェネレータとデータフリップフロップ
(D−FF)を利用した回路によって、アップカウント
信号D+ 及びダウンカウント信号D- が生成されるのが
通常である。
【0007】図1(1)に示した例で検出される立ち上
がりエッジEG1、EG2は、いずれもエッジ割れがな
いので、意図した通りの1回転信号が得られることにな
る。
【0008】ところが、図1(2)に示されたように、
エッジ端部から各々W1、W2、W3、W4の範囲にエ
ッジ割れが発生した場合、上記検出方式をそのままこれ
らエッジ割れのある矩形パルスに適用すると、CW方向
2回転分のエッジ検出過程において、EG1→EG1’
→EG1”→EG2→EG2’→EG2”の順に計6回
の立ち上がりエッジ検出が行なわれることになる。即
ち、本来であれば、CW方向2回転分の立ち上がりエッ
ジ検出を行うべきところが、エッジ割れの為に計6回転
分の基準位置検出を行う結果を招く。
【0009】このような立ち上がりエッジの重複検出を
含む1回転信号誤検出動作が生起されると、当然、エン
コーダの位置検出精度が低下する。特に、エッジ割れ現
象が頻繁に発生した場合には、極めて大きな位置計測誤
差を招く恐れがある。そこで、エンコーダの信頼性を保
つ為に、このエッジ割れに起因した問題の解決が強く望
まれて来た。
【0010】
【発明が解決しようとする課題】上記説明したように、
従来技術においては、移動方向と瞬間的なパルスの立ち
上がりの識別結果のみに基づいて、エンコーダの1回転
信号パルスの立ち上がりエッジを検出する方式が採用さ
れていたので、エッジ割れによって基準位置検出回数が
本来の値と大きくずれる恐れがあり、信号誤検出による
位置検出精度の低下が避けられなかった。
【0011】そこで、本願発明の目的は、1回転信号パ
ルスのエッジ割れに起因した基準位置誤検出を的確に識
別排除することが出来るエンコーダにおける1回転信号
検出方法を提供することにある。
【0012】
【課題を解決するための手段】本願発明は、エンコーダ
を取り付けた回転軸の1回転毎に生成される矩形パルス
の立ち上がりエッジを検出することによってエンコーダ
の1回転基準位置を検出するエンコーダ1回転信号検出
方法において,前記立ち上がりエッジを検出するプロセ
スと、該立ち上がりエッジ検出直後から所定の期間立ち
上がりエッジ検出をマスキングするプロセスと、前記立
ち上がりエッジ検出時点から次回立ち上がりエッジ検出
時点迄、エンコーダ内で生成されるエンコーダ移動量を
表わすパルスを計数するプロセスと、該パルス計数値が
所定値以上であった場合に前記パルス計数開始時に検出
されたエッジを基準位置エッジと判断するプロセスとを
含む前記エンコーダ1回転信号検出方法によって、上記
問題点を解決する基本的技術手段を提供したものである
(請求項1に記載の構成)。
【0013】また、本願発明は、立ち上がりエッジ検出
時にエンコーダ移動速度を検出し、その結果に基づいて
マスキング期間を決定することにより、上記方法におけ
るマスキング期間をより適正に定め得るようにしたもの
である(請求項2に記載された方法)。
【0014】
【作用】本願発明においては、瞬間的なパルスの立ち上
がりの検出結果のみに基づいてエンコーダの1回転基準
位置を検出する方式に代えて、矩形パルスの立ち上がり
部分に発生するエッジ割れによる誤検出を排除する論理
を包含した判断プロセスに従って基準位置を検出する方
式を導入するすることにより、立ち上がりエッジの誤検
出を排除した形で基準位置検出を行えるようにしたもの
である。この誤検出排除作用によって、エンコーダの位
置検出精度と信頼性の低下が確実に防止される。
【0015】以下、本願発明に固有の判断プロセスの要
点を、図1(2)と同様のエッジ割れ矩形パルス検出の
ケースについて再描した図2を参照して説明する。図1
(2)の関連説明部分で述べたように、2個の矩形パル
スPL1、PL2にエッジ割れが図示した位置に発生し
た場合、立ち上がりエッジとして検出され得るのは、エ
ッジEG1、EG1’、EG1”、EG2、EG2’、
EG2”の計6個である。各エッジ割れはエッジ端部付
近に発生する性質があるから、図中W1〜W4は、パル
ス幅WHよりは十分狭いと考えることが出来る。また、
パルス幅WHは、図3に示したようにエンコーダのコー
ド板1に設けられた1回転信号発生用コード2の円周方
向幅Lに対応するものであるから、パルス間隔WLより
も十分小さいことが一般的である。従って、図2におい
て、次の関係が成立すると考えて差し支えない。
【0016】 MAX[W1、W2、W3、W4]《WH《WL ・・・(1) ここで、最左辺は、エッジ割れ発生幅に想定される最大
値を意味している。以下、図2中1.〜6.の番号を付
したタイムチャートを用いて、本願発明における判断プ
ロセスを説明する。説明の都合上、エンコーダは矢印C
Wで示した方向に移動するものとし、Q1(パルス外側
領域)から移動を開始した場合(移動方向逆転の場合を
含む;以下同様。)とQ2(パルス内側領域)から移動
を開始した場合に分けて考える。
【0017】先ず、タイムチャート1.に示したよう
に、マスキングを全く行なわないですべての立ち上がり
エッジを検出する場合を想定すると、6個の立ち上がり
エッジEG1〜EG2”(Q1からスタート)、あるい
は4個の立ち上がりエッジEG1”〜EG2”(Q2 か
らスタート)が検出されるのは当然のことである。そこ
で、本願発明では、1旦立ち上がりエッジを検出したな
らば、その都度、タイムチャート2.に示されたように
所定期間WMの間は立ち上がりエッジの検出を禁止ある
いはこれに等価な信号処理を実行するマスキング期間を
設ける。ここで、マスキング期間WMは、パルス幅WH
以上、好ましくはこれをやや余裕を以て上回る程度に選
ばれる。マスキング期間WMを決める方式には種々のも
のが採用可能である。即ち、エンコーダの移動速度を検
出し、これを媒介にしてマスキング時間を決定しても良
いし、エンコーダ移動距離で定めることも可能である。
【0018】前者の方式による場合のマスキング時間T
msは、次のようにして定めることが出来る(図3参
照)。先ず、センサを構成するコード板1の半径Rと1
回転信号発生用コード2に幅Lの比αを考えると、 α=L/2πR ・・・(2) となる。エンコーダ(コード板)の回転速度をS[rp
m]とすると、1回転に要する時間はT1 は60/Sと
なるから、結局1回転信号発生用コード2を横切るのに
要する時間Twhは、次式(3)で表わされることにな
る。 Twh=T1 ×(L/2πR)=(60/S)×(L/2πR) ・・・(3) マスキング時間Tmsは、矩形パルス逆側のパルスを確実
にマスクする為に若干のマージンΔTをとって、 Tms=Twh+ΔT=(60/S)×(L/2πR)+ΔT ・・・(4) とすることが実際的である。なお、マージンを1回転信
号発生用コード2の幅Lに対する比率で考え、(4)式
に代えて、 Tms=(60/S)×(L+ΔL/2πR) ・・・(5) とすることが更に好ましい。
【0019】また、後者の方式による場合は、エンコー
ダが立ち上がりエッジを検出した時点からのマスキング
中移動距離が1回転信号発生用コード2の長さLをやや
上回るようにマスキング期間を設定する。具体的には、
タイムチャート5.に示したD+ 信号(CW方向移動を
表わすパルス信号)をカウントし、計数値NmsがWHに
相当する計数値Nwhに適当な数δを加えた値に達した時
点でマスキングを終了する手法が考えられる。
【0020】以上説明したようなマスキングによって、
検出される立ち上がりエッジをタイムチャート3.に示
したEG1及びEG2(Q1スタートの場合)、あるい
はEG1”及びEG2(Q2スタートの場合)に限定す
ることが出来る。Q1スタートの場合には、既に誤検出
回避が実現されている。Q2スタートの場合には、本来
非検出とされるべき立ち上がりエッジEG”が排除出来
ていない。
【0021】そこで、タイムチャート4.に示されたよ
うに、Q1点あるいはQ点以降のCW方向移動に伴って
多数生成されているD+ パルスの計数をタイムチャート
5.に記したタイミングで開始及び終了させることによ
って、Q2スタートのケースにおいて誤検出されたエッ
ジEG1”を最終的に排除する判断を行なう。即ち、エ
ッジEG1あるいはEG1”を検出した時点D1(Q1
スタートの場合)あるいはD2(Q2スタート)からD
+ パルスの計数を開始し、矩形パルス不在区間を経て
(マスキングは既に解除後となっている。)、次の立ち
上がりEG2を検出した時点D3で、計数を終了し、先
に検出したエッジに関して正常検出/誤検出の判断を行
なう。
【0022】判断の基準は、立ち上がりエッジ間のD+
計数値が正常状態にあるか不足状態にあるかで判断す
る。エッジEG2は、明瞭な矩形パルス不在区間を通過
した後で検出されるエッジであるから、D3時点におけ
る検出は誤検出ではないとみなすことが出来る。従っ
て、この計数値が、正常検出された立ち上がりエッジ間
距離に見合った計数値に比して不足していれば、それ
は、先の立ち上がりエッジが矩形パルスの反対側端部付
近に発生したエッジ割れに起因した誤検出に由来してい
ると判断して良い。
【0023】そこで、タイムチャート5.に示されてい
るように、時点D1〜D3の間に計数される計数値N13
と時点D2〜D3の間に計数されると予測される計数値
N23の間にしきい値となるNthを設定し、時点D3にお
ける計数値NがNthより大きければ正常検出、小さけれ
ば誤検出とすることによって、タイムチャート6.に示
された正常な基準位置検出信号が生成される場合と等価
な結果を実現することが出来る。
【0024】なお、計数値N13とN23との間には、ほぼ
矩形パルス幅WHに相当するD+ 計数値差が存在する筈
であり、かつ、その数値はコード板のコーディングデー
タからほぼ正確に予測乃至計測出来るから、しきい値N
thの決定に困難をきたすことはない。
【0025】以上の説明においては、CW方向のエンコ
ーダ移動を想定しているが、対称性から考えて、逆方向
の移動を想定した場合でも同等の結論が得られることは
明らかである。
【0026】
【実施例】図4は、本願発明のエンコーダ1回転信号検
出方法を実施するシステム構成例を要部ブロック図で示
したものである。エンコーダのセンサ部は、通常のエン
コーダの場合と同様に、図3に示した1回転信号(Z相
信号)発生用コード2と共にA相、B相の各信号を発生
する為のコード形成部(図示省略)を備えたコード板1
で構成されている。コード板1の回転に従って、光学的
あるいは磁気的な検出器手段を備えた検出回路11は、
A相、B相及びZ相の正弦波信号を整形回路12へ送り
出す。整形回路12によって、各相の信号は矩形パルス
に変換され、A相、B相の矩形パルス信号は、AB/D
+ D- 変換回路13へ送られ、CW方向のエンコーダ移
動(回転)を表わすD+ パルス信号とCCW方向のエン
コーダ移動(回転)を表わすD- パルス信号が生成され
る。この変換回路には、Dフリップフロップ、クロック
パルスジェネレータ等を組み込んだ通常の型のものを用
いることが出来る。
【0027】一方、Z相信号は、立ち上がり検出回路1
4に送られる。この立ち上がりエッジ検出回路14は、
Z相信号に含まれるすべての立ち上がりジを検出するも
のであり、図2におけるタイムチャート1.に対応した
検出動作を行い、立ち上がりエッジを検出する毎に検出
パルスをマイクロコンピュータ20内の入力回路22へ
出力する。
【0028】また、パルス信号D+ 、D- も同様に入力
回路22に送られる。マイクロコンピュータ20は、入
力回路22の他に、マイクロプロセッサ(CPU)2
1、後述するマスキング/チェック処理を実行するプロ
グラムや関連設定値を格納する領域、各種計算に必要な
データの一時記憶を行なうRAM領域及びD+ 信号、D
- 信号のアップダウン計数値が入力されるレジスタ領
域、マスクタイマを構成するレジスタ領域等を有するメ
モリ23、基準位置検出判断結果を表わす信号を含む基
準位置信号出力ZEG等を必要に応じて外部に出力する
出力回路24を有している。これらマイクロコンピュー
タ構成要素は、バス25によってCPU21に接続され
ている。
【0029】CPU21は、作用の欄で説明した方式に
従って、1回転信号の立ち上がりエッジ検出に関するマ
スキング/チェック処理を実行する。以下、図5に示し
たフローチャートを参照してこの処理の概要を説明す
る。CPU21が処理を開始すると、先ず、立ち上がり
エッジ検出のマスキング状態を表わすフラグFmsの値を
チェックする(ステップS1)。フラグFmsは、マスキ
ング中はFms=1、マスキング解除中はFms=0の値を
とるように設定されている。もし、マスキング解除中
(Fms=0)、即ち、立ち上がりエッジ検出態勢にあれ
ば、立ち上がりエッジ検出信号EGupの受信の有無をチ
ェックする(ステップS2)。
【0030】立ち上がりエッジ検出信号EGupの受信が
無ければ、ステップS12へ進んでエンコーダ停止指令
が出されていない限り、ステップS1へ戻る。ステップ
S2で立ち上がりエッジ検出信号EGup受信があれば、
直ちに、エンコーダの回転速度Sに基づいて、前述
(4)式あるいは(5)式に相当した計算を実行し、マ
スクタイマに設定されるべきフルカウント値N(S) を求
め(ステップS3)、マスクタイマに該フルカウント値
N(S) を設定すると共にフラグFmsの値を1にターンさ
せる(ステップS4)。
【0031】エンコーダの回転移動速度Sの値は、例え
ば、一定周期毎にレジスタ領域に保持されているD+ /
D- 信号アップ/ダウン計数値の増減量をセンシング
し、速度値を保持するレジスタの値を逐次更新するよう
にしておき、該速度値レジスタ内にステップS4実行時
に保持されているの速度値を読み出すことによって獲得
することが出来る。なお、この時点で一応の基準位置信
号出力を外部に送り出す必要がある場合には、出力回路
24を介して基準位置信号ZEGを出力する。
【0032】このようにしてマスキング状態が確保され
たならば、直ちにステップS5に進み、メモリ23内の
レジスタ領域に保持されているD+ /D- 信号アップ/
ダウン計数値を読み出し、前回の立ち上がりエッジ検出
時点から今回の立ち上がりエッジ検出時点迄のエンコー
ダ移動量を表わす計数値ND =|D+ −D- |が、予め
設定されたしきい値Nthを越えているか否かをチェック
する。
【0033】ND >Nthであれば、前回検出の立ち上が
りエッジ検出は誤検出ではないと判断し、必要に応じて
「前回正常検出」の処理を行い、出力回路24を介して
所要の信号を出力する(ステップS6)。次いで、レジ
スタ内の計数値ND を0にリセットした上で(ステップ
S8)、エンコーダ停止指令の有無をチェックし(ステ
ップS12)、停止指令が出されていない限りステップ
S1へ戻る。
【0034】また、ステップS5でND <Nthと判定さ
れた場合には、入力回路22を介して入力された前回の
立ち上がりエッジ検出信号EGupは誤検出に由来したも
のと判断し、必要な「前回誤検出」の処理を行い、出力
回路24を介して所要の信号を出力する(ステップS
7)。次いで、レジスタ内の計数値ND を0にリセット
した上で(ステップS8)、エンコーダ停止指令の有無
をチェックし(ステップS12)、停止指令が出されて
いない限りステップS1へ戻る。
【0035】一旦、ステップS3以下の処理を経てから
の次回のステップS1においては、Fms=1(マスキン
グ中)となっているから、必ずYESの判断がなされて
ステップS9へ進むことになる。ステップS9では、マ
スクタイマの計数値(レジスタ保持値)Nmsを1だけデ
クリメントする。第1回目のステップS9では、Nms=
N(S) −1とされる。更に、このマスクタイマのデクリ
メントの結果、Nms=0に到達(マスクタイマのタイム
アップ)したか否かをチェックし(ステップS11)、
もし、タイムアップであれば、直ちにフラグFmsをFms
=0にターンしてマスキング状態を解除する(ステップ
S10)。
【0036】以後、エンコーダ停止指令が発せられない
限り、マスクタイマのフルカウント設定値N(S) に対応
した時間が経過する迄、ステップS1→ステップS9→
ステップS10→ステップS12→ステップS1のルー
プが繰り返される。マスクタイマ値Nms値が0に到達す
ると、ステップS10からステップS11へ進み、上記
した通りフラグFmsを0にターンし、マスキングを解除
した上で、ステップS1へ戻る。
【0037】以後、エンコーダ停止指令が出されない限
り、上記の処理ステップを選択的に繰り返し実行し続け
る。
【0038】エンコーダ停止指令が出されると、ステッ
プS12からステップS13へ進んで、マスキング状態
を表わすフラグFms及びエンコーダ移動量を表わすレジ
スタ計数値ND を0にリセットし、1回転信号検出に関
するマスキング/チェック処理を終了する。
【0039】
【発明の効果】本願発明によれば、エンコーダにおける
1回転信号にエッジ割れ現象が発生しても、立ち上がり
エッジの誤検出によて生成された検出信号を確実に識別
し、誤検出信号をそのまま利用した場合に生じるエンコ
ーダの位置検出精度の低下が防止される。特に、エッジ
割れが頻繁に発生した場合にも、重大な位置計測誤差を
もたらすことが回避されるので、エンコーダに対する信
頼性が確保される。
【図面の簡単な説明】
【図1】(1)は、エッジ割れを伴わない正常な2回転
分の矩形パルスの立ち上がりエッジ検出について説明す
る為の図であり、(2)は、これら矩形パルスにエッジ
割れが発生した場合の状況を説明する為の図である。
【図2】図1(2)と同様のエッジ割れ矩形パルス検出
のケースについて、本願発明の誤検出回避原理を説明す
る為の図である。
【図3】エンコーダの半径Rのコード板に設けられた幅
Lの1回転信号発生用コード部分を横切る時間を計算す
る式を説明する為の図である。
【図4】本願発明のエンコーダ1回転信号検出方法を実
施するシステム構成例を要部ブロック図で示したもので
ある。
【図5】1回転信号の立ち上がりエッジ検出に関するマ
スキング/チェック処理の概要を説明するフローチャー
トである。
【符号の説明】
1 コード板 2 1回転信号発生用コード 11 コード検出回路 12 波形整形回路 13 AB/D+ D- 変換回路 14 立ち上がりエッジ検出回路 20 マイクロコンピュータ 21 マイクロプロセッサ(CPU) 22 入力回路 23 メモリ 24 出力回路 25 バス PLl、PL2 矩形パルス EG1、EG1’・・・・EG2” 立ち上がりエッジ WH 矩形パルス幅 WL 矩形パルス間隔 W1〜W4 エッジ割れ発生幅 Q1 矩形パルス外のエンコーダ移動開始点 Q2 矩形パルス内のエンコーダ移動開始点

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 エンコーダを取り付けた回転軸の1回転
    毎に生成される矩形パルスの立ち上がりエッジを検出す
    ることによってエンコーダの1回転基準位置を検出する
    エンコーダ1回転信号検出方法において;前記立ち上が
    りエッジを検出するプロセスと、 該立ち上がりエッジ検出直後から所定の期間立ち上がり
    エッジ検出をマスキングするプロセスと、 前記立ち上がりエッジ検出時点から次回立ち上がりエッ
    ジ検出時点迄、エンコーダ内で生成されるエンコーダ移
    動量を表わすパルスを計数するプロセスと、 該パルス計数値が所定値以上であった場合に前記パルス
    計数開始時に検出されたエッジを基準位置エッジと判断
    するプロセスとを含むことを特徴とする前記エンコーダ
    1回転信号検出方法。
  2. 【請求項2】 前記所定のマスキング期間をエンコーダ
    移動速度に依存して定める為に、前記立ち上がりエッジ
    検出時にエンコーダ移動速度を検出するプロセスを含む
    ことを特徴とする請求項1に記載のエンコーダ1回転信
    号検出方法。
JP14679193A 1993-05-27 1993-05-27 エンコーダの1回転信号検出方法 Pending JPH06331388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14679193A JPH06331388A (ja) 1993-05-27 1993-05-27 エンコーダの1回転信号検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14679193A JPH06331388A (ja) 1993-05-27 1993-05-27 エンコーダの1回転信号検出方法

Publications (1)

Publication Number Publication Date
JPH06331388A true JPH06331388A (ja) 1994-12-02

Family

ID=15415623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14679193A Pending JPH06331388A (ja) 1993-05-27 1993-05-27 エンコーダの1回転信号検出方法

Country Status (1)

Country Link
JP (1) JPH06331388A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348770B2 (en) 2005-11-11 2008-03-25 Samsung Electronics Co., Ltd. Electronic device for interrupt signal control to acquire encoder speed information and a method thereof
JP2020193942A (ja) * 2019-05-30 2020-12-03 日本電産株式会社 回転位置検出装置、回転位置検出方法、及び回転位置検出プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348770B2 (en) 2005-11-11 2008-03-25 Samsung Electronics Co., Ltd. Electronic device for interrupt signal control to acquire encoder speed information and a method thereof
JP2020193942A (ja) * 2019-05-30 2020-12-03 日本電産株式会社 回転位置検出装置、回転位置検出方法、及び回転位置検出プログラム

Similar Documents

Publication Publication Date Title
US5650779A (en) Position encoder
US5347277A (en) Dual phase resolver to digital converter
US5652494A (en) Angle controller for a switched reluctance drive utilizing a high frequency clock
US10921767B2 (en) Encoder system
JP2690210B2 (ja) エレベータの速度検出装置
JPH06331388A (ja) エンコーダの1回転信号検出方法
JP2685962B2 (ja) エンコーダ異常検出装置
JP3047809B2 (ja) ロータリーエンコーダ
EP1287366B1 (en) Rate detection method and rate detector
JPH0787768A (ja) 可変リラクタンスモータの電気角検出装置
US5185563A (en) Error detecting unit for a rotational detector
JPH061279B2 (ja) デイジタル式速度検出装置
JPH0618284A (ja) 回転数センサの出力信号の評価方法
JP2515443B2 (ja) エンコ−ダ出力パルスの欠相検知装置
JP2562436Y2 (ja) 検出装置
JP2005207864A (ja) エンコーダ検査装置
JPH01239417A (ja) パルスエンコーダのパルス読み込み回路
JP4998788B2 (ja) 速度検出装置
JP7468511B2 (ja) 電動機の制御装置
JP3330426B2 (ja) エンコーダの1回転信号検出方法及びエンコーダ
JPH0725698Y2 (ja) 回転機の速度検出装置
JP2001289670A (ja) エンコーダの異常検出方法
JP2578225B2 (ja) シート切断装置
JPH03134568A (ja) レゾルバを用いた速度検出装置
JPH0336608A (ja) 位置検出回路