JPH06326829A

JPH06326829A - 読み取り方法および書き込み・読み取り制御回路

Info

Publication number: JPH06326829A
Application number: JP5113389A
Authority: JP
Inventors: Yukio Nakamura; 幸夫中村; Kazuo Tokura; 和男戸倉; Shigemitsu Horikawa; 茂満堀川; Tokio Sato; 時夫佐藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1993-05-14
Filing date: 1993-05-14
Publication date: 1994-11-25
Anticipated expiration: 2015-05-15
Also published as: US5424855A; JP3041160B2

Abstract

(57)【要約】【目的】高価な高速演算増幅器およびピーク／ホール
ド回路を必要としない読み取り方法および書き込み・読
み取り制御回路を提供すること。【構成】先ず、読み取り用スイッチ９６ａを閉じる
と、出力端子ＯＵＴには、ＬＥＤ９０ａのアノード電位
が出力される。次に、読み取り用スイッチ９６ａを開
放し、読み取り用スイッチ９６ｂを閉じる。このとき、
出力端子ＯＵＴの出力信号はＬＥＤ９０ｂのアノード電
位が出力され、ＬＥＤ９０ａに対しては、充電用スイッ
チ９８ａが閉じて電荷が充電される。他のＬＥＤ９０ｃ
〜９０ｘに対しても順次に同様の走査を行って、１ライ
ンの出力信号が出力端子ＯＵＴから出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファクシミリ装置に
代表される、書き込み（印刷）機能と原稿読取機能を有
する装置の読み取り方法および書き込み・読み取り制御
回路の構成に関する。

【０００２】

【従来の技術】従来、電子写真方式の書き込み（印刷）
機能と原稿読み取り機能を有する装置、例えばファクシ
ミリ装置、においては、書き込みに際して、感光ドラム
を帯電器によって一様に帯電させ、この感光ドラムに露
光光源からの光を選択的に照射することによって静電潜
像を形成する。露光光源としては、レーザ、ＬＥＤ（発
光ダイオード）、或は、蛍光灯または冷陰極管と液晶シ
ャッタとを組み合わせたものも用いられている。感光ド
ラム表面に形成された静電潜像は、現像器によって現像
されてトナー像となり、このトナー像は転写器によって
用紙に転写され、定着器によって用紙上に定着される。

【０００３】ところで、書き込み動作時に露光光源とし
て機能するＬＥＤアレイを、読み取り動作時に電荷蓄積
方式の受光素子として使用した例が文献：「特開昭５８
−１５７２５２号公報」に開示されている。ここでは、
従来から、例えばファクシミリ装置の制御回路に用いら
れている回路構成に基づいて、ＬＥＤを受光素子として
用いた例について説明する。

【０００４】先ず、ＬＥＤの光センサとしての機能につ
いて説明する。

【０００５】原稿の読み取りに際して、ＰＮ接合素子で
あるＬＥＤに逆バイアスを与えると、ＬＥＤは微小容量
のコンデンサとして機能して電荷を充電する。電荷が充
電されたＬＥＤのＰＮ接合面に光を照射すると、光によ
って励起された電子の移動が起こり、充電された電荷が
放電される。この放電される電荷量はＬＥＤに照射する
光の強さに比例することが知られている。このため、Ｌ
ＥＤは光センサとしても広く用いられている。

【０００６】ＬＥＤに照射された光の強弱を読み取る方
法には、ＬＥＤの光電流を直接読み取る非蓄積方式とＰ
Ｎ接合の接合容量を利用して出力を得る電荷蓄積方式が
ある。

【０００７】次に、図１０および図１１を参照して、こ
の発明で採用する電荷蓄積方式の読み取り方法の従来例
について説明する。

【０００８】図１０は、従来の電荷蓄積方式の読み取り
の動作原理の説明図であり、ＬＥＤアレイおよびスイッ
チからなる回路図である。図１１は、読み取り動作時の
タイムチャートである。

【０００９】このＬＥＤアレイおよびスイッチからなる
回路図は、図１０に示す様に、ｎ個のＬＥＤ１０ａ〜ｎ
を具え、各ＬＥＤ１０ａ〜１０ｎのＰＮ接合容量をそれ
ぞれＣａ〜Ｃｎで表す。各ＬＥＤ１０ａ〜１０ｎのカソ
ード側の端子１２ａ〜１２ｎにはそれぞれバイアス電圧
Ｖ_Bが印加され、アノード側の端子１４ａ〜１４ｎは、
それぞれスイッチＳＷ１〜ＳＷｎを介して出力端子ＯＵ
Ｔに接続されている。出力端子ＯＵＴは負荷抵抗Ｒを経
て接地されている。但し、ｎは正の整数を表す。

【００１０】以下、図１０に示すＬＥＤ１０ａに着目し
て、読み取り動作を説明する。

【００１１】先ず、ＳＷ１を閉じると、抵抗値Ｒの負荷
抵抗にはＬＥＤ１０ａを流れる光電流Ｉ_Lと、ＰＮ接合
容量Ｃａに対する充電電流Ｉ_Cが流れ、出力端子ＯＵＴ
に（Ｉ_L＋Ｉ_C）Ｒで表される電圧が出力される。次
に、ＳＷ１を開放する。ＳＷ１を開放している間に、Ｌ
ＥＤ１０ａに光が照射されると、ＬＥＤ１０ａの接合容
量Ｃａに充電された電荷は、光の照射量に比例して放電
される。次に、ＳＷ１を再び閉じると、充電電流が流
れ、放電された電荷量が再び充電される。このとき負荷
抵抗Ｒを流れる充電電流の量は、放電された電荷量に比
例する。従って、ＳＷ１を再び閉じたときに負荷抵抗Ｒ
を流れる電流を検出し、この電流値と負荷抵抗Ｒとの積
を出力電圧として、ＳＷ１が開いている間にＬＥＤに照
射された光の照射量を検出することができる。

【００１２】原稿の読み取りに際しては、図１１に示す
様に、ＳＷ１〜ＳＷｎを順次に開閉して（図１１のＳＷ
１〜ＳＷｎ）、ＬＥＤ１０ａ〜１０ｎそれぞれの充電電
流のピーク値を検出し、これをＡ／Ｄ変換して１ライン
分の読み取り動作を行う（図１１のＯＵＴ）。この１ラ
イン分の読み取り動作を繰り返すことにより、原稿を読
み取ることができる。

【００１３】次に、図１２および図１３を参照して、Ｌ
ＥＤを露光光源および光センサとして機能させるため
の、書き込み・読み取り制御回路の従来例について説明
する。

【００１４】図１２は、従来の書き込み読み取り制御回
路の回路ブロック図である。

【００１５】従来例の書き込み・読み取り制御回路は、
ｎビットのシフトレジスタ１６、ｎビットのラッチ回路
１８、ＡＮＤゲート群２０およびドライバ／ＳＷ回路２
２を具えている。ＬＥＤ２４は、このドライバ／ＳＷ回
路２２により露光光源および光センサとして機能する。
また、このＬＥＤ２４のカソード端子は、切り替えスイ
ッチ２６により、バイアスまたはＧＮＤに接続すること
ができる。また、ドライバ／ＳＷ回路２２からの出力信
号は読み取り信号増幅器２８を介して出力される。

【００１６】次に、ＬＥＤドライバ／ＳＷ回路２２につ
いて説明する。

【００１７】図１３は、図１２に示したＬＥＤドライバ
／ＳＷ回路２２の部分詳細図であり、図１２に示す部分
と同一の構成および機能を有する部分には同一の符号を
付してある。

【００１８】ドライバ／ＳＷ回路２２は、スイッチング
回路３０と、このスイッチング回路３０を制御する制御
ゲート回路３２とを各ＬＥＤ２４毎に具えている。

【００１９】以下、１つのＬＥＤ２４に対するスイッチ
ング回路３０および制御ゲート回路３２について説明す
る。

【００２０】スイッチング回路３０は、ＬＥＤ駆動トラ
ンジスタ３４、スピードアップスイッチング素子３６、
読み取り用スイッチング素子３８を以って構成してあ
る。各素子３４、３６および３８のそれぞれの第１端子
４０、４２および４４は、電流制御抵抗４６を経てＬＥ
Ｄ２４のアノード端子４８に接続されている。

【００２１】また、ＬＥＤ２４のカソード端子５０は、
基準電位点（ＧＮＤ）またはバイアス電位点（Ｂｉａ
ｓ）に接続されている。

【００２２】また、ＬＥＤ駆動トランジスタ（以下、第
１スイッチング素子とも称する）３４の第２端子５２に
は、ＬＥＤ駆動用電圧Ｖ_Lが印加されており、スピード
アップスイッチング素子（以下、第２スイッチング素子
とも称する）３６の第２端子５４は、ＧＮＤに接続され
ており、読み取り用素子（以下、第３スイッチング素子
とも称する）３８の第２端子５６は、信号増幅器２８を
介して出力端子ＯＵＴに接続されている。各スイッチン
グ素子３４、３６および３８のそれぞれの制御端子５
８、６０および６２は制御ゲート回路３２に接続されて
いる。

【００２３】第１スイッチング素子３４の制御端子５８
は、第１ＡＮＤゲート６４の出力端子６６に接続し、こ
の第１ＡＮＤゲート６４の入力端子６８には、読み取り
／書き込み（Ｒ／Ｗ）信号およびデータ信号とが入力さ
れる。

【００２４】また、第２スイッチング素子３６の制御端
子６０は、第２ＡＮＤゲート７０の出力端子７２に接続
し、この第２ＡＮＤゲート７０の入力端子７４には、Ｒ
／Ｗ信号およびインバータ７６を経たデータ信号とが入
力される。

【００２５】また、第３スイッチング素子３８の制御端
子６２は、第３ＡＮＤゲート７８の出力端子８０に接続
し、この第３ＡＮＤゲート７８の入力端子８２には、デ
ータ信号とインバータ８４を経たＲ／Ｗ信号とが入力さ
れる。

【００２６】次に、従来例の制御回路の動作原理につい
て説明する。

【００２７】書き込み動作について先ず、書き込み（印刷）動作について説明をする。書き
込み動作をするためには、先ず、書き込み／読み取り切
り替えＳＷ２６をＧＮＤ側に接続し、ＬＥＤ２４のカソ
ード端子５０をＧＮＤと接続する。また、Ｒ／Ｗ信号を
論理的な”１”に固定する。この結果、読み取り用スイ
ッチング素子３８は、データの状態（”１”または”
０”）によらずオフの状態を保つ。

【００２８】次に、書き込むべきデータをｎビットのシ
フトレジスタ１６に入力する。入力されたデータはクロ
ック信号に同期してｎビットシフトレジスタの各段をシ
フトしていく。１ライン分のデータをｎビットのシフト
レジスタ１６に満たした後、ロード信号を与えることに
よりこのデータはｎビットのラッチ回路１８に保持され
る。保持されたこのデータはＬＥＤ２４の発光時間を制
御するストローブ信号とＡＮＤゲート群２０でＡＮＤが
取られ、ドライバ／ＳＷ回路２２の入力となる。

【００２９】次に、ドライバ／ＳＷ回路２２の動作を説
明する。

【００３０】ドライバ／ＳＷ回路２２に入力されたデー
タが”１”の場合は、ＬＥＤ駆動トランジスタ３４をオ
ン状態にし、スピードアップスイッチング素子３６をオ
フ状態にする。その結果、ＬＥＤ２４が点灯する。一
方、データが”０”の場合は、ＬＥＤ駆動トランジスタ
３４をオフ状態にし、スピードアップスイッチング素子
３６をオン状態にする。その結果、ＬＥＤ２４が消灯す
る。

【００３１】このように、入力されたデータによってＬ
ＥＤ駆動トランジスタ３４またはスピードアップスイッ
チング素子３６のいずれか一方のみがオンとなる。

【００３２】読み取り動作について次に、読み取り動作について説明する。読み取り動作を
するためには、先ず、書き込み／読み取り切り替えＳＷ
２６をバイアス（Ｂｉａｓ）側に接続し、ＬＥＤ２４の
カソード端子５０にバイアス電圧を印加する。また、Ｒ
／Ｗ信号を論理的な”０”、ストローブ信号を”１”に
それぞれ固定する。この結果、ＬＥＤ駆動トランジスタ
３４およびスピードアップスイッチング素子３６は、デ
ータの状態（”０”または”１”）に依らずオフ状態を
保つ。

【００３３】次に、シフトレジスタ１６にデータ信号と
してクロック１周期分の論理的な”１”を入力すると、
そのデータ信号はクロック信号に同期してｎビットのシ
フトレジスタ１６の各段をシフトしていく。一方、ラッ
チ回路１８にはロード信号を入力する。このロード信号
は、クロック信号をシフトレジスタのシフト動作確定時
間だけ遅延させた信号であり、このロード信号を入力す
ることによりｎビットのシフトレジスタの各段のデ−タ
がラッチ回路１８に保持される。ここで注目すべきこと
は、ｎビットのラッチ回路が、”１”のデータを保持し
ているのは、常に、そのうちの１ビットである。ラッチ
回路１８の出力はＡＮＤゲート群２０を経てドライバ／
ＳＷ回路２２に入力される。

【００３４】次に、ドライバ／ＳＷ回路２２の動作を説
明する。ＡＮＤゲート群２０からの各データ信号は、Ｒ
／Ｗ信号（”０”）と共に、ゲート回路群３２に入力さ
れる。

【００３５】読み取り信号入力用スイッチング素子３８
は、データが”０”の場合はオフ状態になり、データ
が”１”の場合はオン状態になってＬＥＤ２４からの出
力信号を信号増幅回路２８を介して出力端子ＯＵＴに出
力する。出力信号は使用用途に適した信号処理がなされ
て利用される。

【００３６】

【発明が解決しようとする課題】しかしながら、従来の
書き込み読み取り制御回路では、読み取り動作時に、読
み取りデータが、ＬＥＤの接合容量に対する充電電流の
ピーク値で与えられる。そして、この微小かつ高速であ
る信号をＡ／Ｄ変換器に入力可能な信号強度にまで増幅
するには、例えば数百ＭＨｚの高速演算増幅器を数段重
ねなければならない。さらに、読み取り信号がピーク波
形で得られるため、Ａ／Ｄ変換をするには、ピーク／ホ
ールド回路が必要となり、書き込み・読み取り制御回路
の周辺回路が複雑となり、装置全体が高価になる欠点を
持っていた。

【００３７】また、従来の書き込み・読み取り機能共有
装置において、書き込み・読み取りヘッド（以下、ＬＥ
Ｄヘッドとも称する）は、複数のＬＥＤアレイで以って
構成されていた。このため、読み取り動作時に、多くの
ＬＥＤアレイ（以下、チップとも称する）から出力され
た読み取り信号が、基板上に引き回された共通の配線上
に接続されていた。その結果、出力波形に歪み、ノイズ
が生じて読み取り性能の低下を余儀なくされていた。

【００３８】従って、この発明の第１の目的は、高価な
高速演算増幅器およびピーク／ホールド回路を必要とし
ない読み取り方法および書き込み・読み取り制御回路を
提供することにある。

【００３９】また、この発明の第２の目的は、出力波形
の歪みおよびノイズの発生を抑制した読み取り性能の高
い書き込み・読み取り制御回路を提供することにある。

【００４０】

【課題を解決するための手段】この目的の達成を図るた
め、この出願に係る第１の発明の読み取り方法によれ
ば、電子写真方式の書き込み・読み取り機能共有装置に
おいて、書き込み動作時に露光光源として機能するＬＥ
Ｄ（発光ダイオード）アレイを、読み取り動作時に電荷
蓄積方式の受光素子として読み取りを行うにあたり、Ｌ
ＥＤアレイを構成する個々のＬＥＤに対し周期的に同一
の充電期間と同一の非充電期間とを設定し、充電期間が
個々のＬＤ同士で重複しないようにＬＥＤ毎の充電期間
の開始時刻を順次ずらし、非充電期間中であって充電期
間開始直前に、ＬＥＤのアノード電圧を検出することに
よって、ＬＥＤに照射された光量を検出することを特徴
とする。

【００４１】また、第１発明を実施するにあたり、ＬＥ
Ｄアレイのうち、ｎ段目のＬＥＤの充電期間にｎ＋１段
目のＬＥＤの光量検出を行うと良い。

【００４２】但し、ｎは正の整数を表す。

【００４３】また、この出願に係る第２の発明の書き込
み・読み取り制御回路によれば、書き込み動作時の露光
光源として機能するＬＥＤ（発光ダイオード）アレイ
を、読み取り動作時に、電荷蓄積方式の受光素子として
用いる電子写真方式の書き込み・読み取り機能共有装置
の書き込み・読み取り制御回路であって、シフトレジス
タ、このシフトレジスタからのデータを保持するラッチ
回路、および、該ラッチ回路からのデータにより駆動す
るドライバ／ＳＷ回路を具え、該ドライバ／ＳＷ回路
に、スイッチング回路と該スイッチング回路を制御する
制御ゲート回路とをＬＥＤアレイを構成する各ＬＥＤ毎
に具えてなる書き込み・読み取り制御回路において、ス
イッチング回路は、ＬＥＤのアノード端子へＬＥＤ駆動
用電圧を印加するために設けられ、かつ、書き込み動作
時に前記ＬＥＤを点灯させる場合は、オン状態となり、
ＬＥＤを消灯させる場合は、オフ状態となり、かつ、読
み取り動作時にはオフ状態を保つ第１スイッチング素子
と、ＬＥＤの前記アノード端子を接地するために設けら
れ、かつ、書き込み動作時にＬＥＤを点灯させる場合は
オフ状態となり、ＬＥＤを消灯させる場合はオン状態と
なり、かつ、読み取り動作時のＬＥＤ充電期間中はオン
状態となり、ＬＥＤの非充電期間はオフ状態となる第２
スイッチング素子と、ＬＥＤの前記アノード端子と出力
端子とを接続するために設けられ、かつ、書き込み動作
時にオフ状態を保ち、かつ、読み取り動作時のＬＤＥの
充電期間中はオフ状態となり、ＬＥＤの非充電期間中の
充電期間の開始直前にオン状態となる第３スイッチング
素子とを具えることを特徴とする。

【００４４】また、第２の発明を実施するにあたり、シ
フトレジスタ回路およびラッチ回路は、ドライバ／ＳＷ
回路のビット数よりも１つ多いビット数をそれぞれ具え
ると良い。

【００４５】また、第２の発明を実施するにあたり、Ｌ
ＥＤアレイ毎に、ＬＥＤアレイからの出力信号のバッフ
ァアンプおよびこのバッファアンプを制御するＬＥＤチ
ップ選択回路とを具えると良い。

【００４６】また、第２の発明を実施するにあたり、シ
フトレジスタは第１および第２シフトレジスタから成
り、ドライバ／ＳＷ回路は、スイッチング回路と制御ゲ
ート回路を以って構成してあり、第１、第２および第３
スイッチング素子のそれぞれの第１端子は、ＬＥＤのア
ノード端子に接続されており、ＬＥＤのカソード端子
は、ＧＮＤ端子またはバイアス端子に接続されており、
第１スイッチング素子の第２端子には、ＬＥＤ駆動用電
圧が印加されており、第２スイッチング素子の第２端子
は、ＧＮＤに接続されており、第３スイッチング素子の
第２端子は、出力端子に接続されており、第１、第２お
よび第３スイッチング素子のそれぞれの制御端子は制御
ゲート回路に接続されており、および、制御ゲート回路
は、ＡＮＤゲート、ＸＯＲゲートを以って構成され、Ａ
ＮＤゲートの出力端子は、ＬＥＤ駆動トランジスタの制
御端子に接続され、ＸＯＲゲートの出力端子は、スイッ
チング素子の制御端子に接続され、ＡＮＤゲートおよび
ＸＯＲゲートのそれぞれの２つの入力端子は、Ｒ／Ｗ端
子および第１シフトレジスタ由来のＤＡＴＡ端子の両端
子に接続され、第３スイッチング素子の制御端子は、第
２シフトレジスタに接続されてなることが望ましい。

【００４７】また、第２の発明を実施するにあたり、第
２スイッチング素子は、スピードアップスイッチング素
子と充電用スイッチング素子とからなり、第１、第２お
よび第３スイッチング素子のそれぞれの第１端子は、Ｌ
ＥＤのアノード端子に接続されており、ＬＥＤのカソー
ド端子は、ＧＮＤ端子またはバイアス端子に接続されて
おり、第１スイッチング素子の第２端子には、ＬＥＤ駆
動用電圧が印加されており、第２スイッチング素子の第
２端子は、ＧＮＤに接続されており、第３スイッチング
素子の第２端子は、出力端子に接続されており、第１、
第２および第３スイッチング素子のそれぞれの制御端子
は制御ゲート回路に接続されており、および、制御ゲー
ト回路は、第１ＡＮＤゲートと第１ＮＡＮＤゲートと、
第２ＮＡＮＤまたは第２ＡＮＤゲートのいずれか一方と
を具え、ＡＮＤゲートの出力端子は、第１スイッチング
素子の制御端子に接続され、ＡＮＤゲートの入力端子
は、ＤＡＴＡ端子、ＳＴＲＯＢＥ信号端子およびＮＡＮ
Ｄゲートを経てＲ／Ｗ信号端子に接続され、第１ＮＡＮ
Ｄゲートの出力端子は、スピードアップスイッチング素
子の制御端子に接続され、第１ＮＡＮＤゲートの入力端
子は、ＡＮＤゲートの出力端子およびＮＡＮＤゲートを
経てＲ／Ｗ信号端子に接続され、第２ＡＮＤまたは第２
ＮＡＮＤゲートの入力端子は、ＤＡＴＡ端子、ＮＡＮＤ
ゲートを経てＲ／Ｗ信号端子およびＮＡＮＤゲートを経
てＳＴＲＯＢＥ信号端子に接続され、第２ＡＮＤまたは
第２ＮＡＮＤゲートの出力端子は、第３スイッチング素
子の制御端子に接続され、充電用スイッチング素子の制
御端子は、次の段の第３電極の制御端子と接続されてい
ることが望ましい。

【００４８】

【作用】この発明の読み取り方法によれば、非充電期
間中であって充電期間開始直前に、ＬＥＤのアノード電
位を検出することによって、ＬＥＤに照射された光量を
検出する。このアノード電位の時間変化は、充電電流の
時間変化に比べて緩やかなである。このため、読み取り
情報の信号処理に必要な電圧レベルまで増幅する演算増
幅器として従来に比べて安価な低速品を用いることがで
きる。また、出力信号の時間変化が緩やかであるため、
Ａ／Ｄ変換のためのピーク／ホールド回路が不要とな
る。その結果、従来よりも安価な書き込み・読み取り機
能共有装置を提供することができる。

【００４９】また、この発明の書き込み・読み取り制御
回路によれば、ＬＥＤのアノード端子と出力端子とを接
続するために設けられ、かつ、書き込み動作時にオフ状
態を保ち、かつ、読み取り動作時のＬＤＥの充電期間中
はオフ状態となり、ＬＥＤの非充電期間中の充電期間の
開始直前にオン状態となる第３スイッチング素子をを具
える。このため、上述したこの発明の読み取り方法を実
現することができる。

【００５０】また、出力制御付きバッファアンプによ
り、選択されたチップの読み取り信号のみ出力すること
ができる。このため、チップ選択機能付きバッファアン
プをＩＣ内に設けたことにより、読み取り出力信号の波
形の歪みおよびノイズの低減を図ることができる。その
結果、高品質の書き込み・読み取り機能共有装置を提供
することができる。

【００５１】

【実施例】以下、図面を参照して、この出願に係る各発
明の実施例につて説明する。尚、以下に参照する図は、
各発明が理解できる程度に各構成成分の大きさ、形状お
よび配置関係を概略的に示してあるにすぎない。従っ
て、この発明は図示例にのみ限定されるものでないこと
は明らかである。

【００５２】第１実施例図１は、第１の発明の読み取り方法の説明に供する回路
図である。

【００５３】第１実施例の回路では、ｘ個のＬＥＤ９０
ａ〜９０ｘを設け、各ＬＥＤ９０ａ〜９０ｘのＰＮ接合
容量をそれぞれＣａ〜Ｃｘで表している。ＬＥＤ９０ａ
〜９０ｘを光センサとして機能させるために、各ＬＥＤ
９０ａ〜ｘのカソード端子９２ａ〜９２ｘはそれぞれバ
イアス電圧が印加されている。一方、アノード端子９４
ａ〜９４ｘはそれぞれ読み取り用スイッチ９６ａ〜９６
ｘを介して出力端子ＯＵＴに接続され、かつ、アノード
端子９４ａ〜９４ｘは充電用スイッチ９８ａ〜９８ｘを
介して接地している。但し、ここでｘは正の整数を表
す。

【００５４】次に、図２を参照して、図１に示す回路の
動作原理について説明する。図２は、図１の回路の動作
原理の説明に供するタイムチャートである。

【００５５】充電用スイッチ９８ａ〜９８ｘを周期的に
導通および非導通状態（オンおよびオフ状態）にする
と、図２に一例を示したようにＳＷ９８ａ〜９８ｃも周
期的に導通および非導通状態なり、いわゆる開閉を繰り
返す。この充電用スイッチが導通状態の期間は、対応す
る接合容量Ｃａ〜Ｃｘのいずれかが充電されるので、こ
の期間を充電期間とし、また、この充電用スイッチが非
導通状態の期間は、接合容量が非充電状態となるので、
この期間を非充電期間と設定する。これらの充電期間お
よび非充電期間は、各充電用スイッチ９８ａ〜９８ｃの
いずれに対してもそれぞれ同一の長さの期間とする。

【００５６】ここで、１つのＬＥＤ９０ａに注目する
と、充電期間のＬＥＤ９０ａのアノード電位は、図２の
アノード電位のタイムチャートに示す様に、接地電位を
基準として０Ｖである。アノード電位は充電期間直後か
ら非充電期間にＬＥＤに当たった光の量に比例して、バ
イアス電圧に向かって上昇する。これは、非充電期間中
に、ＬＥＤ９０ａの接合容量Ｃａに充電された電荷が光
の照射量に比例して放電されるためである。そこで、非
充電期間中であって充電期間開始直前に、ＬＥＤ９０ａ
のアノード電位を検出することによって、ＬＥＤ９０ａ
に照射された光量を検出する。

【００５７】また、各ＬＥＤ９０ａ〜９０ｘの充電期間
は、充電期間が個々のＬＥＤ９０同士で重複しないよう
にＬＥＤ９０毎の充電期間の開始時刻を順次ずらしてあ
る。この実施例では、読み取り用スイッチ９６ａ〜９６
ｘを、図２に一例を示したＳＷ９８ａ〜ｃのタイムチャ
ートの用に開閉することによって、ｎ段目のＬＥＤ９０
ｎの充電期間にｎ＋１段目のＬＥＤ９０ｎ＋１の光量検
出を行う。但し、ｎは正の整数を表す。

【００５８】先ず、読み取り用スイッチ９６ａを閉じる
と、出力端子ＯＵＴには、ＬＥＤ９０ａのアノード電位
が出力される。

【００５９】次に、読み取り用スイッチ９６ａを開放
し、読み取り用スイッチ９６ｂを閉じる。このとき、出
力端子ＯＵＴの出力信号は図２のＯＵＴのタイムチャー
トに示す様に、ＬＥＤ９０ｂのアノード電位が出力さ
れ、ＬＥＤ９０ａに対しては、充電用スイッチ９８ａが
閉じて電荷が充電される。他のＬＥＤ９０ｃ〜９０ｘに
対しても順次に同様の走査を行って、１ラインの出力信
号が出力端子ＯＵＴから出力する。

【００６０】第２実施例以下、図３および図４を参照して、第１の発明の読み取
り方法およびその実現を図るための第２発明の書き込み
・読み取り制御回路の例について、第２実施例として説
明する。

【００６１】図３は、第２実施例の書き込み・読み取り
制御回路の説明に供する回路ブロック図である。図４
は、図３に示すドライバ／ＳＷ回路１００の部分詳細図
である。

【００６２】第２実施例の書き込み・読み取り制御回路
によれば、書き込み動作時の露光光源として機能するＬ
ＥＤ（発光ダイオード）アレイを、読み取り動作時に、
電荷蓄積方式の受光素子として用いる電子写真方式の書
き込み・読み取り機能共有装置の書き込み・読み取り制
御回路である。

【００６３】この書き込み・読み取り制御回路は、第１
および第２シフトレジスタ１０２および１０４、第１シ
フトレジスタ１０２からのデータを保持するラッチ回路
１０６、および、このラッチ回路１０６からのデータ信
号により駆動するドライバ／ＳＷ回路１００を具えてい
る。

【００６４】このドライバ／ＳＷ回路１００は、スイッ
チング回路１０８とこのスイッチング回路１０８を制御
する制御ゲート回路１１０とをＬＥＤアレイを構成する
各ＬＥＤ毎に具えている。

【００６５】このスイッチング回路１０８は、第１、第
２および第３スイッチング素子１１２、１１４および１
１６を以って構成してある。

【００６６】第１スイッチング素子１１２は、ＬＥＤ１
２４のアノード端子１２６へＬＥＤ駆動用電圧Ｖ_Lを印
加するために設けられ、かつ、書き込み動作時にＬＥＤ
１２４を点灯させる場合は、ＯＮ状態となり、ＬＥＤ１
２４を消灯させる場合は、ＯＦＦ状態となり、かつ、読
み取り動作時にはＯＦＦ状態を保つ様に制御される。

【００６７】また、第２スイッチング素子１１４は、Ｌ
ＥＤ１２４のアノード端子１２６を接地するために設け
られ、かつ、書き込み動作時にＬＥＤ１２４を点灯させ
る場合はＯＦＦ状態となり、ＬＥＤ１２４を消灯させる
場合はＯＮ状態となり、かつ、読み取り動作時のＬＥＤ
１２４の充電期間中はＯＮ状態となり、ＬＥＤ１２４の
非充電期間はＯＦＦ状態となる様に制御される。

【００６８】また、第３スイッチング素子１１６は、Ｌ
ＥＤ１２４のアノード端子１２６と出力端子ＯＵＴとを
接続するために設けられ、かつ、書き込み動作時にＯＦ
Ｆ状態を保ち、かつ、読み取り動作時のＬＤＥ１２４の
充電期間中はＯＦＦ状態となり、ＬＥＤ１２４の非充電
期間中の充電期間の開始直前にＯＮ状態となる様に制御
される。

【００６９】尚、第２および第３スイッチング素子は、
第１実施例の回路の充電用スイッチおよび読み取りスイ
ッチにそれぞれ機能が対応している。

【００７０】第１、第２および第３スイッチング素子１
１２、１１４および１１６のそれぞれの第１端子１１
８、１２０および１２２は、ＬＥＤ１２４のアノード端
子１２６に接続されている。また、ＬＥＤ１２４のカー
ド端子１２８は、ＧＮＤ端子またはバイアス（Ｂｉａ
ｓ）端子に接続されている。また、第１スイッチング素
子１１２の第２端子１３０には、ＬＥＤ駆動用電圧Ｖ_L
が印加されている。また、第２スイッチング素子１１４
の第２端子１３２は、ＧＮＤに接続されている。第２ス
イッチング素子１１４は、第１スイッチング素子１１２
をオフにしたときに、ＬＥＤ１２４のアノード電位を速
やかにＧＮＤレベルへ下げてＬＥＤ１２４の消灯時間を
早めるために設けられている。第３スイッチング素子１
１６の第２端子１３４は、出力端子ＯＵＴに接続されて
いる。

【００７１】次に、制御ゲート回路について説明する。

【００７２】第１および第２スイッチング素子１１２お
よび１１４のそれぞれの制御端子１３６および１３８
は、制御ゲート回路１１０に接続されいる。この制御ゲ
ート回路１１０は、ＡＮＤゲート１４０、ＸＯＲゲート
１４２を以って構成されている。また、ＡＮＤゲート１
４０の出力端子１４４は、第１スイッチング素子１１２
の（ＬＥＤ駆動トランジスタ）の制御端子１３６に接続
されている。また、ＸＯＲゲート１４２の出力端子１４
６は、第２スイッチング素子１１４の制御端子１３８に
接続されている。そして、ＡＮＤゲート１４０およびＸ
ＯＲゲート１４２のそれぞれの２つの入力端子１４８お
よび１５０には、Ｒ／Ｗ信号および第１シフトレジスタ
１０２由来のデータ信号の両方がそれぞれ入力される。
さらに、第３スイッチング素子１１６の制御端子１５２
は、第２シフトレジスタ１０４に接続されている。

【００７３】次に、第２実施例の書き込み・読み取り制
御回路の動作について説明する。

【００７４】先ず、書き込み動作について説明する。

【００７５】準備操作として、書き込み・読み取り切り
替えスイッチ１５４を切り替えて、ＬＥＤ１２４のカソ
ード端子１２８をＧＮＤに接続する。そして、Ｒ／Ｗ信
号を論理的な”１”に固定する。

【００７６】第１シフトレジスタ１０２に入力される書
き込みデータ信号は、クロック信号に同期してｎビット
の第１シフトレジスタ１０２の各段（桁）をシフトして
いく。１ライン分のｎビットのデータを第１シフトレジ
スタ１０２に転送後、第１シフトレジスタ１０２の各段
のデータは、ロード信号によりそのビットに対応するｎ
ビットのラッチ回路１０６に保持される。保持された各
データ信号は、ストローブ信号と発光時間制御用のＡＮ
Ｄゲート群１０７によりＡＮＤを取られ、ドライバ／Ｓ
Ｗ回路１００に入力される。

【００７７】また、論理的に”０”であるスキャン信号
を第２シフトレジスタ１０４に入力する。入力されたス
キャン信号は、第２シフトレジスタ１０４からドライバ
／ＳＷ回路１００の第３スイッチング素子１１６の制御
端子１５２に直接入力される。このため、第３スイッチ
ング素子１１６は、書き込み動作時にオフ状態を保つ。

【００７８】次に、ドライバ／ＳＷ回路１００の動作に
ついて説明する。

【００７９】ドライバ／ＳＷ回路１００に入力されたデ
ータ信号と、Ｒ／Ｗ信号は、それぞれＡＮＤゲート１４
０およびＸＯＲゲート１４２両方の入力端に入力され
る。

【００８０】入力されたデータ信号が”１”の場合、Ａ
ＮＤゲート１４０は第１スイッチング素子１１２をオン
状態にし、ＸＯＲゲート１４２は第２スイッチング素子
１１４をオフ状態にする。その結果、第１スイッチング
素子１１２を介してＬＥＤ１２４のアノード端子１２６
にＬＥＤ駆動用の電圧Ｖ_Lが印加され、ＬＥＤ１２４が
点灯する。

【００８１】一方、入力されたデータ信号が”０”の場
合、ＡＮＤゲート１４０は第１スイッチング素子１１２
をオフ状態にし、ＸＯＲゲート１４２は第２スイッチン
グ素子１１４をオン状態にする。その結果、第１スイッ
チング素子１１２を介してＬＥＤ１２４のアノード端子
１２６は接地され、ＬＥＤ１２４は速やかに消灯する。

【００８２】このように、データ信号に従って第１また
は第２スイッチング素子１１２または１１４のいずれか
一方だけがオン状態となる様に制御される。

【００８３】次に、読み取り動作について説明する。

【００８４】準備操作として、書き込み・読み取り切り
替えスイッチを切り替えて、ＬＥＤ１２４のカソード端
子１２８にバイアス電圧Ｖ_Bを印加する。そして、Ｒ／
Ｗ信号を論理的な”０”、ストローブ信号を論理的な”
１”に固定する。

【００８５】データ信号として、第１シフトレジスタ１
０２にクロック１周期分の論理的な”１”を入力する
と、そのデータ信号は、クロック信号に同期してｎビッ
トの第１シフトレジスタ１０２の各段をシフトしてい
く。ロード信号として、クロック信号からｎビットの第
１シフトレジスタ１０２のシフト動作確定時間を遅延さ
せた信号を入力することにより、シフトレジスタ１０２
の各段のデータ信号はｎビットのラッチ回路１０６に保
持される。ここで、注目すべきことは、ラッチ回路１０
６の各ビットのうち、”１”のデータを保持している
のは、常に、複数あるビットのうちの１ビットのみとい
うことである。ラッチ回路１０６の出力は、ＡＮＤゲー
ト回路群１０７を経てドライバ／ＳＷ回路１００に入力
される。

【００８６】また、スキャン信号は、データ信号よりも
１クロック分早く、かつ、クロック１周期分の論理的
な”１”をもつ信号であり、第２シフトドライバ１０４
を経て第３スイッチング素子１１６の制御端子１５２に
入力される。

【００８７】以下、１つのＬＥＤに対応するスイッチン
グ回路１０８および制御ゲート回路１１０に着目して動
作を説明する。

【００８８】入力たされたデータ信号と、Ｒ／Ｗ信号
は、それぞれＡＮＤゲート１４０およびＸＯＲゲート１
４２両方の入力端に入力される。

【００８９】Ｒ／Ｗ信号が”０”に固定されているの
で、ＡＮＤゲート１４０の出力は常に”０”になり、第
１スイッチング素子１１２はオフ状態を保つ。一方、Ｘ
ＯＲゲート１４２の出力は、データ信号が”１”の場合
は”１”を出力して第２スイッチング素子１１４をオン
状態にする。第２スイッチング素子１１４がオン状態の
とき、ＬＥＤ１２４のアノード端子１３６はＧＮＤに接
続され、ＬＥＤ１２４は充電期間となる。逆に、データ
信号が”０”の場合、ＸＯＲゲートは”０”を出力して
第２スイッチング素子１１４をオフ状態にする。第２ス
イッチング素子がオフ状態のとき、ＬＥＤは非充電期間
となる。

【００９０】第３スイッチング素子１１６は、スキャン
信号（ＳＣＡＮ）により、第２スイッチング素子１１４
がオン状態になって充電期間が開始されるタイミングよ
りも少なくとも１クロック分早くオン状態となる。第３
スイッチング素子１１６がオン状態になると、ＬＥＤ１
２４のアノード電位が出力信号として出力端子ＯＵＴに
出力される。ここで、バイアス電圧Ｖ_Lが５Ｖの場合、
光の強度にもよるが、アノード電位は数十〜数百ｍＶ程
度になる。出力信号の増幅率は、信号処理は用途にもよ
るが、通常数十倍で済む。その上、出力信号の時間変化
が充電電流を検出する場合よりも緩やかなので、信号増
幅回路に数ＭＨｚの周波数で動作する安価なものを使用
できる。

【００９１】他のＬＥＤ１２４に対しても、順次にアノ
ード電位を出力することによって、読み取り動作を行う
ことができる。

【００９２】第３実施例以下、図５および図６を参照して、第１の発明の読み取
り方法およびその実現を図るための第２発明の書き込み
・読み取り制御回路の例について、第３実施例として説
明する。

【００９３】図５は、第３実施例の書き込み・読み取り
制御回路の説明に供する回路ブロック図である。図６
は、図５に示すドライバ／ＳＷ回路の部分の詳細図であ
る。

【００９４】第３実施例の書き込み・読み取り制御回路
は、ｎ＋１ビットのシフトレジスタ２０２、シフトレジ
スタ２０２からのデータを保持するｎ＋１ビットのラッ
チ回路２０６、および、このラッチ回路２０６からのデ
ータにより駆動するｎビットのドライバ／ＳＷ回路２０
０を具えている。

【００９５】また、第３実施例では、ＬＥＤ２２４から
なるＬＥＤアレイ毎に、ＬＥＤアレイからの出力信号の
バッファアンプ２７２と、このバッファアンプ２７２を
制御するためにフリップフロップ２７４からなるＬＥＤ
チップ選択回路２７４とを具えている。

【００９６】第３実施例のドライバ／ＳＷ回路２００
は、スイッチング回路２０８とこのスイッチング回路２
０８を制御する制御ゲート回路２１０とを各ＬＥＤ２２
４毎に具えている。このスイッチング回路２０８は、第
１、第２および第３スイッチング素子２１２、２１４お
よび２１６を以って構成してある。

【００９７】第３実施例では、第１スイッチング素子２
１２は、Ｐ型ＭＯＳＦＥＴを用いる。また、第２スイッ
チング素子２１４は、スピードアップスイッチング素子
（以下、スピードアップ素子とも称する）２１４ａと充
電用スイッチング素子２１４ｂとからなり、スピードア
ップスイッチング素子２１４ａにはＮ型ＭＯＳＦＥＴを
用い、充電用スイッチング素子２１４ｂにはＮ型ＭＯＳ
ＦＥＴを用いる。また、第３スイッチング素子２１６
は、Ｎ型ＭＯＳＦＥＴ２１６ａとＰ型ＭＯＳＦＥＴ２１
６ｂとからなる。

【００９８】尚、充電用スイッチング素子２１４ｂおよ
び第３スイッチング素子２１６は、第１実施例の回路の
充電用スイッチ９８および読み取り用スイッチ９６にそ
れぞれ機能が対応している。

【００９９】また、第１、スピードアップ、充電用、お
よび第３スイッチング素子２１２、２１４ａ、２１４ｂ
および２１６のそれぞれの第１端子２１８、２２０ａ、
２２０ｂおよび２２２は、ＬＥＤ２２４のアノード端子
２２６に接続されている。ＬＥＤ２２４のカソード端子
２２８は、ＧＮＤまたはバイアスに接続されている。

【０１００】また、第１スイッチング素子２１２の第２
端子２３０には、ＬＥＤ駆動用電圧Ｖ_Lが印加されてお
り、第２スイッチング素子２１４の第２端子２３２は、
ＧＮＤに接続されており、第３スイッチング素子２１６
の第２端子２３４は、出力端子ＯＵＴに接続されてい
る。

【０１０１】また、第１、スピードアップ、および第３
スイッチング素子２１２、２１４ａ、２１４ｂおよび２
１６の制御端子２３６、２３８ａ、２３８ｂおよび２４
０はそれぞれ制御ゲート回路２１０に接続されている。

【０１０２】制御ゲート回路２１０は、第１ＡＮＤゲー
ト２４２、第１ＮＡＮＤゲート２４４および第２ＮＡＮ
Ｄ２４６を具えている。

【０１０３】第１ＡＮＤゲート２４２の出力端子２４８
は、第１スイッチング素子２１２の制御端子２３６に接
続され、第１ＡＮＤゲート２４２の入力端子２５０に
は、データ信号、ストローブ（ＳＴＲＯＢＥ）信号およ
びＲ／Ｗ信号が入力される。

【０１０４】また、第１ＮＡＮＤゲート２４４の出力端
子２５４は、スピードアップ素子２１４ａの制御端子２
３８ａに接続され、第１ＮＡＮＤゲート２４４の入力端
子２５６は、第１ＡＮＤゲート２４２の出力端子２４８
およびインバータ２５２を経てＲ／Ｗ信号端子に接続さ
れている。

【０１０５】第２ＮＡＮＤゲート２４６の出力端子２６
０は、第３スイッチング素子２１６のＰ型ＭＯＳＦＥＴ
２１６ａの制御端子２６２に直接接続し、また、インバ
ータ２６４を介して第３スイッチング素子２１６のＮ型
ＭＯＳＦＥＴ２１６ｂの制御端子２６６に接続されてい
る。第２ＮＡＮＤゲート２４６の入力端子には、データ
信号、インバータ２５２を経たＲ／Ｗ信号およびインバ
ータ２６８を経たＳＴＲＯＢＥ信号が入力される。

【０１０６】また、充電用スイッチング素子２１４ｂの
制御端子２３８ｂは、次の段の第３電極の制御端子２６
６と接続されている。

【０１０７】また、第３実施例では、ＬＥＤアレイ毎の
出力端子ＯＵＴにＬＥＤアレイからの出力信号をバッフ
ァアンプ２７２具え、このバッファアンプ２７２を介し
て出力させる。このバッファアンプ２７２の活性状態お
よび不活性状態の切り替えは、ＬＥＤチップ選択回路で
あるフリップフロップ２７４によって制御される。この
フリップフロップ２７４には、ｎ＋１ビット（段）のシ
フトレジスタ２０２の１段目とｎ＋１段目の出力が入力
される。

【０１０８】第３実施例の動作について以下、第３実施例の書き込み・読み取り制御回路の動作
について説明する。

【０１０９】先ず、図７を参照して、書き込み動作につ
いて説明する。図７は、第３実施例の書き込み動作の説
明に供するタイムチャートである。

【０１１０】準備操作として、書き込み・読み取り切り
替えスイッチ２７６を切り替えて、ＬＥＤ２２４アレイ
のカソード端子２２８をＧＮＤに接続する。そして、Ｒ
／Ｗ信号を論理的な”１”に固定する。

【０１１１】シフトレジスタ２０２に入力される書き込
みデータ信号は、クロック信号に同期してシフトレジス
タ２０２の各段をシフトしていく。１ライン分のデータ
をシフトレジスタ２０２に転送後、シフトレジスタ２０
２の各段のデータ信号は、ロード信号によりそのビット
に対応するｎ＋１ビットのラッチ回路２０６に保持され
る。保持された各データ信号は、ｎビットのドライバ／
ＳＷ回路２００に入力される。

【０１１２】次に、ドライバ／ＳＷ回路２００の動作に
ついて説明する。

【０１１３】Ｒ／Ｗ信号が”１”に固定されているの
で、第１ＮＡＮＤゲート２４４は充電用スイッチング素
子２１４ｂを書き込み動作中オフ状態に保ち、また、第
２ＮＡＮＤゲート２４６は第３スイッチング素子２１６
を書き込み動作中オフ状態に保つ。

【０１１４】入力されたデータ信号が”１”の場合、ス
トローブ信号が”１”の期間だけ、第１ＡＮＤゲート２
４２は、第１スイッチング素子２１２をオン状態にし、
第１ＮＡＮＤゲート２４４はスピードアップ素子２１４
ａをオフ状態にする。その結果、第１スイッチング素子
２１２を介してＬＥＤ２２４のアノード端子２２６にＬ
ＥＤ駆動用の電圧Ｖ_Lが印加され、ＬＥＤ２２４が点灯
する。

【０１１５】一方、入力されたデータ信号およびストロ
ーブ信号のいずれか一方または双方が”０”の場合、第
１ＡＮＤゲート２４２は第１スイッチング素子２１２を
オフ状態にし、第１ＮＡＮＤゲート２４４はスピードア
ップ素子２１４ａをオン状態にする。その結果、ＬＥＤ
２２４のアノード端子２２６が第１スイッチング素子２
１２を介してＧＮＤに接続されるので、ＬＥＤ２２４は
速やかに消灯する。

【０１１６】このように、データ信号に従って第１スイ
ッチング素子２１２またはスピードアップ素子２１４ａ
のいずれか一方だけがオン状態となる様に制御される。

【０１１７】次に、図８を参照して、読み取り動作につ
いて説明する。図８は、第３実施例の書き込み・読み取
り制御回路の動作の説明に供するタイムチャートであ
る。

【０１１８】準備操作として、書き込み・読み取り切り
替えスイッチ２７６を切り替えて、ＬＥＤ２２４のカソ
ード端子２２８にバイアス電圧Ｖ_Bを印加する。そし
て、Ｒ／Ｗ信号を論理的な”０”、ロード信号を論理的
な”１”、ストローブ信号を論理的な”０”に固定す
る。

【０１１９】データ信号として、ｎ＋１ビットのシフト
レジスタ２０２にクロック１周期分の論理的な”１”を
入力すると、そのデータ信号は、クロック信号に同期し
てシフトレジスタ２０２の各段をシフトしていく。ロー
ド信号が”１”に固定されているので、ラッチ回路２０
６はスルー状態であり、シフトレジスタ２０２の各段の
データはそのままドライバ／ＳＷ回路２００に入力され
る。

【０１２０】読み取り信号バッファアンプ２７２の出力
制御用のフリップフロップ（以下、Ｆ／Ｆとも称する）
２７４は、シフトレジスタ２０２の第１段目のデータ信
号出力でセット状態となり、バッファアンプ２７２の出
力を活性状態にする。また、Ｆ／Ｆ２７４は、シフトレ
ジスタ２０２のｎ＋１段目のデータ信号出力でリセット
状態となり、バッファアンプ２７２の出力を不活性状態
にする。

【０１２１】ドライバ／ＳＷ回路２００に入力されたデ
ータ信号は、制御ゲート回路２１０に入力される。

【０１２２】Ｒ／Ｗ信号が”０”に固定されているの
で、第１ＡＮＤゲート２４２の出力は常に”０”にな
り、第１スイッチング素子２１２はオフ状態を保つ。

【０１２３】次に、図８のシフトレジスタ出力のタイム
チャートに示す様に、先ず、ドライバ／ＳＷ回路２００
の第１段目のデータ信号が”１”になると、図８の第３
スイッチング素子の開閉のタイムチャートに示す様に、
第１段目の第３スイッチング素子２１６がオン状態にな
る。その結果、１段目の第３スイッチング素子２１６に
接続した第１段目のＬＥＤ２２４のアノード電位を出力
端ＯＵＴに出力する。

【０１２４】次に、データ信号が第１段目から第２段目
にシフトして、第２段目のデータ信号が”１”になる
と、第２段目の第３スイッチング素子２１６がオン状態
になるので、第２段目の第３スイッチング素子２１６に
接続したＬＥＤ２２４のアノード電位を出力信号として
出力する。これ同時に、図８の充電用スイッチング素子
２１４ｂの開閉のタイムチャートに示す様に、第１段目
の充電用スイッチング素子２１４ｂがオン状態になる。
その結果、第１段目の充電用スイッチング素子２１４ｂ
と接続したＬＥＤ２２４は充電期間となり、接合容量を
充電する。

【０１２５】第３段目以降についても、順次に同様の動
作を繰り返して第ｎ段目のＬＥＤ２２４のアノード電位
を出力した後、第ｎ＋１段目のデータ信号により、第ｎ
段目の充電用スイッチング素子２１４ｂをオン状態とす
ると共に、Ｆ／Ｆ２７４をリセットしてバッファアンプ
２７２を不活性状態にする。バッファアンプ２７２を介
して出力された出力信号は、信号増幅器（図示せず）に
よって増幅された後、使用用途に適した信号処理がなさ
れる。

【０１２６】第４実施例以下、図９を参照して、第１の発明の読み取り方法およ
びその実現を図るための第２発明の書き込み・読み取り
制御回路の変形例について、第４実施例として説明す
る。図９は、第４実施例の書き込み・読み取り制御回路
の動作の説明に供するタイムチャートである。

【０１２７】第４実施例の書き込み・読み取り制御回路
の回路構成および基本的動作原理は、第３実施例と同じ
である。第４実施例では、隣接する第３スイッチング素
子が同時にオン状態になる可能性のある時間帯に、後段
の第３スイッチング素子をオフ状態とする。

【０１２８】第３実施例において、例えば、第ｎ＋１段
目の第３スイッチング素子２１６ｎ＋１がオン状態とな
って第ｎ＋１段目のＬＥＤ２２４ｎ＋１から出力してい
る時には、第ｎ段目の第３スイッチング素子２１６ｎは
オフ状態となり、第ｎ段目の充電用スイッチング素子２
１４ｂ−ｎがオン状態となって、第ｎ段目のＬＥＤ２２
４ｎは充電期間となっている。

【０１２９】ところが、スイッチング素子の動作遅延時
間のために、第ｎ段目の第３スイッチング素子２１６ｎ
と、第ｎ段目の充電用スイッチング素子２１４ｂ−ｎお
よび第ｎ＋１段目の第３スイッチング素子２１６ｎ＋１
とが同時にオン状態となることがある。このため、出力
信号を出力している第ｎ＋１段目のＬＥＤ２２４ｎ＋１
の接合容量を第ｎ段目の充電用スイッチング素子２１４
ｂ−ｎおよび第ｎ＋１段目の第３スイッチング素子２１
６ｎ＋１を介して充電してしまうことになる。その結
果、出力信号に誤差を与えることになる。

【０１３０】そこで、第４実施例では、図９に示す様
に、ある段の第３スイッチング素子と、その段の充電用
スイッチング素子または後段の第３スイッチング素子と
が同時にオン状態になる可能性のある時間帯に、その段
の充電用スイッチング素子および後段の第３スイッチン
グ素子をオフ状態とすることを目的として、ＳＷオン禁
止信号を入力する。ＳＷオン禁止信号は、クロック信号
から作製し、ラッチ回路から出力されるデータ信号とＡ
ＮＤをとって、充電用スイッチング素子および第３スイ
ッチング素子の制御端子に入力して、スイッチオン禁止
期間を設定する。

【０１３１】上述した各実施例では、この出願に係る発
明を特定の材料を使用し、特定の条件で構成した例につ
いて説明したが、この発明は多くの変更および変形を行
うことができる。例えば、上述した実施例では、第３実
施例の書き込み・読み取り制御回路にバッファアンプを
設けたが、この発明では、第２実施例に示した書き込み
・読み取り制御回路にバッファアンプを設けても良い。
その場合、バッファアンプを制御するＦ／Ｆは、第２実
施例の第１段目のスキャン信号の立ち上がりでセット
し、第ｎ段目のデータ信号の立ち上がりでリセットする
と良い。

【０１３２】尚、書き込み・読み取り制御回路は、通
常、ＩＣの形で提供される。

【０１３３】

【発明の効果】この発明の読み取り方法および書き込み
・読み取り制御回路によれば、ＬＥＤのアノード電位を
読み取り動作時の出力信号として取り出す。このアノー
ド電位の時間変化は、充電電流の時間変化に比べて緩や
かである。このため、読み取り情報の信号処理に必要な
電圧レベルまで増幅する演算増幅器として従来に比べて
安価な低速品を用いることができる。また、出力信号の
時間変化が緩やかであるため、Ａ／Ｄ変換のためのピー
ク／ホールド回路が不要となる。その結果、従来よりも
安価な書き込み・読み取り機能共有装置を提供すること
ができる。

【０１３４】また、出力制御付きバッファアンプによ
り、選択されたチップの読み取り信号のみ出力すること
ができる。このため、チップ選択機能付きバッファアン
プをＩＣ内に設けたことにより、読み取り出力信号の波
形の歪みおよびノイズの低減を図ることができる。その
結果、高品質の書き込み・読み取り機能共有装置を提供
することができる。

【０１３５】このように、この発明の書き込み・読み取
り制御回路を使用することにより、高品質で低価格な書
き込み・読み取り装置を実現することができる。

【０１３６】また、この発明は、例えばファクシミリ装
置に用いて好適である。

【図面の簡単な説明】

【図１】第１の発明の読み取り方法の説明に供する回路
図である。

【図２】図１に示した回路の動作原理の説明に供するタ
イムチャートである。

【図３】第２実施例の書き込み・読み取り制御回路の説
明に供する回路ブロック図である。

【図４】図３に示したドライバ／ＳＷ回路の部分詳細図
である。

【図５】第３実施例の書き込み・読み取り制御回路の説
明に供する回路ブロック図である。

【図６】図５に示したドライバ／ＳＷ回路の部分の詳細
図である。

【図７】第３実施例の書き込み・読み取り制御回路の書
き込み動作の説明に供するタイムチャートである。

【図８】第３実施例の書き込み・読み取り制御回路の読
み取り動作の説明に供するタイムチャートである。

【図９】第４実施例の書き込み・読み取り制御回路の読
み取り動作の説明に供するタイムチャートである。

【図１０】従来の読み取り動作説明図であって、ＬＥＤ
およびスイッチからなる回路図である。

【図１１】従来の読み取り動作時のタイムチャートであ
る。

【図１２】従来の書き込み・読み取り制御回路ブロック
図である。

【図１３】従来の書き込み・読み取り制御回路の部分詳
細図である。

【符号の説明】

１０ａ〜ｎ：ＬＥＤ１２ａ〜ｎ：カソード端子１４ａ〜ｎ：アノード端子ＳＷａ〜ｎ：スイッチＣａ〜ｎ：ＰＮ接合容量ＯＵＴ：出力Ｒ：負荷抵抗１６：シフトレジスタ１８：ラッチ回路２０：ＡＮＤゲート群２２：ドライバ／ＳＷ回路２４：ＬＥＤ２６：切り替えスイッチ２８：信号増幅器３０：スイッチング回路３２：制御ゲート回路３４：ＬＥＤ駆動トランジスタ（第１スイッチング素
子）３６：スピードアップスイッチング素子（第２スイッチ
ング素子）３８：読み取りスイッチング素子（第３スイッチング素
子）４０：ＬＥＤ駆動トランジスタの第１端子４２：制御ゲート回路の第１端子４４：読み取りスイッチング素子の第１端子４６：電流制御端子４８：ＬＥＤのアノード端子５０：ＬＥＤのカソード端子５２：ＬＥＤ駆動トランジスタの第２端子５４：制御ゲート回路の第２端子５６：読み取りスイッチング素子の第２端子５８：ＬＥＤ駆動トランジスタの制御端子６０：制御ゲート回路の制御端子６２：読み取りスイッチング素子の制御端子６４：第１ＡＮＤゲート６６：第１ＡＮＤゲートの出力端子６８：第１ＡＮＤゲートの入力端子７０：第２ＡＮＤゲート７２：第２ＡＮＤゲートの出力端子７４：第２ＡＮＤゲートの入力端子７６：インバータ７８：第３ＡＮＤゲート８０：第３ＡＮＤゲートの出力端子８２：第３ＡＮＤゲートの入力端子８４：インバータ９０ａ〜ｘ：ＬＥＤ９２ａ〜ｘ：ＬＥＤのカソード端子９４ａ〜ｘ：ＬＥＤのアノード端子９６ａ〜ｘ：読み取り用スイッチ９８ａ〜ｘ：充電用スイッチ１００：ドライバ／ＳＷ回路１０２：第１シフトレジスタ１０４：第２シフトレジスタ１０６：ラッチ回路１０７：ＡＮＤゲート回路群１０８：スイッチング回路１１０：制御ゲート回路１１２：第１スイッチング素子１１４：第２スイッチング素子１１６：第３スイッチング素子１１８：第１スイッチング素子の第１端子１２０：第２スイッチング素子の第１端子１２２：第３スイッチング素子の第１端子１２４：ＬＥＤ１２６：ＬＥＤのアノード端子１２８：ＬＥＤのカソード端子１３０：第１スイッチング素子の第２端子１３２：第２スイッチング素子の第２端子１３４：第３スイッチング素子の第２端子１３６：第１スイッチング素子の制御端子１３８：第２スイッチング素子の制御端子１４０：ＡＮＤゲート１４２：ＸＯＲゲート１４４：ＡＮＤゲートの出力端子１４６：ＸＯＲゲートの出力端子１４８：ＡＮＤゲートの入力端子１５０：ＸＯＲゲートの入力端子１５２：第３スイッチング素子の制御端子１５４：切り替えスイッチ１５６：電流制御抵抗２００：ドライバ／ＳＷ回路２０２：第１シフトレジスタ２０６：ラッチ回路２０７：ＡＮＤゲート回路群２０８：スイッチング回路２１０：制御ゲート回路２１２：第１スイッチング素子２１４：第２スイッチング素子２１４ａ：スピードアップスイッチング素子２１４ｂ：充電用スイッチング素子２１６：第３スイッチング素子２１６ａ：Ｎ型ＭＯＳＦＥＴ２１６ｂ：Ｐ型ＭＯＳＦＥＴ２１８：第１スイッチング素子の第１端子２２０：第２スイッチング素子の第１端子２２０ａ：スピードアップスイッチング素子の第１端子２２０ｂ：充電用スイッチング素子の第１端子２２２：第３スイッチング素子の第１端子２２４：ＬＥＤ２２６：ＬＥＤのアノード端子２２８：ＬＥＤのカソード端子２３０：第１スイッチング素子の第２端子２３２：第２スイッチング素子の第２端子２３２ａ：スピードアップスイッチング素子の第２端子２３２ｂ：充電用スイッチング素子の第２端子２３４：第３スイッチング素子の第２端子２３６：第１スイッチング素子の制御端子２３８：第２スイッチング素子の制御端子２３８ａ：スピードアップスイッチング素子の制御端子２３８ｂ：充電用スイッチング素子の制御端子２４０：第３スイッチング素子の制御端子２４２：第１ＡＮＤゲート２４４：第１ＮＡＮＤゲート２４６：第２ＮＡＮＤゲート２４８：第１ＡＮＤゲートの出力端子２５０：第１ＡＮＤゲートの入力端子２５２：インバータ２５４：第１ＮＡＮＤゲートの出力端子２５６：第１ＮＡＮＤゲートの入力端子２６０：第２ＮＡＮＤゲートの出力端子２６２：第２ＮＡＮＤゲートの入力端子２６４：インバータ２６６：Ｎ型ＭＯＳＦＥＴの制御端子２６８：インバータ２７２：バッファアンプ２７４：フリップフロップ２７６：切り替えスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤時夫東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】電子写真方式の書き込み・読み取り機能
共有装置において、書き込み動作時に露光光源として機
能するＬＥＤ（発光ダイオード）アレイを、読み取り動
作時に電荷蓄積方式の受光素子として読み取りを行うに
あたり、前記ＬＥＤアレイを構成する個々のＬＥＤに対し周期的
に同一の充電期間と同一の非充電期間とを設定し、該充
電期間が個々の前記ＬＥＤ同士で重複しないように前記
ＬＥＤ毎の前記充電期間の開始時刻を順次ずらし、該非充電期間中であって前記充電期間開始直前に、前記
ＬＥＤのアノード電圧を検出することによって、当該Ｌ
ＥＤに照射された光量を検出することを特徴とする読み
取り方法。
【請求項２】請求項１に記載の読み取り方法におい
て、前記ＬＥＤアレイのうち、ｎ段目のＬＥＤの充電期間に
ｎ＋１段目のＬＥＤの光量検出を行うことを特徴とする
読み取り方法。但し、ｎは正の整数を表す。
【請求項３】書き込み動作時の露光光源として機能す
るＬＥＤ（発光ダイオード）アレイを、読み取り動作時
に、電荷蓄積方式の受光素子として用いる電子写真方式
の書き込み・読み取り機能共有装置の書き込み・読み取
り制御回路であって、シフトレジスタ、該シフトレジスタからのデータを保持
するラッチ回路、および、該ラッチ回路からのデータに
より駆動するドライバ／ＳＷ回路を具え、該ドライバ／ＳＷ回路に、スイッチング回路と該スイッ
チング回路を制御する制御ゲート回路とを前記ＬＥＤア
レイを構成する各ＬＥＤ毎に具えてなる書き込み・読み
取り制御回路において、前記スイッチング回路は、該ＬＥＤのアノード端子へ当該ＬＥＤ駆動用電圧を印加
するために設けられ、かつ、書き込み動作時に前記ＬＥ
Ｄを点灯させる場合は、オン状態となり、前記ＬＥＤを
消灯させる場合は、オフ状態となり、かつ、読み取り動
作時にはオフ状態を保つ第１スイッチング素子と、前記ＬＥＤの前記アノード端子を接地するために設けら
れ、かつ、書き込み動作時に前記ＬＥＤを点灯させる場
合はオフ状態となり、前記ＬＥＤを消灯させる場合はオ
ン状態となり、かつ、読み取り動作時の前記ＬＥＤ充電
期間中はオン状態となり、前記ＬＥＤの非充電期間はオ
フ状態となる第２スイッチング素子と、前記ＬＥＤの前記アノード端子と出力端子とを接続する
ために設けられ、かつ、書き込み動作時にオフ状態を保
ち、かつ、読み取り動作時の前記ＬＤＥの充電期間中は
オフ状態となり、前記ＬＥＤの非充電期間中の該充電期
間の開始直前にオン状態となる第３スイッチング素子と
を具えることを特徴とする書き込み・読み取り制御回
路。
【請求項４】請求項３に記載の書き込み・読み取り制
御回路において、前記シフトレジスタ回路および前記ラッチ回路は、前記
ドライバ／ＳＷ回路のビット数よりも１つ多いビット数
をそれぞれ具えてなることを特徴とする書き込み・読み
取り制御回路。
【請求項５】請求項３に記載の書き込み・読み取り制
御回路において、前記ＬＥＤアレイ毎に、ＬＥＤアレイからの出力信号の
バッファアンプおよび該バッファアンプを制御するＬＥ
Ｄチップ選択回路とを具えてなることを特徴とする書き
込み・読み取り制御回路。
【請求項６】請求項３に記載の書き込み・読み取り制
御回路において、前記シフトレジスタは第１および第２シフトレジスタか
ら成り、前記ドライバ／ＳＷ回路は、スイッチング回路と制御ゲ
ート回路を以って構成してあり、前記第１、第２および第３スイッチング素子のそれぞれ
の第１端子は、前記ＬＥＤのアノード端子に接続されて
おり、前記ＬＥＤのカソード端子は、ＧＮＤ端子またはバイア
ス端子に接続されており、前記第１スイッチング素子の第２端子には、ＬＥＤ駆動
用電圧が印加されており、前記第２スイッチング素子の第２端子は、ＧＮＤに接続
されており、前記第３スイッチング素子の第２端子は、出力端子に接
続されており、前記第１、第２および第３スイッチング素子のそれぞれ
の制御端子は制御ゲート回路に接続されており、およ
び、前記制御ゲート回路は、ＡＮＤゲート、ＸＯＲゲートを
以って構成され、前記ＡＮＤゲートの出力端子は、前記ＬＥＤ駆動トラン
ジスタの制御端子に接続され、前記ＸＯＲゲートの出力端子は、前記スイッチング素子
の制御端子に接続され、前記ＡＮＤゲートおよび前記ＸＯＲゲートのそれぞれの
２つの入力端子は、Ｒ／Ｗ端子および前記第１シフトレ
ジスタ由来のＤＡＴＡ端子の両端子に接続され、前記第３スイッチング素子の制御端子は、前記第２シフ
トレジスタに接続されてなることを特徴とする書き込み
・読み取り制御回路。
【請求項７】請求項１に記載の書き込み・読み取り制
御回路において、前記第２スイッチング素子は、スピードアップスイッチ
ング素子と充電用スイッチング素子とからなり、前記第１、第２および第３スイッチング素子のそれぞれ
の第１端子は、前記ＬＥＤのアノード端子に接続されて
おり、前記ＬＥＤのカソード端子は、ＧＮＤ端子またはバイア
ス端子に接続されており、前記第１スイッチング素子の第２端子には、ＬＥＤ駆動
用電圧が印加されており、前記第２スイッチング素子の第２端子は、ＧＮＤに接続
されており、前記第３スイッチング素子の第２端子は、出力端子に接
続されており、前記第１、第２および第３スイッチング素子のそれぞれ
の制御端子は制御ゲート回路に接続されており、およ
び、前記制御ゲート回路は、第１ＡＮＤゲートと第１ＮＡＮ
Ｄゲートと、第２ＮＡＮＤまたは第２ＡＮＤゲートのい
ずれか一方とを具え、前記ＡＮＤゲートの出力端子は、前記第１スイッチング
素子の制御端子に接続され、前記ＡＮＤゲートの入力端子は、ＤＡＴＡ端子、ＳＴＲ
ＯＢＥ信号端子およびＮＡＮＤゲートを経てＲ／Ｗ信号
端子に接続され、前記第１ＮＡＮＤゲートの出力端子は、前記スピードア
ップスイッチング素子の制御端子に接続され、前記第１ＮＡＮＤゲートの入力端子は、前記ＡＮＤゲー
トの出力端子およびＮＡＮＤゲートを経てＲ／Ｗ信号端
子に接続され、前記第２ＡＮＤまたは第２ＮＡＮＤゲートの入力端子
は、前記ＤＡＴＡ端子、ＮＡＮＤゲートを経てＲ／Ｗ信
号端子およびＮＡＮＤゲートを経てＳＴＲＯＢＥ信号端
子に接続され、前記第２ＡＮＤまたは第２ＮＡＮＤゲートの出力端子
は、前記第３スイッチング素子の制御端子に接続され、前記充電用スイッチング素子の制御端子は、次の段の第
３電極の制御端子と接続されていることを特徴とする書
き込み・読み取り制御回路。