JPH06297764A - 発光素子アレイの駆動回路 - Google Patents
発光素子アレイの駆動回路Info
- Publication number
- JPH06297764A JPH06297764A JP8491493A JP8491493A JPH06297764A JP H06297764 A JPH06297764 A JP H06297764A JP 8491493 A JP8491493 A JP 8491493A JP 8491493 A JP8491493 A JP 8491493A JP H06297764 A JPH06297764 A JP H06297764A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- element array
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fax Reproducing Arrangements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 回路を簡略化して回路規模を小さくすること
で、発光素子アレイの駆動回路の低コストかをはかり、
高速化が可能な駆動回路とする。 【構成】 画素毎にMビットからなるシリアルな印刷濃
度データDTが、レジスタ部61,71に各ビット毎パ
ラレルに入力し、セレクト回路63,72は、そのパラ
レルに入力されたデータDTに基づいた各ビット毎の情
報を、発光素子41の発光時間を設定するデジタル信号
に合成する。ドライバ部64,75が、そのデジタル信
号を駆動して発光素子アレイ40の発光素子を発光させ
る。この発光時間の長短により、画素毎に濃度階調され
た印刷が行われる。
で、発光素子アレイの駆動回路の低コストかをはかり、
高速化が可能な駆動回路とする。 【構成】 画素毎にMビットからなるシリアルな印刷濃
度データDTが、レジスタ部61,71に各ビット毎パ
ラレルに入力し、セレクト回路63,72は、そのパラ
レルに入力されたデータDTに基づいた各ビット毎の情
報を、発光素子41の発光時間を設定するデジタル信号
に合成する。ドライバ部64,75が、そのデジタル信
号を駆動して発光素子アレイ40の発光素子を発光させ
る。この発光時間の長短により、画素毎に濃度階調され
た印刷が行われる。
Description
【0001】
【産業上の利用分野】本発明は、発光ダイオード(以
下、LEDという)アレイ等の発光素子アレイを用いた
プリントヘッド等を階調駆動するための発光素子アレイ
の駆動回路に関するものである。
下、LEDという)アレイ等の発光素子アレイを用いた
プリントヘッド等を階調駆動するための発光素子アレイ
の駆動回路に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献1;特開昭62−242558号公報 文献2;実開平04−130853号公報 図2は、前記文献2に記載されたLEDアレイを用いた
光プリンタの要部の概略を示す構成図である。このプリ
ンタは、画素毎のビデオ信号等のデータ信号DAを生成
する印刷データ出力部10と、LEDプリントヘッド2
0を有している。そのLEDプリントヘッド20は、デ
ータ信号DTに基づいた駆動信号を生成するLEDアレ
イ用の駆動回路30と、該駆動信号により発光するLE
Dアレイ40を有しいる。さらに、このプリンタは、集
束性ロッドレンズアレイ50と、感光ドラム51と、帯
電器52と、現像器53と、転写器54とを備えてい
る。
例えば、次のような文献に記載されるものがあった。 文献1;特開昭62−242558号公報 文献2;実開平04−130853号公報 図2は、前記文献2に記載されたLEDアレイを用いた
光プリンタの要部の概略を示す構成図である。このプリ
ンタは、画素毎のビデオ信号等のデータ信号DAを生成
する印刷データ出力部10と、LEDプリントヘッド2
0を有している。そのLEDプリントヘッド20は、デ
ータ信号DTに基づいた駆動信号を生成するLEDアレ
イ用の駆動回路30と、該駆動信号により発光するLE
Dアレイ40を有しいる。さらに、このプリンタは、集
束性ロッドレンズアレイ50と、感光ドラム51と、帯
電器52と、現像器53と、転写器54とを備えてい
る。
【0003】LEDプリントヘッド20から発光された
光は、集束性ロッドレンズアレイ50を経て、記録媒体
(例えば、図2の矢印方向に回転し、かつ帯電器52で
帯電された感光ドラム)51の表面を照射し、静電潜像
を形成する。この静電潜像は、感光ドラム51の回転に
より現像器53へ送られ、その静電潜像にトナーが付着
して現像され、転写器54によって用紙55へ転写さ
れ、印刷が行われる。ここで、例えば写真データ及びグ
ラフィクデータといったイメージ画像やカラー画像に対
応した印刷を得るため、LEDプリントヘッド20は濃
度階調機能を必要とする。
光は、集束性ロッドレンズアレイ50を経て、記録媒体
(例えば、図2の矢印方向に回転し、かつ帯電器52で
帯電された感光ドラム)51の表面を照射し、静電潜像
を形成する。この静電潜像は、感光ドラム51の回転に
より現像器53へ送られ、その静電潜像にトナーが付着
して現像され、転写器54によって用紙55へ転写さ
れ、印刷が行われる。ここで、例えば写真データ及びグ
ラフィクデータといったイメージ画像やカラー画像に対
応した印刷を得るため、LEDプリントヘッド20は濃
度階調機能を必要とする。
【0004】図3は、前記文献1,2に記載された従来
のLEDプリントヘッド20の概略の構成例を示す斜視
図である。このLEDプリントヘッド20は、パターン
基板21上に一直線に並べられた複数の駆動回路30
と、一直線に並べられた複数のLEDアレイ40とで構
成されている。駆動回路30は、入力用電極31と出力
用電極32を有し、その入力用電極31が、それぞれ配
線基板21と金ワイヤ等のワイヤ32によってワイヤボ
ンドされている。各LEDアレイ40は、複数のLED
41で構成され、そのLED41が、入力用電極42を
それぞれ有している。前記各電極32と電極42が、そ
れぞれ金ワイヤ等のワイヤ43でワイヤボンドされてい
る。そして、各LED41が駆動回路30からの駆動信
号によってそれぞれ点滅動作をする。駆動回路30とL
EDアレイ40は、パターン基板21上に固定され、そ
のLEDアレイ40から、集束性ロッドレンズアレイ5
0を介して光を出力する。ここで、例えばドット密度が
300ドット/インチとすると、1ドットの画素を印刷
する各LED41が、84.6μmのピッチで並び、通
常64〜128個程度、モノリシックにLED41を集
積したLEDアレイ40が用いられる。LED41が6
4個集積されたLEDアレイ40で、印刷幅がA4の印
刷を行う場合、LEDアレイ40は、40チップ用いら
れる。また、駆動回路30は、LEDアレイ40と同じ
集積度であり、同様に40チップで形成されている。
のLEDプリントヘッド20の概略の構成例を示す斜視
図である。このLEDプリントヘッド20は、パターン
基板21上に一直線に並べられた複数の駆動回路30
と、一直線に並べられた複数のLEDアレイ40とで構
成されている。駆動回路30は、入力用電極31と出力
用電極32を有し、その入力用電極31が、それぞれ配
線基板21と金ワイヤ等のワイヤ32によってワイヤボ
ンドされている。各LEDアレイ40は、複数のLED
41で構成され、そのLED41が、入力用電極42を
それぞれ有している。前記各電極32と電極42が、そ
れぞれ金ワイヤ等のワイヤ43でワイヤボンドされてい
る。そして、各LED41が駆動回路30からの駆動信
号によってそれぞれ点滅動作をする。駆動回路30とL
EDアレイ40は、パターン基板21上に固定され、そ
のLEDアレイ40から、集束性ロッドレンズアレイ5
0を介して光を出力する。ここで、例えばドット密度が
300ドット/インチとすると、1ドットの画素を印刷
する各LED41が、84.6μmのピッチで並び、通
常64〜128個程度、モノリシックにLED41を集
積したLEDアレイ40が用いられる。LED41が6
4個集積されたLEDアレイ40で、印刷幅がA4の印
刷を行う場合、LEDアレイ40は、40チップ用いら
れる。また、駆動回路30は、LEDアレイ40と同じ
集積度であり、同様に40チップで形成されている。
【0005】図4は、図2及び図3中のLEDプリント
ヘッド20の構成ブロック図である。図4は、印刷出力
部10と、n個の駆動回路30−1〜30−nと、n個
のLEDアレイ40−1〜40−nとを備えている。印
刷出力部10は、写真原稿等の画像情報を読み取るため
の走査型或いは固定型のイメージセンサ11と、アナロ
グ信号を複数ビット(bit)のデジタル信号に変換す
る画素データようのA/D変換回路12と、このA/D
変換回路12の出力信号を格納する画素濃度用のデータ
メモリ13とで構成されている。各駆動回路30−1〜
30−nは、印刷出力部10に接続されたレジスタ部3
4−1〜34−nと、各レジスタ部34−1〜34−n
からのデジタル信号をアナログ信号に変換する複数のD
/A変換回路からなるD/A変換部35−1〜35−n
と、各D/A変換部35−1〜35−nに接続された複
数の増幅回路からなる増幅部36−1〜36−nと、各
増幅部36−1〜36−nの出力信号を安定化してLE
Dアレイ40−1〜40−nへそれぞれ出力する抵抗ア
レイ37−1〜37−nとで、それぞれ構成されてい
る。
ヘッド20の構成ブロック図である。図4は、印刷出力
部10と、n個の駆動回路30−1〜30−nと、n個
のLEDアレイ40−1〜40−nとを備えている。印
刷出力部10は、写真原稿等の画像情報を読み取るため
の走査型或いは固定型のイメージセンサ11と、アナロ
グ信号を複数ビット(bit)のデジタル信号に変換す
る画素データようのA/D変換回路12と、このA/D
変換回路12の出力信号を格納する画素濃度用のデータ
メモリ13とで構成されている。各駆動回路30−1〜
30−nは、印刷出力部10に接続されたレジスタ部3
4−1〜34−nと、各レジスタ部34−1〜34−n
からのデジタル信号をアナログ信号に変換する複数のD
/A変換回路からなるD/A変換部35−1〜35−n
と、各D/A変換部35−1〜35−nに接続された複
数の増幅回路からなる増幅部36−1〜36−nと、各
増幅部36−1〜36−nの出力信号を安定化してLE
Dアレイ40−1〜40−nへそれぞれ出力する抵抗ア
レイ37−1〜37−nとで、それぞれ構成されてい
る。
【0006】次に、図4を参照しつつLEDアレイ40
−1〜40−nの発光動作を説明する。イメージセンサ
11が読み取った原稿のアナログ濃度情報を、A/D変
換回路12が、1ドットに対応する画素毎に、複数ビッ
トのデジタル信号の濃度値に変換する。デジタル信号化
されたの濃度値が、データメモリ13に順次格納され、
データメモリ13に格納されたデータは、各LED41
に対応する複数のシリアルな印刷濃度データDTとして
駆動回路30−1〜30−nへ順次読み出される。デー
タDTは、駆動回路30−1〜30−nのレジスタ部3
4−1〜34−nに蓄積され、全ドット蓄積された後、
そのデータDTは、一斉にD/A変換部35−1〜35
−nに出力される。例えば、1ドットあたり7ビット
(即ち、128階調)の濃度階調を行う場合、A/D変
換回路12が、画素毎にアナログ情報を7ビットのデジ
タル信号に変換し、データDTは、7ビットのシリアル
なデータとして駆動回路30−1〜30−nへそれぞれ
読み出される。なお、各D/A変換部35−1〜35−
nへの出力数は、各駆動回路30−1〜30−nの集積
度がN個であるならば、それぞれ7×N本となる。
−1〜40−nの発光動作を説明する。イメージセンサ
11が読み取った原稿のアナログ濃度情報を、A/D変
換回路12が、1ドットに対応する画素毎に、複数ビッ
トのデジタル信号の濃度値に変換する。デジタル信号化
されたの濃度値が、データメモリ13に順次格納され、
データメモリ13に格納されたデータは、各LED41
に対応する複数のシリアルな印刷濃度データDTとして
駆動回路30−1〜30−nへ順次読み出される。デー
タDTは、駆動回路30−1〜30−nのレジスタ部3
4−1〜34−nに蓄積され、全ドット蓄積された後、
そのデータDTは、一斉にD/A変換部35−1〜35
−nに出力される。例えば、1ドットあたり7ビット
(即ち、128階調)の濃度階調を行う場合、A/D変
換回路12が、画素毎にアナログ情報を7ビットのデジ
タル信号に変換し、データDTは、7ビットのシリアル
なデータとして駆動回路30−1〜30−nへそれぞれ
読み出される。なお、各D/A変換部35−1〜35−
nへの出力数は、各駆動回路30−1〜30−nの集積
度がN個であるならば、それぞれ7×N本となる。
【0007】D/A変換部35−1〜35−nは、デー
タDTをその濃度値に対応する大きさのアナログ電圧値
に変換し、増幅部36−1〜36−nがそのアナログ電
圧値をそれぞれ増幅する。各濃度値に対応したそれらの
アナログ電圧値は、抵抗アレイ37−1〜37−nを介
してそれぞれLEDアレイ40−1〜40−nに供給さ
れる。LEDアレイ40−1〜40−nでは、各LED
41のアノード・カソード間に増幅部36−1〜36−
nからのアナログ電圧値が印加され、各LED41には
抵抗アレイ37−1〜37−nの抵抗値によって決まる
電流が流され、LED41が、それぞれ発光する。この
様に、D/A変換部35−1〜35−nの各出力電圧に
応じてLED41への電流が決まることにより、該LE
D41の発光出力に強弱がつき、感光ドラム51への印
刷濃度を128段階の階調とすることができる。
タDTをその濃度値に対応する大きさのアナログ電圧値
に変換し、増幅部36−1〜36−nがそのアナログ電
圧値をそれぞれ増幅する。各濃度値に対応したそれらの
アナログ電圧値は、抵抗アレイ37−1〜37−nを介
してそれぞれLEDアレイ40−1〜40−nに供給さ
れる。LEDアレイ40−1〜40−nでは、各LED
41のアノード・カソード間に増幅部36−1〜36−
nからのアナログ電圧値が印加され、各LED41には
抵抗アレイ37−1〜37−nの抵抗値によって決まる
電流が流され、LED41が、それぞれ発光する。この
様に、D/A変換部35−1〜35−nの各出力電圧に
応じてLED41への電流が決まることにより、該LE
D41の発光出力に強弱がつき、感光ドラム51への印
刷濃度を128段階の階調とすることができる。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
LEDアレイの駆動回路30においては、次のような課
題があった。各駆動回路30におけるD/A変換部35
内のD/A変換回路と、増幅部36内の増幅回路は、L
EDアレイ40に集積されたLED41の数と等しいN
個必要となる。そのため、駆動回路30の回路規模が大
きくかつ複雑になると共に、チップのコストが高価にな
る。また、印刷濃度データDTをシリアルにレジスタ部
34に全ビット読み出す構成となっているため、プリン
タの高速化が困難である。本発明は前記従来技術が持っ
ていた課題として、駆動回路30の回路規模が大きくて
複雑、さらに高速化が困難という点について解決をした
発光素子アレイの駆動回路を提供するものである。
LEDアレイの駆動回路30においては、次のような課
題があった。各駆動回路30におけるD/A変換部35
内のD/A変換回路と、増幅部36内の増幅回路は、L
EDアレイ40に集積されたLED41の数と等しいN
個必要となる。そのため、駆動回路30の回路規模が大
きくかつ複雑になると共に、チップのコストが高価にな
る。また、印刷濃度データDTをシリアルにレジスタ部
34に全ビット読み出す構成となっているため、プリン
タの高速化が困難である。本発明は前記従来技術が持っ
ていた課題として、駆動回路30の回路規模が大きくて
複雑、さらに高速化が困難という点について解決をした
発光素子アレイの駆動回路を提供するものである。
【0009】
【課題を解決するための手段】第1の発明は、前記課題
を解決するために、M(ただし、Mは2以上の整数)ビ
ットからなるシリアルな印刷濃度データに基づいて発光
素子の発光時間を設定し、該発光素子が複数配列された
発光素子アレイを駆動する発光素子アレイの駆動回路に
おいて、前記印刷濃度データを各ビット毎にパラレルに
入力するM個のシフトレジスタを有するレジスタ部と、
前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するM個のラッチ回路を有するラ
ッチ部と、パルス幅が異なりかつそのパルスの印加時間
帯がそれぞれ重ならないように設定されたM個のストロ
ーブ信号によってそれぞれ開閉し、前記各ラッチ回路の
出力信号に各ビット毎の前記発光時間を設定して出力す
るM個のANDゲート、及び該各ANDゲートからの各
ビット毎の出力信号を合成して印刷濃度に対応する前記
発光時間を設定するORゲートを有するセレクト回路
と、前記ORゲートの出力信号を駆動して前記発光素子
アレイに供給するドライバ部とを、備えている。
を解決するために、M(ただし、Mは2以上の整数)ビ
ットからなるシリアルな印刷濃度データに基づいて発光
素子の発光時間を設定し、該発光素子が複数配列された
発光素子アレイを駆動する発光素子アレイの駆動回路に
おいて、前記印刷濃度データを各ビット毎にパラレルに
入力するM個のシフトレジスタを有するレジスタ部と、
前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するM個のラッチ回路を有するラ
ッチ部と、パルス幅が異なりかつそのパルスの印加時間
帯がそれぞれ重ならないように設定されたM個のストロ
ーブ信号によってそれぞれ開閉し、前記各ラッチ回路の
出力信号に各ビット毎の前記発光時間を設定して出力す
るM個のANDゲート、及び該各ANDゲートからの各
ビット毎の出力信号を合成して印刷濃度に対応する前記
発光時間を設定するORゲートを有するセレクト回路
と、前記ORゲートの出力信号を駆動して前記発光素子
アレイに供給するドライバ部とを、備えている。
【0010】第2の発明は、前記課題を解決するため
に、M(ただし、Mは2以上の整数)ビットからなるシ
リアルな印刷濃度データに基づいて発光素子の発光時間
を設定し、該発光素子が複数配列された発光素子アレイ
を駆動する発光素子アレイの駆動回路において、前記印
刷濃度データを各ビット毎にパラレルに入力するM個の
シフトレジスタを有するレジスタ部と、パルス幅が異な
るM個のパルスからなるストローブ信号をシリアルに入
力し、該各パルスが入力される度にその入力されたパル
ス幅のストローブ信号をM個の出力端子から順次出力す
るリングカウンタと、前記リングカウンタの出力信号に
よってそれぞれ開閉し、前記シフトレジスタの出力信号
に対して各ビット毎の前記発光時間を設定して出力する
M個のANDゲート、及び該各ANDゲートからの各ビ
ット毎の出力信号を合成して印刷濃度に対応する前記発
光時間を設定するORゲートと有するセレクト回路と、
前記ORゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、備えている。
に、M(ただし、Mは2以上の整数)ビットからなるシ
リアルな印刷濃度データに基づいて発光素子の発光時間
を設定し、該発光素子が複数配列された発光素子アレイ
を駆動する発光素子アレイの駆動回路において、前記印
刷濃度データを各ビット毎にパラレルに入力するM個の
シフトレジスタを有するレジスタ部と、パルス幅が異な
るM個のパルスからなるストローブ信号をシリアルに入
力し、該各パルスが入力される度にその入力されたパル
ス幅のストローブ信号をM個の出力端子から順次出力す
るリングカウンタと、前記リングカウンタの出力信号に
よってそれぞれ開閉し、前記シフトレジスタの出力信号
に対して各ビット毎の前記発光時間を設定して出力する
M個のANDゲート、及び該各ANDゲートからの各ビ
ット毎の出力信号を合成して印刷濃度に対応する前記発
光時間を設定するORゲートと有するセレクト回路と、
前記ORゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、備えている。
【0011】
【作用】第1の発明によれば、以上のように発光素子ア
レイの駆動回路を構成したので、シリアルなMビットの
印刷濃度データは、各ビット毎にパラレルにレジスタ部
のシフトレジスタに読み出され、ラッチ部でそれらのデ
ータが保持される。セレクト回路中の各ANDゲートに
おいては、各ビット毎にパラレルに異なった幅のパルス
のM個のストローブ信号が入力され、前記ラッチ部から
の出力信号が、それらのストローブ信号によって、発光
素子の発光時間をきめるデジタル信号に合成される。そ
の合成された信号を受けてドライバ部が、該合成信号に
応じた時間、発光素子アレイを駆動する。第2の発明で
は、シリアルなMビットの印刷濃度データが、各ビット
毎にパラレルにレジスタ部のシフトレジスタに読み出さ
れる。リングカウンタにおいて、M種類の幅を持つシリ
アルなストローブ信号が、パルス幅毎に分岐されて各A
NDゲートへ出力される。セレクト回路において、シフ
トレジスタからの出力信号は、リングカウンタの出力に
より、発光素子の発光時間をきめるデジタル信号に合成
される。この合成された信号を受けてドライバ部が、該
合成信号に応じた時間、発光素子アレイを駆動する。従
って、前記課題を解決できるのである。
レイの駆動回路を構成したので、シリアルなMビットの
印刷濃度データは、各ビット毎にパラレルにレジスタ部
のシフトレジスタに読み出され、ラッチ部でそれらのデ
ータが保持される。セレクト回路中の各ANDゲートに
おいては、各ビット毎にパラレルに異なった幅のパルス
のM個のストローブ信号が入力され、前記ラッチ部から
の出力信号が、それらのストローブ信号によって、発光
素子の発光時間をきめるデジタル信号に合成される。そ
の合成された信号を受けてドライバ部が、該合成信号に
応じた時間、発光素子アレイを駆動する。第2の発明で
は、シリアルなMビットの印刷濃度データが、各ビット
毎にパラレルにレジスタ部のシフトレジスタに読み出さ
れる。リングカウンタにおいて、M種類の幅を持つシリ
アルなストローブ信号が、パルス幅毎に分岐されて各A
NDゲートへ出力される。セレクト回路において、シフ
トレジスタからの出力信号は、リングカウンタの出力に
より、発光素子の発光時間をきめるデジタル信号に合成
される。この合成された信号を受けてドライバ部が、該
合成信号に応じた時間、発光素子アレイを駆動する。従
って、前記課題を解決できるのである。
【0012】
【実施例】第1の実施例 図1は、本発明の第1の実施例のLEDプリントヘッド
を示すブロック図である。このLEDプリントヘッド
は、LEDアレイの駆動回路60と、従来と同様の印刷
64ドット分に相当する集積度のLEDアレイ40とで
構成されている。駆動回路60は、各1ドット当たり
に、印刷濃度データDTをクロック信号CKに同期して
入力する7個のシフトレジスタを有するレジスタ部61
と、各シフトレジスタからのデータを保持すると共に、
ロード信号LOADによって保持データを出力する7個
のラッチ回路で構成されたラッチ部62と、そのラッチ
部62に接続されたセレクト回路63と、セレクト回路
63の出力を受けてLEDアレイ40内の各LED41
を発光させる駆動信号を生成するドライバ部64とを、
備えている。なお、図1中のSTB/はストローブ信号
STBの逆相信号、VddはLED駆動電源、Vccは
ドライバ部64の駆動電源、Vssはグランドである。
図5は、図1の駆動回路60の出力1ドットにおけるラ
ッチ部62、セレクト回路63の回路図である。セレク
ト回路63は、7個の2入力のANDゲート63−1〜
63−7と、1個の7入力のORゲートとで構成されて
いる。各ANDゲート63−1〜63−7において、ラ
ッチ部62からの各ビットのデータが、それぞれ一方の
入力信号とされ、LED41の発光時間を設定する7種
類のストローブ信号STB1〜STB7が、他方の各入
力信号とされている。ANDゲート63−1〜63−7
の出力信号は、ORゲート63−8を介して、ドライバ
部64へ出力される接続になっている。図6は、ロード
信号LOADとストローブ信号STB1〜STB7のタ
イムチャートである。
を示すブロック図である。このLEDプリントヘッド
は、LEDアレイの駆動回路60と、従来と同様の印刷
64ドット分に相当する集積度のLEDアレイ40とで
構成されている。駆動回路60は、各1ドット当たり
に、印刷濃度データDTをクロック信号CKに同期して
入力する7個のシフトレジスタを有するレジスタ部61
と、各シフトレジスタからのデータを保持すると共に、
ロード信号LOADによって保持データを出力する7個
のラッチ回路で構成されたラッチ部62と、そのラッチ
部62に接続されたセレクト回路63と、セレクト回路
63の出力を受けてLEDアレイ40内の各LED41
を発光させる駆動信号を生成するドライバ部64とを、
備えている。なお、図1中のSTB/はストローブ信号
STBの逆相信号、VddはLED駆動電源、Vccは
ドライバ部64の駆動電源、Vssはグランドである。
図5は、図1の駆動回路60の出力1ドットにおけるラ
ッチ部62、セレクト回路63の回路図である。セレク
ト回路63は、7個の2入力のANDゲート63−1〜
63−7と、1個の7入力のORゲートとで構成されて
いる。各ANDゲート63−1〜63−7において、ラ
ッチ部62からの各ビットのデータが、それぞれ一方の
入力信号とされ、LED41の発光時間を設定する7種
類のストローブ信号STB1〜STB7が、他方の各入
力信号とされている。ANDゲート63−1〜63−7
の出力信号は、ORゲート63−8を介して、ドライバ
部64へ出力される接続になっている。図6は、ロード
信号LOADとストローブ信号STB1〜STB7のタ
イムチャートである。
【0013】次に、図4〜6を参照しつつLEDアレイ
40の発光動作を説明する。図4中のイメージセンサ1
1が読み取った原稿のアナログ濃度情報を、A/D変換
回路12が、1ドットに対応する画素毎に複数ビットの
デジタル信号の濃度値に変換する。このデジタル信号化
された濃度値が、データメモリ13に順次格納され、デ
ータメモリ13に格納されたデータは、LEDアレイ4
0内の各LED41に対応する複数(例えば、7ビッ
ト)のパラレルな印刷濃度データDTとして駆動回路6
0内のレジスタ部61の各段へ順次読み出される。全ド
ットのデータがレジスタ部61に入力された後、そのデ
ータは、ラッチ部62内の各ラッチ回路に格納されて保
持される。ここで、例えば、LEDアレイ40の集積度
が64ドットで40チップを使用する場合には、入力す
るデータDTの数が2560であり、かつ各データは7
ビットである。
40の発光動作を説明する。図4中のイメージセンサ1
1が読み取った原稿のアナログ濃度情報を、A/D変換
回路12が、1ドットに対応する画素毎に複数ビットの
デジタル信号の濃度値に変換する。このデジタル信号化
された濃度値が、データメモリ13に順次格納され、デ
ータメモリ13に格納されたデータは、LEDアレイ4
0内の各LED41に対応する複数(例えば、7ビッ
ト)のパラレルな印刷濃度データDTとして駆動回路6
0内のレジスタ部61の各段へ順次読み出される。全ド
ットのデータがレジスタ部61に入力された後、そのデ
ータは、ラッチ部62内の各ラッチ回路に格納されて保
持される。ここで、例えば、LEDアレイ40の集積度
が64ドットで40チップを使用する場合には、入力す
るデータDTの数が2560であり、かつ各データは7
ビットである。
【0014】ラッチ部62にロード信号LOADが入力
されると、ラッチ部62のラッチ回路で保持されていた
各ドットの印刷濃度の情報は、セレクト回路63のAN
Dゲート63−1へそれぞれ入力される。これらの各A
NDゲート63−1〜63−7には、ストローブ信号S
TB1〜STB7がそれぞれ印加されており、各ストロ
ーブ信号STB1〜STB7のパルス幅は、基準信号T
(Tは任意の時間)の例えば、1,2,4,8,16,
32,64倍に設定され、かつ各パルスの印加時間帯が
異なるように設定されている。そのため、各ANDゲー
ト63−1〜63−7は、前記ラッチ部62からの各ビ
ット毎のデータに発光時間を設定した出力信号を生成す
る。各ANDゲート63−1〜63−7の出力信号は、
OR回路63−8へ入力されて合成される。図7は、そ
の合成のタイムチャートあり、図7を参照しつつ、OR
回路63−8での信号合成を説明する。図7において、
信号s1,s2,s3,…は、印刷濃度データDTの各
ビットの情報を表す信号、s11,s12,s13,…
は、ラッチ部62からの各ビットの情報を表す信号、t
1〜t4は、時刻をそれぞれ表している。信号s101
は、OR回路63−2の出力信号を表し、〜は、信
号s101のパルスを示している。信号s1,s2,s
3,…は、ロード信号LOADによってラッチ部62の
各ラッチ回路から各ビットの情報として、信号s11,
s12,s13,…となって出力される。信号s11,
s12,s13,…は、ANDゲート63−1〜63−
7を介してOR回路63−8を通って信号s101とな
る。信号s11はストローブ信号STB1によって位置
に、信号s12はストローブ信号STB2によって位
置に、さらに信号s13はストローブ信号STB3に
よって位置にそれぞれ波形をつくる。そのため、信号
s101は、データDTの各ビットの毎の情報を時間的
に合成したものとなる。
されると、ラッチ部62のラッチ回路で保持されていた
各ドットの印刷濃度の情報は、セレクト回路63のAN
Dゲート63−1へそれぞれ入力される。これらの各A
NDゲート63−1〜63−7には、ストローブ信号S
TB1〜STB7がそれぞれ印加されており、各ストロ
ーブ信号STB1〜STB7のパルス幅は、基準信号T
(Tは任意の時間)の例えば、1,2,4,8,16,
32,64倍に設定され、かつ各パルスの印加時間帯が
異なるように設定されている。そのため、各ANDゲー
ト63−1〜63−7は、前記ラッチ部62からの各ビ
ット毎のデータに発光時間を設定した出力信号を生成す
る。各ANDゲート63−1〜63−7の出力信号は、
OR回路63−8へ入力されて合成される。図7は、そ
の合成のタイムチャートあり、図7を参照しつつ、OR
回路63−8での信号合成を説明する。図7において、
信号s1,s2,s3,…は、印刷濃度データDTの各
ビットの情報を表す信号、s11,s12,s13,…
は、ラッチ部62からの各ビットの情報を表す信号、t
1〜t4は、時刻をそれぞれ表している。信号s101
は、OR回路63−2の出力信号を表し、〜は、信
号s101のパルスを示している。信号s1,s2,s
3,…は、ロード信号LOADによってラッチ部62の
各ラッチ回路から各ビットの情報として、信号s11,
s12,s13,…となって出力される。信号s11,
s12,s13,…は、ANDゲート63−1〜63−
7を介してOR回路63−8を通って信号s101とな
る。信号s11はストローブ信号STB1によって位置
に、信号s12はストローブ信号STB2によって位
置に、さらに信号s13はストローブ信号STB3に
よって位置にそれぞれ波形をつくる。そのため、信号
s101は、データDTの各ビットの毎の情報を時間的
に合成したものとなる。
【0015】図5のOR回路63−8の出力信号は、L
ED41の1画素の発光時間情報としてドライバ部64
へ入力され、発光時間情報に基づいた発光時間の間、電
源Vddから電流がLED41に供給される。このよう
に、データDTに応じてセレクト回路63で各LED4
1の発光時間が決まることで、図2の感光ドラム51へ
与えるエネルギ(即ち、発光出力と発光時間の積で求め
られ光エネルギ)に強弱がつき、感光ドラム51への印
刷濃度を128段階にすることができる。以上のように
本実施例では、従来の駆動回路30で用いられていたア
ナログ回路のD/T変換部35および増幅部36を使用
しないので、駆動回路60の回路構成が簡略化され。か
つ回路規模を小さくすることができる。また、データD
Tの入力が7ビットのパラレル入力であり、従来の駆動
回路30に比して、7倍の高速化が可能となる。
ED41の1画素の発光時間情報としてドライバ部64
へ入力され、発光時間情報に基づいた発光時間の間、電
源Vddから電流がLED41に供給される。このよう
に、データDTに応じてセレクト回路63で各LED4
1の発光時間が決まることで、図2の感光ドラム51へ
与えるエネルギ(即ち、発光出力と発光時間の積で求め
られ光エネルギ)に強弱がつき、感光ドラム51への印
刷濃度を128段階にすることができる。以上のように
本実施例では、従来の駆動回路30で用いられていたア
ナログ回路のD/T変換部35および増幅部36を使用
しないので、駆動回路60の回路構成が簡略化され。か
つ回路規模を小さくすることができる。また、データD
Tの入力が7ビットのパラレル入力であり、従来の駆動
回路30に比して、7倍の高速化が可能となる。
【0016】第2の実施例 図8は、本発明の第2の実施例のプリントヘッドを示す
ブロック図である。このLEDプリントヘッドは、LE
Dアレイの駆動回路70と、第1の実施例と同様の、印
刷64ドット分に相当する集積度のLEDアレイ40と
で構成されている。駆動回路70は、各1ドット当たり
に、印刷濃度データDTをクロック信号CKに同期して
入力する7個のシフトレジスタを有するレジスタ部71
と、レジスタ部71に接続されたセレクト回路72と、
シリアルなストローブ信号をパラレルに出力するリング
カウンタ73と、リングカウンタ73へストローブ信号
STBを出力するインバータ74と、セレクト回路72
の出力を受けてLEDアレイ40内の各LED41を発
光させる駆動信号を生成するドライバ部75とを、備え
ている。なお、図8中のVddはLED駆動電源、Vc
cはドライバ部75の駆動電源、Vssはグランドであ
る。
ブロック図である。このLEDプリントヘッドは、LE
Dアレイの駆動回路70と、第1の実施例と同様の、印
刷64ドット分に相当する集積度のLEDアレイ40と
で構成されている。駆動回路70は、各1ドット当たり
に、印刷濃度データDTをクロック信号CKに同期して
入力する7個のシフトレジスタを有するレジスタ部71
と、レジスタ部71に接続されたセレクト回路72と、
シリアルなストローブ信号をパラレルに出力するリング
カウンタ73と、リングカウンタ73へストローブ信号
STBを出力するインバータ74と、セレクト回路72
の出力を受けてLEDアレイ40内の各LED41を発
光させる駆動信号を生成するドライバ部75とを、備え
ている。なお、図8中のVddはLED駆動電源、Vc
cはドライバ部75の駆動電源、Vssはグランドであ
る。
【0017】図9は、駆動回路70の出力1ドットにお
けるレジスタ部71、セレクト回路72、リングカウン
タ73及びドライバ部75が示されている。リングカウ
ンタ73には、ストローブ信号STBとクロック信号C
Kが入力され、そのクロック信号CKが、リングカウン
タ73のクリア端子CLRに入力されている。ストロー
ブ信号STBは、リングカウンタ73のクロック端子及
び入力端子OEに接続され、リングカウンタ73の出力
端子が7本のパラレルなバスラインを介して、セレクト
部72へ接続されている。セレクト部72は、7個の2
入力ANDゲート72−1〜72−7と、1個の7入力
のORゲート72−8とで構成されている。各ANDゲ
ート72−1〜72−7において、レジスタ部71から
の各ビットのデータが、それぞれ一方の入力信号とさ
れ、前記リングカウンタ73からの出力信号が他方の入
力信号とされている。ANDゲート72−1〜72−7
の出力信号は、ORゲート72−8を介して、ドライバ
部へ出力される接続になっている。図10は、クロック
信号CK、印刷濃度データDT、逆相ストローブ信号S
TB/のタイムチャートである。
けるレジスタ部71、セレクト回路72、リングカウン
タ73及びドライバ部75が示されている。リングカウ
ンタ73には、ストローブ信号STBとクロック信号C
Kが入力され、そのクロック信号CKが、リングカウン
タ73のクリア端子CLRに入力されている。ストロー
ブ信号STBは、リングカウンタ73のクロック端子及
び入力端子OEに接続され、リングカウンタ73の出力
端子が7本のパラレルなバスラインを介して、セレクト
部72へ接続されている。セレクト部72は、7個の2
入力ANDゲート72−1〜72−7と、1個の7入力
のORゲート72−8とで構成されている。各ANDゲ
ート72−1〜72−7において、レジスタ部71から
の各ビットのデータが、それぞれ一方の入力信号とさ
れ、前記リングカウンタ73からの出力信号が他方の入
力信号とされている。ANDゲート72−1〜72−7
の出力信号は、ORゲート72−8を介して、ドライバ
部へ出力される接続になっている。図10は、クロック
信号CK、印刷濃度データDT、逆相ストローブ信号S
TB/のタイムチャートである。
【0018】次に、図8〜図10を参照しつつLEDア
レイ40の発光動作を説明する。図4のイメージセンサ
11が読み取った原稿のアナログ濃度情報を、A/D変
換回路12が、1ドットに対応する画素毎に複数ビット
のデジタル信号の濃度値に変換する。そのデジタル信号
化された濃度値が、データメモリ13に順次格納され、
データメモリ13に格納されたデータは、LEDアレイ
40内の各LED41に対応する複数の例えば7ビット
のパラレルなデータDTとして図8の駆動回路70のレ
ジスタ部71の各段にへ順次読み出される。全ドットの
データがレジスタ部71に格納されると、データDT及
びクロック信CK号の供給はストップされ、データDT
の階調別に、セレクト回路72のANDゲート72−1
〜72−7の一方の入力となる。ここで、例えば、LE
Dアレイ40の集積度が64ドットで40チップを使用
する場合には、入力するデータDTの数が2560であ
り、かつ各データは7ビットである。
レイ40の発光動作を説明する。図4のイメージセンサ
11が読み取った原稿のアナログ濃度情報を、A/D変
換回路12が、1ドットに対応する画素毎に複数ビット
のデジタル信号の濃度値に変換する。そのデジタル信号
化された濃度値が、データメモリ13に順次格納され、
データメモリ13に格納されたデータは、LEDアレイ
40内の各LED41に対応する複数の例えば7ビット
のパラレルなデータDTとして図8の駆動回路70のレ
ジスタ部71の各段にへ順次読み出される。全ドットの
データがレジスタ部71に格納されると、データDT及
びクロック信CK号の供給はストップされ、データDT
の階調別に、セレクト回路72のANDゲート72−1
〜72−7の一方の入力となる。ここで、例えば、LE
Dアレイ40の集積度が64ドットで40チップを使用
する場合には、入力するデータDTの数が2560であ
り、かつ各データは7ビットである。
【0019】データDTがANDゲート72−1〜72
−7に入力されると同時に、ストローブ信号STBは、
リングカウンタ73に入力される。ストローブ信号ST
Bは、パルスの幅が基準信号T(Tは任意時間)の例え
ば、1,2,4,8,16,32,64倍に設定され、
図10のようにシリアルに順次入力されている。データ
DTの2560ドット目のデータがレジスタ部71へ入
力されると同時に、クロック信号CKがリングカウンタ
73のクリア端子CLRに入力し、リングカウンタ73
をリセットする。次に、ストローブ信号STBが図9の
リングカウンタ73へ入力され、ストローブ信号STB
の最初のパルス幅Tが、7本パラレルなバスラインの1
本に出力される。このパルス幅Tのパルスは、印刷濃度
の階調1ビット目の情報が入力されるANDゲート72
−1に入力される。次のストローブ信号STBのパルス
幅2Tのパルスがリングカウンタ73へ入力すると、そ
のパルス幅Tのパルスは、印刷濃度の階調2ビット目の
情報が入力するANDゲート72−2に入力される。以
下、ストローブ信号STBのパルスがリングカウンタ7
3へ入力する度に、該リングカウンタ73からストロー
ブ信号STBのパルス幅に応じたパルスが、印刷濃度の
階調ビットに対応したANDゲートに入力される。その
ため、各ANDゲート72−1〜72−7は、レジスタ
部71からの各ビット毎のデータに対して前記LED4
1の発光時間を設定することになる。各ANDゲート7
2−1〜72−7の出力信号は、図8中のOR回路72
−8へ入力されて合成される。OR回路72−8の出力
信号は、LED41の1画素の発光時間情報としてドラ
イバ部75へ出力され、発光時間情報に基づいた発光時
間の間、電源Vddから電流がLED41に供給され
る。
−7に入力されると同時に、ストローブ信号STBは、
リングカウンタ73に入力される。ストローブ信号ST
Bは、パルスの幅が基準信号T(Tは任意時間)の例え
ば、1,2,4,8,16,32,64倍に設定され、
図10のようにシリアルに順次入力されている。データ
DTの2560ドット目のデータがレジスタ部71へ入
力されると同時に、クロック信号CKがリングカウンタ
73のクリア端子CLRに入力し、リングカウンタ73
をリセットする。次に、ストローブ信号STBが図9の
リングカウンタ73へ入力され、ストローブ信号STB
の最初のパルス幅Tが、7本パラレルなバスラインの1
本に出力される。このパルス幅Tのパルスは、印刷濃度
の階調1ビット目の情報が入力されるANDゲート72
−1に入力される。次のストローブ信号STBのパルス
幅2Tのパルスがリングカウンタ73へ入力すると、そ
のパルス幅Tのパルスは、印刷濃度の階調2ビット目の
情報が入力するANDゲート72−2に入力される。以
下、ストローブ信号STBのパルスがリングカウンタ7
3へ入力する度に、該リングカウンタ73からストロー
ブ信号STBのパルス幅に応じたパルスが、印刷濃度の
階調ビットに対応したANDゲートに入力される。その
ため、各ANDゲート72−1〜72−7は、レジスタ
部71からの各ビット毎のデータに対して前記LED4
1の発光時間を設定することになる。各ANDゲート7
2−1〜72−7の出力信号は、図8中のOR回路72
−8へ入力されて合成される。OR回路72−8の出力
信号は、LED41の1画素の発光時間情報としてドラ
イバ部75へ出力され、発光時間情報に基づいた発光時
間の間、電源Vddから電流がLED41に供給され
る。
【0020】このように、データDTに応じてセレクト
回路72で各LED41の発光時間が決まることで、感
光ドラム51へ与えるエネルギ(即ち、発光出力と発光
時間の積で求められ光エネルギ)に強弱がつき、感光ド
ラム51への印刷濃度を128段階にすることができ
る。以上のように本実施例では、第1の実施例と同様
に、従来の駆動回路30で用いられていたアナログ回路
部のD/A変換部35および増幅部36を使用しないの
で駆動回路70の回路構成が簡略化され。かつ回路規模
を小さくすることができる。また、データDTの入力が
7ビットのパラレル入力であり、従来の駆動回路30に
比して、7倍の高速化が可能となる。
回路72で各LED41の発光時間が決まることで、感
光ドラム51へ与えるエネルギ(即ち、発光出力と発光
時間の積で求められ光エネルギ)に強弱がつき、感光ド
ラム51への印刷濃度を128段階にすることができ
る。以上のように本実施例では、第1の実施例と同様
に、従来の駆動回路30で用いられていたアナログ回路
部のD/A変換部35および増幅部36を使用しないの
で駆動回路70の回路構成が簡略化され。かつ回路規模
を小さくすることができる。また、データDTの入力が
7ビットのパラレル入力であり、従来の駆動回路30に
比して、7倍の高速化が可能となる。
【0021】なお、本発明は、上記本実施例に限定され
ず種々の変形が可能である。その変形例としては、例え
ば、次のようなものがある。 (1)第1及び第2の実施例におけるデータDTの階調
は、7ビット(即ち、128階調)に限定されず、用途
に応じて変更が可能である。 (2)第1及び第2の実施例における各ストローブ信号
STB及びSTB1〜STB7の、パルス幅は等比級数
的に設定されていなくてもよく、用途或いは印刷結果に
応じて設定すればよい。 (3)セレクト回路63,72内のANDゲート63−
1〜63−7,72−1〜72−7は、トランスファゲ
ート等に変更されても同様の効果を発揮する。 (4)第2の実施例において、レジスタ部71とセレク
タ回路72の間にラッチ部を設けてもよく、そうするこ
とによってラッチ部にデータを格納して印刷を行うのと
同時に、レジスタ部において、データの読出しができる
ので処理スピードが早くなる。 (5)発光素子は、LEDに限定されるものではなく他
の発光素子を用いてもよい。
ず種々の変形が可能である。その変形例としては、例え
ば、次のようなものがある。 (1)第1及び第2の実施例におけるデータDTの階調
は、7ビット(即ち、128階調)に限定されず、用途
に応じて変更が可能である。 (2)第1及び第2の実施例における各ストローブ信号
STB及びSTB1〜STB7の、パルス幅は等比級数
的に設定されていなくてもよく、用途或いは印刷結果に
応じて設定すればよい。 (3)セレクト回路63,72内のANDゲート63−
1〜63−7,72−1〜72−7は、トランスファゲ
ート等に変更されても同様の効果を発揮する。 (4)第2の実施例において、レジスタ部71とセレク
タ回路72の間にラッチ部を設けてもよく、そうするこ
とによってラッチ部にデータを格納して印刷を行うのと
同時に、レジスタ部において、データの読出しができる
ので処理スピードが早くなる。 (5)発光素子は、LEDに限定されるものではなく他
の発光素子を用いてもよい。
【0022】
【発明の効果】以上詳細に説明したように、第1及び第
2の発明によれば、画素毎にMビットからなるシリアル
な印刷濃度データをパラレルに入力するM個のシフトレ
ジスタをレジスタ部に設け、各ビット毎にデータ処理を
して、セレクト回路のORゲートで画素毎の濃度情報に
合成している。そのため、従来の発光素子の駆動回路に
比べてM倍の高速化が期待できる。また、その画素毎の
合成された濃度情報は、デジタル信号であり、デジタル
の濃度情報をドライバ部で駆動して発光素子を発光させ
ているので、例えば従来の駆動回路に用いられていたD
/A変換回路或いは増幅回路等のアナログ回路を必要と
しない。このことにより、駆動回路の構成が簡略化さ
れ、かつ回路規模が小さくなり、チップが低コストとな
る。さらに、デジタル信号で、発光素子の発光が制御さ
れているので、ノイズに強く安定した出力が得られる。
2の発明によれば、画素毎にMビットからなるシリアル
な印刷濃度データをパラレルに入力するM個のシフトレ
ジスタをレジスタ部に設け、各ビット毎にデータ処理を
して、セレクト回路のORゲートで画素毎の濃度情報に
合成している。そのため、従来の発光素子の駆動回路に
比べてM倍の高速化が期待できる。また、その画素毎の
合成された濃度情報は、デジタル信号であり、デジタル
の濃度情報をドライバ部で駆動して発光素子を発光させ
ているので、例えば従来の駆動回路に用いられていたD
/A変換回路或いは増幅回路等のアナログ回路を必要と
しない。このことにより、駆動回路の構成が簡略化さ
れ、かつ回路規模が小さくなり、チップが低コストとな
る。さらに、デジタル信号で、発光素子の発光が制御さ
れているので、ノイズに強く安定した出力が得られる。
【図1】本発明の第1の実施例の駆動回路の構成ブロッ
ク図である。
ク図である。
【図2】従来のLEDプリンタの概略を説明する構成図
である。
である。
【図3】図2中のLEDプリントヘッドの概略図であ
る。
る。
【図4】図2、図3の構成ブロック図である。
【図5】図1中のラッチ部及びセレクト回路の構成ブロ
ック図である。
ック図である。
【図6】第1の実施例のストローブ信号のタイムチャー
トである。。
トである。。
【図7】第1の実施例の信号合成のタイムチャートであ
る。
る。
【図8】本発明の第2の実施例の駆動回路の構成ブロッ
ク図である。
ク図である。
【図9】図8中のレジスタ部、セレクト回路を示す構成
ブロック図である。
ブロック図である。
【図10】第2の実施例のストローブ信号のタイムチャ
ートである。
ートである。
40 LEDアレイ 60,70 発光素子の駆動回路 61,71 レジスタ部 62 ラッチ部 63,72 セレクト回路 64,75 ドライバ部 73 リングカウンタ STB ストローブ信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 33/00 J 7376−4M H04N 1/036 A 8721−5C 1/23 103 B 9186−5C (72)発明者 古谷 博司 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 千葉 巳生 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 石崎 隆司 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項1】 M(ただし、Mは2以上の整数)ビット
からなるシリアルな印刷濃度データに基づいて発光素子
の発光時間を設定し、該発光素子が複数配列された発光
素子アレイを駆動する発光素子アレイの駆動回路におい
て、 前記印刷濃度データを各ビット毎にパラレルに入力する
M個のシフトレジスタを有するレジスタ部と、 前記各シフトレジスタの出力信号をそれぞれ保持し、所
定のタイミングで出力するM個のラッチ回路を有するラ
ッチ部と、 パルス幅が異なりかつそのパルスの印加時間帯がそれぞ
れ重ならないように設定されたM個のストローブ信号に
よってそれぞれ開閉し、前記各ラッチ回路の出力信号に
各ビット毎の前記発光時間を設定して出力するM個のA
NDゲート、及び該各ANDゲートからの各ビット毎の
出力信号を合成して印刷濃度に対応する前記発光時間を
設定するORゲートを有するセレクト回路と、 前記ORゲートの出力信号を駆動して前記発光素子アレ
イに供給するドライバ部とを、 備えたことを特徴とする発光素子アレイの駆動回路。 - 【請求項2】 M(ただし、Mは2以上の整数)ビット
からなるシリアルな印刷濃度データに基づいて発光素子
の発光時間を設定し、該発光素子が複数配列された発光
素子アレイを駆動する発光素子アレイの駆動回路におい
て、 前記印刷濃度データを各ビット毎にパラレルに入力する
M個のシフトレジスタを有するレジスタ部と、 パルス幅が異なるM個のパルスからなるストローブ信号
をシリアルに入力し、該各パルスが入力される度にその
入力されたパルス幅のストローブ信号をM個の出力端子
から順次出力するリングカウンタと、 前記リングカウンタの出力信号によってそれぞれ開閉
し、前記シフトレジスタの出力信号に対して各ビット毎
の前記発光時間を設定して出力するM個のANDゲー
ト、及び該各ANDゲートからの各ビット毎の出力信号
を合成して印刷濃度に対応する前記発光時間を設定する
ORゲートと有するセレクト回路と、 前記ORゲート出力を駆動して前記発光素子アレイに供
給するドライバ部とを、 備えたことを特徴とする発光素子アレイの駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8491493A JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
US08/225,724 US5457488A (en) | 1993-04-12 | 1994-04-11 | Method and apparatus for controlling array of light-emitting elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8491493A JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06297764A true JPH06297764A (ja) | 1994-10-25 |
Family
ID=13843995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8491493A Pending JPH06297764A (ja) | 1993-04-12 | 1993-04-12 | 発光素子アレイの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06297764A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006224666A (ja) * | 2005-01-24 | 2006-08-31 | Oki Data Corp | 印刷装置 |
CN100421993C (zh) * | 2005-04-05 | 2008-10-01 | 咸瑞科技股份有限公司 | 车辆发光装置的驱动电路 |
JP2013527484A (ja) * | 2009-12-19 | 2013-06-27 | トリルミナ コーポレーション | デジタル出力用レーザアレイを組み合わせるためのシステムおよび方法 |
-
1993
- 1993-04-12 JP JP8491493A patent/JPH06297764A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006224666A (ja) * | 2005-01-24 | 2006-08-31 | Oki Data Corp | 印刷装置 |
CN100421993C (zh) * | 2005-04-05 | 2008-10-01 | 咸瑞科技股份有限公司 | 车辆发光装置的驱动电路 |
JP2013527484A (ja) * | 2009-12-19 | 2013-06-27 | トリルミナ コーポレーション | デジタル出力用レーザアレイを組み合わせるためのシステムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
US5457488A (en) | Method and apparatus for controlling array of light-emitting elements | |
JP3041160B2 (ja) | 読み取り方法および書き込み・読み取り制御回路 | |
US6184971B1 (en) | Exposure apparatus and image formation apparatus | |
JPH06297764A (ja) | 発光素子アレイの駆動回路 | |
JP3300033B2 (ja) | 発光素子プリントヘッド駆動回路 | |
JPH07223337A (ja) | デジタルプリンター、及びledプリントバーにおけるled画素の光電変換効率の補正方法 | |
JPH081996A (ja) | ラインヘッド | |
US5124726A (en) | Non-impact printer apparatus for grey level printing | |
JPH0911527A (ja) | 記録装置 | |
JPH0839862A (ja) | 発光素子アレイ駆動回路 | |
JP3180972B2 (ja) | Led駆動用ic | |
JP2839810B2 (ja) | Ledプリンタにおける高密度画像形成方法 | |
JP3073359B2 (ja) | 画像印刷方法及びそれを用いたノンインパクトプリンタ | |
JP3522289B2 (ja) | 階調制御回路及びプリンタ | |
JP3179962B2 (ja) | Ledアレイの駆動制御回路 | |
JPS63319167A (ja) | 発光素子アレイの駆動方法及び装置 | |
JPH10235935A (ja) | ドライバicとledプリントヘッド | |
JPH0924641A (ja) | 発光素子アレイの駆動回路 | |
JPH0687229A (ja) | 階調制御回路及びこれを用いたサーマルヘッド | |
JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
JPH078215Y2 (ja) | 発光ダイオード・プリント・ヘッドの駆動回路 | |
JPH05177872A (ja) | ドット画像出力装置における階調制御方法 | |
JP3080792B2 (ja) | Led駆動回路及びledプリントヘッド | |
JPH04130853U (ja) | 発光素子アレイの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021217 |