JPH06326416A - Compound semiconductor element - Google Patents

Compound semiconductor element

Info

Publication number
JPH06326416A
JPH06326416A JP4358194A JP4358194A JPH06326416A JP H06326416 A JPH06326416 A JP H06326416A JP 4358194 A JP4358194 A JP 4358194A JP 4358194 A JP4358194 A JP 4358194A JP H06326416 A JPH06326416 A JP H06326416A
Authority
JP
Japan
Prior art keywords
layer
type
substrate
gaalinn
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4358194A
Other languages
Japanese (ja)
Other versions
JP3243111B2 (en
Inventor
Gokou Hatano
吾紅 波多野
Yasuo Oba
康夫 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4358194A priority Critical patent/JP3243111B2/en
Publication of JPH06326416A publication Critical patent/JPH06326416A/en
Application granted granted Critical
Publication of JP3243111B2 publication Critical patent/JP3243111B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE:To accomplish high efficiency of a semiconductor element by providing a cubic crystal SiC substrate and a GaxAlxIn1-x-yN (0<=x<=1, 0<=y<=1) layer. CONSTITUTION:A GaN buffer layer 2 of 1mum in thickness, a clad layer 3 consisting of p-GaAlInN of 1mum in thickness, a light-emitting layer 4 consisting of undoped GaAlInN of 0.1mum in thickness, are formed successively on a 3C-SiC substrate 1, and a semiconductor layer is composed of the above-mentioned layers. As the clad layer 5, consisted of final GaAlInN, is formed in N-type in this semiconductor laser, the taking-in of hydrogen into the p-GaAlInN clad layer 3 can be prevented, and a low resistance p-GaAlInN clad layer 3 can be formed. As a result, a high brightness short wavelength light-emitting element can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device.

【0002】[0002]

【従来の技術】窒素を含むIII −V族化合物半導体であ
るGaNは、バンドギャップが3.4eVと大きく、ま
た直接遷移型であるため、短波長発光素子用材料として
期待されている。しかし、結晶構造がウルツ鉱型であ
り、しかもイオン性が大きいため以下に示す通り格子欠
陥が生じやすいうえに、低抵抗のp型結晶が得られにく
く、特にアクセプタ不純物としてMgを用いてp型層を
エピタキシャル成長させたときは、エピ層中に水素が拡
散してアクセプタの活性化率を極端に下げてしまい、低
抵抗化が困難である。
2. Description of the Related Art GaN, which is a III-V group compound semiconductor containing nitrogen, has a large bandgap of 3.4 eV and is a direct transition type, and is therefore expected as a material for a short wavelength light emitting device. However, since the crystal structure is wurtzite type and the ionicity is large, lattice defects are likely to occur as described below, and it is difficult to obtain a p-type crystal with low resistance. Particularly, when Mg is used as an acceptor impurity, p-type crystal is obtained. When the layer is epitaxially grown, hydrogen diffuses into the epi layer and the activation rate of the acceptor is extremely lowered, which makes it difficult to reduce the resistance.

【0003】即ち、以前より、例えばGaNを発光層、
GaAlNをクラッド層とするダブルヘテロ型レーザ構
造が試作されているが、この場合、光を発光層に閉じ込
めるために必要なクラッド層の厚みは波長に依存し、G
aNは発光波長が短いので、クラッド層の厚みは薄くて
良いと考えられており、通常0.2μm程度の薄いクラ
ッド層で素子が作成されている。
That is, from before, for example, GaN is used as a light emitting layer,
A double-hetero laser structure using GaAlN as a cladding layer has been prototyped. In this case, the thickness of the cladding layer required to confine light in the light emitting layer depends on the wavelength.
Since aN has a short emission wavelength, it is considered that the thickness of the clad layer may be thin, and the device is usually made of a thin clad layer of about 0.2 μm.

【0004】ところが、クラッド層は発光層にキャリア
を閉じ込めるという役割も果たしており、本発明者らの
研究によれば、例えば、GaAlNとGaNなどの窒化
物からなるヘテロ接合の場合、ヘテロ界面での障壁高さ
が低いため、発光層に電子と正孔を効率良く閉じ込める
には、これまで用いられてきたクラッド層厚では不十分
であることが判明した。しかし、GaNはこれと格子整
合する基板がなく、厚膜を成長したときには、格子定数
差と熱膨張係数差に起因する歪みが蓄積され、このため
に増大する格子欠陥のため、厚い層を成長することは困
難であると考えられる。
However, the clad layer also plays a role of confining carriers in the light emitting layer. According to the research conducted by the present inventors, for example, in the case of a heterojunction made of GaAlN and a nitride such as GaN, a heterojunction is formed at the hetero interface. Since the barrier height is low, it was found that the clad layer thickness that has been used so far is not sufficient to efficiently confine electrons and holes in the light emitting layer. However, GaN does not have a substrate that is lattice-matched with this, and when a thick film is grown, strain due to the difference in the lattice constant and the difference in the thermal expansion coefficient is accumulated. It is considered difficult to do.

【0005】具体的に、GaNは、便宜上、格子不整合
が15%程度と大きいサファイア基板上に成長すること
が多いが、サファイアとGaNは結晶型が違ううえ、熱
膨張係数の違いも大きい。このため、基板とGaNの格
子不整合による界面の歪が格子欠陥を誘発する。そこ
で、従来、格子不整合の影響を低減するために様々な方
法が試みられてきた。
Specifically, GaN often grows on a sapphire substrate having a large lattice mismatch of about 15% for convenience. However, sapphire and GaN have different crystal types and a large difference in thermal expansion coefficient. Therefore, strain at the interface due to the lattice mismatch between the substrate and GaN induces lattice defects. Therefore, various methods have hitherto been tried in order to reduce the influence of lattice mismatch.

【0006】例えば、結晶成長法として気相エピタキシ
ャル成長法(VPE法)が用いられる場合には、100
μm程度の厚膜成長をさせることで基板との界面の歪を
緩和することが試みられたが、ひび割れを生ずる等、良
質な結晶を成長させることはできなかった。また、有機
金属気相成長法(MOCVD法)により、基板上に低温
成長によるアモルファス層を挿入することが試みられた
が、成長したGaNのX線回折幅は広く、依然として高
密度の欠陥が存在している。MOCVD成長においても
厚膜成長が試みられたがむしろ欠陥が増大してしまい、
3μm以上の厚膜を成長することは不可能であった。
For example, when the vapor phase epitaxial growth method (VPE method) is used as the crystal growth method, 100
Attempts have been made to alleviate the strain at the interface with the substrate by growing a thick film of about μm, but it was not possible to grow good quality crystals such as cracks. Further, it was attempted to insert an amorphous layer by low temperature growth on the substrate by the metal organic chemical vapor deposition method (MOCVD method), but the grown GaN has a wide X-ray diffraction width and still has high density defects. is doing. Attempts were also made to grow thick films in MOCVD growth, but rather defects increased.
It was impossible to grow a thick film of 3 μm or more.

【0007】一方、p型結晶の抵抗の問題に対しては、
最近、GaNに電子ビ−ムを照射したり、不活性雰囲気
中で加熱することにより、抵抗を大幅に低下できること
が報告されている。しかし、この方法では良好な特性の
素子を得ることは困難である。即ち、電子ビ−ムを照射
する方法では、十分な深さまで電子を侵入させるには高
エネルギ−の電子を照射する必要があり、結晶欠陥を誘
発し易い。また、熱処理の場合には、エピ層に取り込ま
れた水素を除去して十分な低抵抗化を実現するには80
0℃以上の加熱が必要であるが、この温度ではエピ層中
にN原子の離脱による空孔が生じてしまい、格子欠陥を
招いてしまう。
On the other hand, with respect to the problem of p-type crystal resistance,
Recently, it has been reported that the resistance can be significantly reduced by irradiating GaN with an electron beam or heating it in an inert atmosphere. However, it is difficult to obtain a device having good characteristics by this method. That is, in the method of irradiating the electron beam, it is necessary to irradiate the electron with high energy in order to make the electron penetrate to a sufficient depth, and the crystal defect is easily induced. Further, in the case of heat treatment, it is necessary to remove hydrogen taken in the epi layer to realize a sufficiently low resistance.
Heating at 0 ° C. or higher is required, but at this temperature, vacancies are generated in the epilayer due to the release of N atoms, which leads to lattice defects.

【0008】更に、低抵抗のp型層が得られても、電極
とのコンタクト抵抗やシリ−ズ抵抗は改善されず、素子
性能の向上のためには、これらの抵抗を低減させること
も必要となる。
Further, even if a p-type layer having a low resistance is obtained, the contact resistance with the electrode and the series resistance are not improved, and it is also necessary to reduce these resistances in order to improve the device performance. Becomes

【0009】[0009]

【発明が解決しようとする課題】このように、GaN
は、発光素子用材料としての期待が大きいものの、素子
の作成に当たって、GaN系化合物層を厚く成長させる
と、高密度の格子欠陥を生じるため、クラッド層の厚み
に限界があること、また、p型層等の低抵抗化が困難で
あること、等の問題があった。
As described above, GaN
Has a high expectation as a material for a light-emitting device, but when a GaN-based compound layer is grown thick to create a device, a high density of lattice defects occurs, so that the thickness of the clad layer is limited. There is a problem that it is difficult to reduce the resistance of the mold layer and the like.

【0010】本発明の目的は、高品質のGax Aly
1-x-y Nを成長することにより、高性能の化合物半導
体素子を提供することにある。
The object of the present invention is to produce high quality Ga x Al y I.
It is to provide a high-performance compound semiconductor device by growing n 1-xy N.

【0011】[0011]

【課題を解決するための手段】本発明(請求項1)は、
立方晶SiC基板と、この立方晶SiC基板の(11
1)面上に形成されたGax Aly In1-x-y N(0≦
x≦1,0≦y≦1)層とを具備することを特徴とする
化合物半導体素子を提供する。
The present invention (Claim 1) includes:
A cubic SiC substrate and (11) of this cubic SiC substrate
1) Ga x Al y In 1-xy N (0 ≦
x <1, 0 <y <1) layer is provided.

【0012】また、本発明(請求項4)は、基板と、こ
の基板上に形成されたGax AlyIn1-x-y N(0≦
x≦1,0≦y≦1)層とを具備し、前記Gax Aly
In1-x-y N層の基板と対向する結晶面がN面であるこ
とを特徴とする、pn接合を有する化合物半導体素子を
提供する。
The present invention (claim 4) provides a substrate and a Ga x Al y In 1-xy N (0 ≦
x ≦ 1, 0 ≦ y ≦ 1) layer, and Ga x Al y
Provided is a compound semiconductor device having a pn junction, wherein the crystal plane of the In 1-xy N layer facing the substrate is an N plane.

【0013】更に、本発明(請求項8)は、p型導電性
基板と、このp型導電性基板上に形成されたp型Gax
Aly In1-x-y N(0≦x≦1,0≦y≦1)層と、
このp型Gax Aly In1-x-y N(0≦x≦1,0≦
y≦1)層上に形成されたn型Gax Aly In1-x-y
N(0≦x≦1,0≦y≦1)層とを具備することを特
徴とする化合物半導体素子を提供する。
Further, according to the present invention (claim 8), a p-type conductive substrate and a p-type Ga x formed on the p-type conductive substrate.
An Al y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) layer;
This p-type Ga x Al y In 1-xy N (0 ≦ x ≦ 1, 0 ≦
y ≦ 1) n-type Ga x Al y In 1-xy formed on the layer
There is provided a compound semiconductor device comprising an N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) layer.

【0014】[0014]

【作用】一般に、成長層中に欠陥が導入される過程は、
2通りに分けられる。1つは成長中に基板と成長層との
格子定数差に起因する歪により導入されるものであり、
他の1つは、成長終了後に成長温度から室温まで冷却す
るときに基板と成長層の熱膨張差に起因する歪により導
入されるのである。これまでは、成長層中の欠陥は、前
者の基板との格子歪が主な原因と考えられてきたため、
成長すべき適切な基板が見出されていないGaAlIn
N系材料では、低転位の成長層を得ることは極めて困難
であると考えられてきた。
In general, the process of introducing defects into the growth layer is
It can be divided into two ways. One is introduced by strain due to the difference in lattice constant between the substrate and the growth layer during growth,
The other one is introduced by strain caused by the difference in thermal expansion between the substrate and the growth layer when cooling from the growth temperature to room temperature after the growth is completed. Until now, defects in the growth layer have been thought to be mainly caused by lattice distortion with the former substrate.
GaAlIn for which no suitable substrate has been found to grow
It has been considered that it is extremely difficult to obtain a growth layer having a low dislocation with an N-based material.

【0015】しかし、本発明者らの研究によれば、Ga
Nの成長温度が1000℃以上と高いため、成長温度で
は転位のほとんどがアニールにより解消されており、観
察される転位の大部分は基板との大きな熱膨張率の差に
よる冷却時の歪みの蓄積に起因することが明らかになっ
た。この結果は、成長面が転位の運動をしやすいと考え
られる(0001)面(C面)である場合には特に顕著
である。従って、GaN系化合物の場合には、欠陥低減
のためには格子定数よりもむしろ熱膨張差が近い基板を
用いることが重要であることが分かった。
However, according to the research conducted by the present inventors, Ga
Since the growth temperature of N is as high as 1000 ° C. or higher, most of the dislocations are eliminated by annealing at the growth temperature, and most of the dislocations observed are accumulated strains during cooling due to the large difference in thermal expansion coefficient with the substrate. It became clear that it was caused by. This result is particularly remarkable when the growth plane is the (0001) plane (C plane), which is considered to easily move dislocations. Therefore, in the case of a GaN-based compound, it was found that it is important to use a substrate having a difference in thermal expansion rather than a lattice constant in order to reduce defects.

【0016】6H−SiCは結晶構造がGaNと同じ六
方晶であり、格子定数も近いことから6H−SiC基板
上にGaN層を成長させることが試みられている。しか
し、6H−SiC上に成長したGaN層の欠陥は、それ
ほど減少しなかった。これは、6H−SiCとGaNの
熱膨張差が大きいためと考えられる。ところが、同じS
iCでも立方晶である3C−SiCの(111)面に平
行な方向における熱膨張とGaNのa軸に平行な方向に
おける熱膨張とは非常に近い。
Since 6H-SiC has the same hexagonal crystal structure as GaN and has a close lattice constant, it has been attempted to grow a GaN layer on a 6H-SiC substrate. However, the defects in the GaN layer grown on 6H-SiC were not significantly reduced. This is probably because the difference in thermal expansion between 6H-SiC and GaN is large. However, the same S
Even in iC, the thermal expansion in the direction parallel to the (111) plane of 3C-SiC, which is a cubic crystal, and the thermal expansion of GaN in the direction parallel to the a-axis are very close.

【0017】図1にGaNと3C−SiCの温度(T)
に対する格子定数の変化(da)を示す。成長温度か
ら、転位の運動がほぼ無視できる100℃付近までの領
域では、エピ層であるGaN層と3C−SiC基板との
熱膨張差による歪は0.001%以下であり、3C−S
iCを基板として用いることにより、エピ層欠陥密度の
飛躍的な減少が期待できることがわかる。
FIG. 1 shows the temperature (T) of GaN and 3C-SiC.
The change (da) of the lattice constant with respect to is shown. In the region from the growth temperature to around 100 ° C. where the dislocation motion can be almost ignored, the strain due to the difference in thermal expansion between the GaN layer which is the epi layer and the 3C-SiC substrate is 0.001% or less, and 3C-S.
It can be seen that by using iC as the substrate, a dramatic reduction in epilayer defect density can be expected.

【0018】また、3C−SiCは、立方晶であり、格
子定数も0.436nmと大きいが、(111)面では
格子間の距離は0.308nmであり、GaNの格子定
数である0.318nmと近い。そこで3C−SiCの
(111)面にGaNを成長させることにより、低転位
で高品質のGaNを成長することが可能となる。
Although 3C-SiC is a cubic crystal and has a large lattice constant of 0.436 nm, the distance between the lattices in the (111) plane is 0.308 nm, and the lattice constant of GaN is 0.318 nm. Close to Therefore, by growing GaN on the (111) plane of 3C-SiC, it becomes possible to grow high-quality GaN with low dislocation.

【0019】更に、基板とエピ層との熱膨張差による歪
が大幅に減少したことにより、3μm以上の厚膜成長が
可能となり、厚膜成長を行うことで格子定数の違いによ
り生じた歪が緩和され、より低転位で高品質の層の成長
が可能となる。更に、このエピ層を用いた高性能の半導
体素子を得ることが出来る。
Further, since the strain due to the difference in thermal expansion between the substrate and the epi layer is significantly reduced, it becomes possible to grow a thick film of 3 μm or more, and the strain caused by the difference in lattice constant is caused by performing the thick film growth. It is relaxed, allowing the growth of higher quality layers with lower dislocations. Furthermore, a high-performance semiconductor device using this epi layer can be obtained.

【0020】また、特に、このようなエピ層を用いてダ
ブルヘテロ接合型の発光素子を作成する場合、上述のよ
うに、クラッド層は発光層にキャリアを閉じこめる役目
もはたしており、窒化物系ではヘテロ界面での障壁高さ
が低いため、発光層に電子と正孔を更に効率よく閉じこ
めるためには少なくとも1μmの膜厚が必要である。こ
れに対し、3C−SiC基板の(111)面上にGaN
からなる素子を作成することにより、キャリアの閉じこ
めに十分なクラッド層厚を実現することが可能である。
GaNとAl,Inとの混晶も、GaNと同様の窒化物
系の材料であり、熱膨張係数はほとんど変わらないの
で、同様に厚い膜厚の高品質の層の成長が可能である。
In particular, when a double heterojunction type light emitting device is manufactured by using such an epi layer, the cladding layer also serves to confine carriers in the light emitting layer as described above, and in the case of the nitride system, Since the height of the barrier at the hetero interface is low, a film thickness of at least 1 μm is required to more efficiently trap electrons and holes in the light emitting layer. On the other hand, GaN is formed on the (111) plane of the 3C-SiC substrate.
It is possible to realize a clad layer thickness sufficient for confining carriers by producing an element made of.
A mixed crystal of GaN and Al, In is also a nitride-based material similar to GaN, and has a coefficient of thermal expansion that hardly changes. Therefore, it is possible to grow a high-quality layer with a similarly thick film thickness.

【0021】また、本発明で用いられるGaN、Al
N、InN等のIII −V族化合物は、ウルツ型の結晶構
造を有し、通常、結晶成長面となる(1000)面にも
III 族元素が性質を支配するA面とV族元素が性質を支
配するB面の2種類の面方位がある。本発明者らの研究
によれば、GaAlInNは、成長方向に対して基板側
の面にA面がくるように成長を行なうと、三次元成長
(成長速度が成長面上で異なるため、柱状の凸部が発生
する現象)し易いが、この反対に成長方向に対して基板
側の面にB面がくるように成長を行なうと、二次元成長
(成長面が均一になる現象)し、欠陥が減少することを
見出だした。従って、このような良好なGaAlInN
エピタキシャル層を特にpn接合を有する化合物半導体
素子に用いることにより、素子の高性能化を図ることが
可能である。
Further, GaN and Al used in the present invention
III-V group compounds such as N and InN have a wurtz-type crystal structure, and usually have a (1000) plane which is a crystal growth plane.
There are two types of plane orientations, the A plane in which the group III element controls the property and the B plane in which the group V element controls the property. According to the research conducted by the present inventors, GaAlInN grows three-dimensionally (when the growth rate is different on the growth surface, when the growth is performed so that the A surface is on the surface on the substrate side with respect to the growth direction). However, if the growth is performed so that the B surface is located on the surface on the substrate side with respect to the growth direction, two-dimensional growth (phenomenon in which the growth surface becomes uniform) may occur and defects may occur. Has been found to decrease. Therefore, such a good GaAlInN
By using the epitaxial layer for a compound semiconductor device having a pn junction, it is possible to improve the performance of the device.

【0022】ここで上述のような3C−SiCを基板に
用いた場合、図2(a),(b)に示すように、SiC
はSi面とC面との区別が出来るが、GaNは、Gaが
Siに対応し、NがCに対応する。従って、SiC基板
のSi面にB面のN原子が対向し、成長面がA面となる
ようにGaAlInNを成長させることが好ましい。こ
のため、具体的には、例えば表面にSi面がでているS
iC基板上に周知の気相成長法でエピタキシャル層を成
長させることにより、基板側の面にB面がくるように極
性を制御することが出来る。
When the above-mentioned 3C-SiC is used for the substrate, as shown in FIGS. 2 (a) and 2 (b), SiC is used.
Can distinguish between the Si plane and the C plane, but in GaN, Ga corresponds to Si and N corresponds to C. Therefore, it is preferable to grow GaAlInN so that the N atoms of the B surface face the Si surface of the SiC substrate and the growth surface becomes the A surface. Therefore, specifically, for example, S having a Si surface on the surface
By growing an epitaxial layer on the iC substrate by a well-known vapor phase growth method, the polarity can be controlled so that the B-face comes to the substrate-side face.

【0023】更に、サファイア基板上にGaNを有機金
属気相成長法により成長させる場合は、窒素原料として
通常アンモニアを使用するが、成長温度である1000
℃付近の高温下では、サファイヤ基板表面にAlN層が
形成されてサファイヤ基板表面がB面となるため、Ga
Nの成長面はB面になる。ところが、このように分解率
が低く、供給されるN原子が不足するアンモニアを使用
するときは、成長面がB面で、N原子が表面にでる状態
は安定ではなく、成長面がA面でIII 族元素が表面にで
る状態が安定である。従って、サファイア基板上にGa
Nを直接成長させた場合、高品質の結晶を成長させるこ
とは困難であり、欠陥の導入を抑えて高品質の結晶を成
長させ、良好なpn接合を得るためには、結晶の極性を
制御して成長面をA面とすることが重要である。
Further, when GaN is grown on the sapphire substrate by the metal organic chemical vapor deposition method, ammonia is usually used as the nitrogen source, but the growth temperature is 1000.
At a high temperature near ℃, an AlN layer is formed on the surface of the sapphire substrate and the surface of the sapphire substrate becomes the B surface.
The growth surface of N becomes the B surface. However, when ammonia having such a low decomposition rate and a short supply of N atoms is used, the growth surface is the B surface, the state in which the N atoms are exposed is not stable, and the growth surface is the A surface. The state in which the group III element appears on the surface is stable. Therefore, Ga on the sapphire substrate
When N is directly grown, it is difficult to grow a high-quality crystal, and in order to obtain a good pn junction by suppressing the introduction of defects and growing a high-quality crystal, the crystal polarity is controlled. Then, it is important to set the growth surface to the A surface.

【0024】ここで、サファイア等の非極性基板上にG
aN等のIII −V族化合物を成長させる場合の結晶の極
性は、最初に基板表面に吸着する元素がIII 族元素であ
るか、V族元素であるかにより決定される。V族元素が
最初に吸着したときにはA面が成長面となって、III 族
元素が最初に吸着したときにはB面が成長面となる。従
って、上述のように、成長面をA面とするには、III 族
元素の種類によらず、V型元素であるN原子を最初に吸
着させればよい。このため、サファイヤ基板を用いる場
合は、V族元素の窒素供給源として働くアンモニア分子
もしくはその分解物を有効に表面に止まらせるために、
基板温度を700℃以下、好ましくは600℃以下に設
定して、バッファ−層を形成することが好ましい。
Here, G is formed on a non-polar substrate such as sapphire.
The polarity of the crystal when a group III-V compound such as aN is grown is determined by whether the element initially adsorbed on the substrate surface is the group III element or the group V element. When the group V element is first adsorbed, the A surface becomes the growth surface, and when the group III element is first adsorbed, the B surface becomes the growth surface. Therefore, as described above, in order to make the growth surface the A-plane, it is sufficient to adsorb the N atom that is the V-type element first, regardless of the type of the group III element. Therefore, when a sapphire substrate is used, in order to effectively stop the ammonia molecule or its decomposed product, which acts as a nitrogen supply source of the group V element, on the surface,
It is preferable to set the substrate temperature at 700 ° C. or lower, preferably 600 ° C. or lower to form the buffer layer.

【0025】本発明において、上述の極性制御のための
バッファ−層は単結晶がよい。何となれば、従来用いら
れてきた多結晶質やアモルファスでは、基板の結晶方位
の情報が失われないようにするために、膜厚を厳密に制
御する必要があるうえ、結晶の極性を制御することは出
来ないのに対し、単結晶バッファ−層を用いる方法で
は、このような制約はないからである。更に、Inを含
むInN、GaInN、AlInN、GaAlInN等
を用いた場合、600℃以下の低温でも高品質の単結晶
の成長が可能であり、特に効果的である。ここで、図3
(a),(b)は、サファイヤ基板上に結晶成長した面
方位の異なるGaN層をそれぞれ示す模式図である。図
示される通り、基板上に直接GaNを成長させると、成
長面がB面となり、一方、バッファ層を介してGaNを
成長させると、成長面はA面となり、基板側にB面のN
原子が対向することがわかる。
In the present invention, the buffer layer for controlling the polarity described above is preferably a single crystal. What is important is that in the conventional polycrystalline and amorphous materials, it is necessary to strictly control the film thickness in order to prevent the loss of information on the crystal orientation of the substrate, and to control the polarity of the crystal. This is not possible, but the method using a single crystal buffer layer does not have such a restriction. Furthermore, when InN containing In, GaInN, AlInN, GaAlInN, or the like is used, a high-quality single crystal can be grown even at a low temperature of 600 ° C. or lower, which is particularly effective. Here, FIG.
(A), (b) is a schematic diagram which respectively shows the GaN layer which the crystal growth grown on the sapphire substrate and which has a different plane orientation. As shown in the figure, when GaN is grown directly on the substrate, the growth surface becomes the B surface, while when GaN is grown through the buffer layer, the growth surface becomes the A surface and the B surface has the N surface.
It can be seen that the atoms face each other.

【0026】上述のように本発明では、極性を制御し、
Gax Aly In1-x-y Nのエピ層を成長方向に対して
A面が成長面となるように選択的に成長させることによ
って、転位や歪みが飛躍的に減少し、低欠陥のGax
1-x-y Iny N結晶の成長が可能となり、これを用い
たpn接合を有する化合物半導体素子の高性能化を図る
ことが可能となる。
As described above, in the present invention, the polarity is controlled,
By selectively growing the epitaxial layer of Ga x Al y In 1-xy N so that the A-plane becomes the growth surface with respect to the growth direction, dislocations and strains are drastically reduced, and Ga x with low defects is formed. A
It is possible to grow an l 1-xy In y N crystal, and it is possible to improve the performance of a compound semiconductor device having a pn junction using the crystal.

【0027】なお、ここでこのようなpn接合を有する
化合物半導体素子とは、ダブルヘテロ型の接合を有する
ものであってもよいことはいうまでもない。また、本発
明において、成長する結晶の極性は、RBS(ラザフォ
−ド・バックスキャッタリング)により判定することが
可能である。
Needless to say, the compound semiconductor element having such a pn junction may have a double hetero type junction. Further, in the present invention, the polarity of the growing crystal can be determined by RBS (Razor Forward Backscattering).

【0028】更に、本発明のような化合物半導体素子で
は、まず上述のように、低抵抗のp型層を得るために、
p型ドーパントの活性化率をあげなければならず、活性
化率をあげるためには、結晶中への水素の取り込まれを
減らすことが重要であることが知られている。すなわ
ち、MOCVD成長したGaNをSIMS分析したとこ
ろ、多量の水素が混入しており、その水素がp型ド−パ
ントの活性化率を低下させているものと考えられる。
Further, in the compound semiconductor device according to the present invention, first, as described above, in order to obtain a p-type layer having a low resistance,
It is known that it is necessary to increase the activation rate of the p-type dopant, and in order to increase the activation rate, it is known that it is important to reduce the incorporation of hydrogen into the crystal. That is, SIMS analysis of GaN grown by MOCVD shows that a large amount of hydrogen is mixed in, and the hydrogen reduces the activation rate of the p-type dopant.

【0029】ここで、結晶中に取り込まれる不純物は、
通常は成長中に原料中から取り込まれることが多い。と
ころが、GaN中の水素は、成長中に結晶に取り込まれ
るのではなく、成長後の冷却過程においておもに表面か
らの拡散により取り込まれることが本発明者らの研究で
明らかになった。従って、冷却過程でp型層に水素が取
り込まれる量が減少すれば、p型ド−パントの活性化率
が上がり、低抵抗のp型層の作成が可能となる。
Here, the impurities taken into the crystal are
Usually, it is often taken from the raw material during growth. However, the present inventors have revealed that hydrogen in GaN is not incorporated into crystals during growth, but is incorporated mainly by diffusion from the surface in the cooling process after growth. Therefore, if the amount of hydrogen taken into the p-type layer during the cooling process is reduced, the activation rate of the p-type dopant is increased, and the p-type layer having a low resistance can be formed.

【0030】冷却過程でp型層が水素にさらされないよ
うにする方法としては幾つか考えられる。例えば、一般
的に水素の拡散速度はn型層中では遅いことが知られて
いるので、成長の最終段階でn型層をキャップ層として
成長させて、冷却過程でp型層が水素にさらされないよ
うにすることにより、p型層への水素の取り込まれを抑
制することが可能になる。これまでGaN系材料を用い
た素子では、一般には最初にn型層、続いてp型層が形
成されており、成長の最終段階でn型層をキャップ層と
して成長させることは、実働する素子では行われていな
い。
There are several possible methods for preventing the p-type layer from being exposed to hydrogen during the cooling process. For example, since it is generally known that the diffusion rate of hydrogen is slow in the n-type layer, the n-type layer is grown as a cap layer at the final stage of growth, and the p-type layer is exposed to hydrogen during the cooling process. By preventing this, it becomes possible to suppress the incorporation of hydrogen into the p-type layer. Up to now, in the device using the GaN-based material, the n-type layer is generally formed first, and then the p-type layer is formed, and it is a practical device to grow the n-type layer as the cap layer in the final stage of the growth. Is not done in.

【0031】なお、通常、GaNのp型層を得るために
はMgを添加するが、従来Mgが低濃度の領域では濃度
及び濃度プロファイルの制御が著しく困難であるため、
pn接合の形成には固溶限界に近い濃度まで添加しなけ
ればならなかった。しかるに、このような高濃度のMg
は、急速な拡散を起こすため、急峻な濃度プロファイル
は得られるが、結晶品質が著しく劣化してしまい、この
上に高品質のn型層は成長出来なかった。
Although Mg is usually added in order to obtain a p-type layer of GaN, it is conventionally difficult to control the concentration and concentration profile in a low Mg concentration region.
In order to form a pn junction, it had to be added to a concentration close to the solid solution limit. However, such high concentration of Mg
Causes a rapid diffusion, so that a steep concentration profile is obtained, but the crystal quality is remarkably deteriorated, and a high-quality n-type layer cannot be grown on this.

【0032】ところが、本発明者らの研究によれば、M
gは添加の方法により制御性よく添加することが可能で
あることがわかり、過剰の添加が必要なければ、結晶表
面に析出して表面を荒らすこともなくなるので、その上
に高品質層なn型層を成長させることも可能となる。更
に、p型層の上にn型層を成長させることが可能になれ
ば、上述のように、p型層への水素の取り込まれが減少
し、p型ド−パントの活性化率が上がるので、本発明に
おいては、低抵抗のp型層の上に高品質のn型層を具備
する素子構造を実現出来る。
However, according to the research conducted by the present inventors, M
It was found that g can be added with good controllability by the method of addition, and if excessive addition is not necessary, it will not precipitate on the crystal surface and roughen the surface. It is also possible to grow the mold layer. Further, if it becomes possible to grow the n-type layer on the p-type layer, as described above, the uptake of hydrogen into the p-type layer is reduced, and the activation rate of the p-type dopant is increased. Therefore, in the present invention, it is possible to realize an element structure having a high-quality n-type layer on a low-resistance p-type layer.

【0033】具体的には、p型層を成長させる前にバッ
ファ層にもMgを予め添加してからMgをド−プしたp
型GaAlInN層を成長させ、その後、Siをド−プ
したn型GaAlInN層を成長させる。これにより、
冷却過程でp型層が水素にさらされないため、低抵抗の
p型GaAlInN層の成長が可能となる。
More specifically, before the p-type layer is grown, Mg is also added to the buffer layer in advance, and then the p-type layer is formed by doping Mg.
A type GaAlInN layer is grown, and then an n-type GaAlInN layer doped with Si is grown. This allows
Since the p-type layer is not exposed to hydrogen during the cooling process, it is possible to grow the p-type GaAlInN layer having a low resistance.

【0034】また、予め微量のMg原料を供給しておく
ことにより、低濃度領域においても良好な制御性と急峻
な濃度変化を両立出来る。従って、Mg濃度を結晶欠陥
の発生を抑制出来る最大濃度の1/2以下に制御可能と
なるので、信頼性を損なうことなく、素子の高性能化を
図ることが可能である。更に、基板がn型の場合でも、
最終層にn型層を成長させ、冷却後にn型層を除去する
ことにより、低抵抗のp型層でpn接合を形成すること
が可能である。
Further, by supplying a small amount of Mg raw material in advance, both good controllability and sharp concentration change can be achieved even in the low concentration region. Therefore, it is possible to control the Mg concentration to ½ or less of the maximum concentration capable of suppressing the generation of crystal defects, and it is possible to improve the performance of the device without impairing the reliability. Furthermore, even if the substrate is n-type,
By growing an n-type layer in the final layer and removing the n-type layer after cooling, it is possible to form a pn junction with a low-resistance p-type layer.

【0035】以上説明した以外にも、低抵抗のp型層形
成の手法としては、成長終了後の冷却過程の工夫が考え
られる。成長層の品質を低下させる窒素原子の脱離は、
900℃以下の温度では少なく、700℃以下ではほぼ
無視出来る。一方、p型層の抵抗を上昇させる水素原子
の侵入は、800℃以下から始まり、700℃以下では
顕著となる。従って、成長温度から、900〜700℃
程度の温度までアンモニア等の窒素含有雰囲気中で冷却
し、それ以下の温度では不活性ガス中で冷却することに
より、有害な窒素の離脱と水素の侵入とを同時に防止す
ることが可能である。
In addition to the above description, as a method for forming a p-type layer having a low resistance, it is conceivable to devise a cooling process after completion of growth. The elimination of nitrogen atoms, which reduces the quality of the growth layer,
It is small at a temperature of 900 ° C or lower, and can be almost ignored at a temperature of 700 ° C or lower. On the other hand, the penetration of hydrogen atoms, which increases the resistance of the p-type layer, starts at 800 ° C. or lower and becomes remarkable at 700 ° C. or lower. Therefore, from the growth temperature, 900-700 ℃
By cooling to a moderate temperature in an atmosphere containing nitrogen such as ammonia and cooling at a temperature lower than that in an inert gas, it is possible to prevent harmful desorption of nitrogen and invasion of hydrogen at the same time.

【0036】この方法は、後処理により水素を離脱させ
る方法と異なり、成長結晶を高温時に不活性ガスにさら
す時間に制限がないため、短時間で急冷することが出
来、結晶品質の劣化を防止することが可能である。
Unlike the method of desorbing hydrogen by post-treatment, this method does not limit the time of exposing the grown crystal to an inert gas at a high temperature, so that it can be rapidly cooled in a short time and prevents deterioration of crystal quality. It is possible to

【0037】以上のように、成長終了後の冷却過程を、
水素を含まない雰囲気中で行うことにより、この冷却過
程における窒素の離脱と水素の侵入を同時に防ぐことが
出来、低抵抗で高品質のp型GaInAlN層の成長が
可能となり、このことは、高輝度の短波長発光素子の実
現につながる。
As described above, the cooling process after the growth is completed,
By carrying out in a hydrogen-free atmosphere, it is possible to prevent nitrogen desorption and hydrogen invasion at the same time in this cooling process, and it is possible to grow a p-type GaInAlN layer of low resistance and high quality. This leads to the realization of a short-wavelength light emitting device with high brightness.

【0038】次に、本発明者らは、上述のような低抵抗
のp型層と電極とのコンタクト抵抗等を低減すべく鋭意
検討した結果、以下のような知見を得た。
Next, the inventors of the present invention have earnestly studied to reduce the contact resistance between the low resistance p-type layer and the electrode as described above, and have obtained the following findings.

【0039】すなわち、GaNは、従来、サファイヤ基
板の上に形成されており、サファイヤ基板は絶縁性であ
るため、サファイヤ基板の上にn型GaN層、p型Ga
N層の順に成長させ、一般的には比較的抵抗の低いn型
GaN層に露出面を形成し、n型GaN層上及びp型G
aN層上に電極を形成していた。しかし、前述のよう
に、低抵抗のp型GaN層を最上部に形成することが困
難であることを考慮すると、サファイヤ基板の上にp型
GaN層、n型GaN層の順に成長させ、p型GaN層
に露出面を形成し、p型GaN層上及びn型GaN層上
に電極を形成することが考えられる。しかるに、p型G
aN層はn型GaN層よりはるかに抵抗が高いため、電
流がp型GaN層を膜面内方向に流れるこのような構造
では、電流がp型GaN層を流れる経路が長く、素子の
シリ−ズ抵抗が高くなり、高性能の素子を得ることが出
来ない。また、いずれも構造においてもp型GaNは、
電極とのコンタクト抵抗が高く、この点でも難点があ
る。
That is, since GaN is conventionally formed on a sapphire substrate and the sapphire substrate is insulating, an n-type GaN layer and a p-type Ga layer are formed on the sapphire substrate.
An N layer is grown in this order, and an exposed surface is formed on an n-type GaN layer which generally has a relatively low resistance.
An electrode was formed on the aN layer. However, as described above, considering that it is difficult to form the p-type GaN layer having a low resistance on the uppermost portion, the p-type GaN layer and the n-type GaN layer are grown in this order on the sapphire substrate, and p It is conceivable to form an exposed surface on the n-type GaN layer and form electrodes on the p-type GaN layer and the n-type GaN layer. However, p-type G
Since the aN layer has much higher resistance than the n-type GaN layer, in such a structure in which the current flows in the in-plane direction of the p-type GaN layer, the path through which the current flows in the p-type GaN layer is long, and the device series Therefore, a high-performance element cannot be obtained. Further, in any structure, p-type GaN is
The contact resistance with the electrode is high, and there is a drawback in this respect as well.

【0040】これに対し、本発明では、サファイヤ基板
の代わりにp型導電性基板を用い、このp型導電性基板
上にp型GaN層、n型GaN層の順に成長させた素子
構造としたことにより、上述の問題をすべて解決するこ
とが出来る。すなわち、この素子構造によれば、n型層
をキャップ層として有するp型層が比較的低抵抗である
うえ、単にp型導電性基板の裏面上及びn型GaN層上
に電極を形成するだけで、p型層と電極とのコンタクト
抵抗の問題がp型導電性基板の介在によって解決され、
かつp型層で電流が膜厚方向に沿って流れるため、その
経路が短く、素子のシリ−ズ抵抗も抑えられ、ひいては
高輝度短波長発光素子の実現が可能となる。
On the other hand, in the present invention, a p-type conductive substrate is used in place of the sapphire substrate, and a device structure in which a p-type GaN layer and an n-type GaN layer are grown in this order on the p-type conductive substrate is provided. As a result, all the above problems can be solved. That is, according to this element structure, the p-type layer having the n-type layer as the cap layer has a relatively low resistance, and the electrodes are simply formed on the back surface of the p-type conductive substrate and on the n-type GaN layer. Then, the problem of contact resistance between the p-type layer and the electrode is solved by the interposition of the p-type conductive substrate,
Moreover, since the current flows in the p-type layer along the film thickness direction, the path thereof is short, the serial resistance of the element is suppressed, and it is possible to realize a high brightness short wavelength light emitting element.

【0041】[0041]

【実施例】以下、本発明の種々の実施例について図面を
参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Various embodiments of the present invention will be described below with reference to the drawings.

【0042】図4は、本発明の一実施例に係る半導体レ
ーザの概略構成図である。3C−SiC基板1上に、1
μmの厚さのGaNバッファ層(アンドープ)2、1μ
mの厚さのp−GaAlInNからなるクラッド層3
(Mgドープ、1×1016〜1×1019cm-3たとえば
1×1017cm-3)、0.1μmの厚さのアンドープG
aAlInNからなる発光層4、及び1μmの厚さのn
−GaAlInNからなるクラッド層5(アンドープあ
るいはSiドープ、1×1016〜1×1019cm-3たと
えば1×1017cm-3)が順次形成されており、それに
よって半導体レーザが構成される。図中、参照符号6は
SiO2 からなる電流阻止層、7,8は金属電極をそれ
ぞれ示す。
FIG. 4 is a schematic configuration diagram of a semiconductor laser according to an embodiment of the present invention. 1 on the 3C-SiC substrate 1
μm thick GaN buffer layer (undoped) 2, 1 μm
A cladding layer 3 made of m-thick p-GaAlInN
(Mg-doped, 1 × 10 16 to 1 × 10 19 cm −3, for example, 1 × 10 17 cm −3 ), undoped G having a thickness of 0.1 μm
The light emitting layer 4 made of aAlInN, and n having a thickness of 1 μm
A cladding layer 5 (undoped or Si-doped, 1 × 10 16 to 1 × 10 19 cm −3, for example, 1 × 10 17 cm −3 ) made of —GaAlInN is sequentially formed, and thereby a semiconductor laser is formed. In the figure, reference numeral 6 indicates a current blocking layer made of SiO 2 , and reference numerals 7 and 8 indicate metal electrodes.

【0043】この半導体レーザでは、最終のGaAlI
nNからなるクラッド層5をn型としているため、p−
GaAlInNからなるクラッド層3への水素の取り込
みを防止することができ、低抵抗のp−GaAlInN
からなるクラッド層3の形成が可能である。その結果、
高輝度短波長発光素子の実現が可能となる。
In this semiconductor laser, the final GaAlI
Since the cladding layer 5 made of nN is n-type, p−
It is possible to prevent hydrogen from being taken into the cladding layer 3 made of GaAlInN, and to reduce the resistance of p-GaAlInN.
It is possible to form the cladding layer 3 made of. as a result,
It is possible to realize a high brightness short wavelength light emitting device.

【0044】また、p型及びn型GaAlInNからな
るクラッド層3,5を1μmの厚さに形成しているた
め、発光層4に電流を効率良く注入することが可能とな
り、発光効率の向上を図ることが出来る。
Further, since the cladding layers 3 and 5 made of p-type and n-type GaAlInN are formed with a thickness of 1 μm, it is possible to efficiently inject a current into the light emitting layer 4 and improve the light emitting efficiency. Can be planned.

【0045】次に、図4に示す半導体レーザを製造する
ために採用される結晶成長方法について説明する。図5
は、図4に示す半導体レーザを製造するために使用した
成長装置を示す概略構成図である。図5に示す成長装置
において、反応管11内にはガス導入口12から原料混
合ガスが導入される。そして、反応管11内のガスはガ
ス排気口13から排気される。反応管11内には、カー
ボン製のサセプタ14が配置されており、試料基板15
はこのサセプタ14上に載置される。また、サセプタ1
4は高周波コイル16により誘導加熱される。
Next, a crystal growth method adopted for manufacturing the semiconductor laser shown in FIG. 4 will be described. Figure 5
FIG. 5 is a schematic configuration diagram showing a growth apparatus used for manufacturing the semiconductor laser shown in FIG. In the growth apparatus shown in FIG. 5, the raw material mixed gas is introduced into the reaction tube 11 through the gas introduction port 12. Then, the gas in the reaction tube 11 is exhausted from the gas exhaust port 13. A carbon susceptor 14 is arranged in the reaction tube 11, and a sample substrate 15
Are placed on this susceptor 14. Also, the susceptor 1
4 is induction-heated by the high frequency coil 16.

【0046】まず、(111)面の出たSiC基板を試
料基板15としてサセプタ14上に載置する。ガス導入
管12から高純度水素を毎分1リットルの流量で導入
し、反応管11内の大気を置換する。次いで、ガス排気
口13をロータリーポンプに接続して、反応管11内を
排気して減圧にし、内部の圧力を20−300torr
の範囲に設定する。
First, the SiC substrate having the (111) plane is placed as the sample substrate 15 on the susceptor 14. High-purity hydrogen is introduced from the gas introduction pipe 12 at a flow rate of 1 liter / min to replace the atmosphere in the reaction pipe 11. Next, the gas exhaust port 13 was connected to a rotary pump, the inside of the reaction tube 11 was exhausted to reduce the pressure, and the internal pressure was adjusted to 20-300 torr.
Set to the range of.

【0047】次いで、基板温度を450−900℃に設
定した後、N原料としてのNH3 ガスとともに、有機金
属Al化合物、有機金属Ga化合物、及び有機金属In
化合物を導入し、結晶成長を行なう。なお、有機金属A
l化合物としては、例えばAl(CH3 3 またはAl
(C2 5 3 、有機金属Ga化合物としては、例えば
Ga(CH3 3 またはGa(C2 5 3 、有機金属
In化合物としては、例えばIn(CH3 3 又はIn
(C2 5 3 、N原料としては、NH3 ガスの他に、
例えばN2 4 、CH3 2 3 、(CH3 2 NH2
2 5 3 を用いることが出来る。
Next, after setting the substrate temperature to 450 to 900 ° C., an organometallic Al compound, an organometallic Ga compound, and an organometallic In are used together with NH 3 gas as an N source.
A compound is introduced and crystal growth is performed. Organometallic A
Examples of the l compound include Al (CH 3 ) 3 or Al
(C 2 H 5) 3, the organometallic Ga compound, for example, Ga (CH 3) 3 or Ga (C 2 H 5) 3, as the organometallic In compound, for example, In (CH 3) 3 or In
As (C 2 H 5 ) 3 and N raw materials, in addition to NH 3 gas,
For example, N 2 H 4 , CH 3 2 N 3 , (CH 3 ) 2 NH 2 ,
C 2 H 5 N 3 can be used.

【0048】このとき、ドーピングを行う場合にはドー
ピング用原料も同時に導入する。ドーピング用原料とし
ては、n型用としてSiH4 のようなSi水素化物、S
i(CH3 4 のような有機金属Si化合物、H2 Se
のようなSe水素化物、Se(CH3 2 のような有機
金属Se化合物を用いることが出来る。また、p型用と
してCp2 Mg(シクロペンタジエニルマグネシウ
ム)、MCp2 Mg(メチルシクロペンタジエニルマグ
ネシウム)、i−PrCp3 Mg(イソプロピルシクロ
ペンタジエニルマグネシウム)のような有機金属Mg化
合物、Zn(CH32 のような有機金属Zn化合物等
を使用することが出来る。
At this time, when doping is performed, a doping raw material is also introduced at the same time. As a doping raw material, Si hydride such as SiH 4 for n-type, S
Organometallic Si compounds such as i (CH 3 ) 4 , H 2 Se
The above Se hydride and the organometallic Se compound such as Se (CH 3 ) 2 can be used. In addition, organometallic Mg compounds such as Cp 2 Mg (cyclopentadienyl magnesium), MCp 2 Mg (methylcyclopentadienyl magnesium), i-PrCp 3 Mg (isopropylcyclopentadienyl magnesium) for p-type, An organometallic Zn compound such as Zn (CH 3 ) 2 can be used.

【0049】具体的には、図4に示す半導体レーザの製
造には、原料としてNH3 を1×10-3mol/mi
n、Ga(C2 5 3 を1×10-5mol/min、
In(CH3 3 を1×10-6mol/min、Al
(CH3 3 を1×10-6mol/minの流量で導入
して成長を行った。基板温度は700℃、圧力は75t
orr、原料ガスの総流量は1リットル/minとし
た。ドーパントとしては、n型ドーパントにSi、p型
ドーパントにMgを用いた。Siはシラン(SiH4
を、Mgはシクロペンタジエニルマグネシウム(Cp2
Mg)をそれぞれ原料ガスに混入することによりドープ
した。
Specifically, in manufacturing the semiconductor laser shown in FIG. 4, 1 × 10 −3 mol / mi of NH 3 is used as a raw material.
n, Ga (C 2 H 5 ) 3 at 1 × 10 −5 mol / min,
In (CH 3 ) 3 at 1 × 10 −6 mol / min, Al
(CH 3 ) 3 was introduced at a flow rate of 1 × 10 −6 mol / min for growth. Substrate temperature is 700 ° C, pressure is 75t
The total flow rate of orr and the raw material gas was 1 liter / min. As the dopant, Si was used as the n-type dopant and Mg was used as the p-type dopant. Si is silane (SiH 4 )
, Mg is cyclopentadienyl magnesium (Cp 2
Mg) was mixed in the source gas to dope.

【0050】このようにして得られた半導体レーザウエ
ハをへき開して共振器長300μmのレーザ素子を構成
したところ、液体窒素温度でパルス幅100μsecの
パルス動作で青色光レーザ発振が確認された。
When the semiconductor laser wafer thus obtained was cleaved to form a laser element having a cavity length of 300 μm, blue light laser oscillation was confirmed by a pulse operation with a pulse width of 100 μsec at a liquid nitrogen temperature.

【0051】本実施例においては、バッファ層としてG
aNを用いたが、p型GaAlN、又はp型GaAlI
nNを成長させてもよい。
In this embodiment, G is used as the buffer layer.
Although aN was used, p-type GaAlN or p-type GaAlI was used.
You may grow nN.

【0052】図6は本発明の他の実施例に係るLEDの
概略構成図である。3C−SiC基板21上にp−Ga
Nバッファ層(10μm)22、p−GaInAlN層
(2μm)23、n−GaInAlN(2μm)層24
が順次形成されている。図中、参照符号25,26はい
ずれも金属電極を示す。
FIG. 6 is a schematic configuration diagram of an LED according to another embodiment of the present invention. P-Ga on the 3C-SiC substrate 21
N buffer layer (10 μm) 22, p-GaInAlN layer (2 μm) 23, n-GaInAlN (2 μm) layer 24
Are sequentially formed. In the figure, reference numerals 25 and 26 both denote metal electrodes.

【0053】図6に示すLEDは、図5に示す成長装置
を用いて、図4に示す半導体レ−ザ装置を製造する場合
と同様にして製造することが出来る。
The LED shown in FIG. 6 can be manufactured by using the growth apparatus shown in FIG. 5 in the same manner as in the case of manufacturing the semiconductor laser device shown in FIG.

【0054】図7は、この実施例によるLEDチップ3
1を、レンズを兼ねた樹脂ケース32に埋め込んだ状態
を示す。参照符号33は内部リード、34は外部リード
をそれぞれ示す。図5に示す樹脂ケースに埋め込まれた
LEDについて、約5mcdの青色発光が確認された。
FIG. 7 shows an LED chip 3 according to this embodiment.
1 shows a state in which 1 is embedded in a resin case 32 which also serves as a lens. Reference numeral 33 indicates an internal lead, and 34 indicates an external lead. About the LED embedded in the resin case shown in FIG. 5, blue light emission of about 5 mcd was confirmed.

【0055】図8は、本発明の他の実施例に係る半導体
レーザの概略構成図である。3C−SiC基板41上に
GaNバッファ層(アンドープ)42が1μmの厚さに
形成され、その上にn−GaAlInNからなるクラッ
ド層43(アンドープあるいはSiドープ、1×1016
〜1×1019cm-3例えば1×1017cm-3)が1μm
の厚さに形成され、その上にアンドープGaAlInN
からなる発光層44が0.1μmの厚さに形成され、更
にその上にp−GaAlInNからなるクラッド層45
(Mgドープ、1×1016〜1×1019cm-3例えば1
×1017cm-3)が1μmの厚さに形成されている。図
中、参照符号46は、SiO2 からなる電流阻止層、4
7,48は金属電極をそれぞれ示す。
FIG. 8 is a schematic configuration diagram of a semiconductor laser according to another embodiment of the present invention. A GaN buffer layer (undoped) 42 having a thickness of 1 μm is formed on a 3C-SiC substrate 41, and a cladding layer 43 (undoped or Si-doped, 1 × 10 16) made of n-GaAlInN is formed thereon.
1 × 10 19 cm −3, for example, 1 × 10 17 cm −3 ) is 1 μm
Of undoped GaAlInN on top of which
Is formed to a thickness of 0.1 μm, and a cladding layer 45 made of p-GaAlInN is further formed thereon.
(Mg-doped, 1 × 10 16 to 1 × 10 19 cm −3, for example, 1
× 10 17 cm −3 ) is formed with a thickness of 1 μm. In the figure, reference numeral 46 is a current blocking layer made of SiO 2 , 4
Reference numerals 7 and 48 denote metal electrodes, respectively.

【0056】この半導体レーザでは、GaNバッファ層
を介して、クラッド層であるp型及びn型GaAlIn
N層を1μmの厚さに形成することが出来るので、発光
層に電流を効率良く注入することが可能となり、発光効
率の向上を図ることが出来る。 なお、この半導体レー
ザでは、p−GaAlInN層の上にn型GaAlIn
N層を形成し、冷却後、このn型層を除去することによ
り、p−GaAlInN層への水素の取り込みを防止す
ることができ、低抵抗のp−GaAlInN層の形成が
可能である。その結果、高輝度短波長半導体レ−ザの実
現が可能となる。
In this semiconductor laser, p-type and n-type GaAlIn, which are clad layers, are provided via a GaN buffer layer.
Since the N layer can be formed to a thickness of 1 μm, current can be efficiently injected into the light emitting layer, and the light emitting efficiency can be improved. In this semiconductor laser, n-type GaAlIn is formed on the p-GaAlInN layer.
By forming the N layer, cooling and then removing the n-type layer, hydrogen can be prevented from being taken into the p-GaAlInN layer, and a low-resistance p-GaAlInN layer can be formed. As a result, a high-luminance short-wavelength semiconductor laser can be realized.

【0057】図9は、本発明の更に他の実施例に係る半
導体レーザの概略構成図である。(111)面の出た3
C−SiC基板51上にGaNバッファ層52(アンド
ープ)が1μmの厚さに形成され、その上にp−GaA
lInNからなるクラッド層53(Mgドープ、1×1
16〜1×1019cm-3たとえば1×1017cm-3)が
1μmの厚さに形成され、その上にアンドープGaAl
InNからなる発光層54が0.1μmの厚さに形成さ
れ、その上にn−GaAlInNからなるクラッド層5
5(アンドープあるいはSiドープ、1×1016〜1×
1019cm-3たとえば1×1017cm-3)が1μmの厚
さに形成され、その上にp−GaAlInNからなる電
流阻止層56、n−GaAlInNからなるキャップ層
57がそれぞれ形成されている。参照符号58,59は
金属電極を示す。
FIG. 9 is a schematic configuration diagram of a semiconductor laser according to still another embodiment of the present invention. 3 out of (111) plane
A GaN buffer layer 52 (undoped) having a thickness of 1 μm is formed on a C-SiC substrate 51, and p-GaA is formed thereon.
clad layer 53 made of lInN (Mg-doped, 1 × 1
0 16 to 1 × 10 19 cm −3, for example, 1 × 10 17 cm −3 ) is formed to a thickness of 1 μm, and undoped GaAl is formed thereon.
A light emitting layer 54 made of InN is formed to a thickness of 0.1 μm, and a cladding layer 5 made of n-GaAlInN is formed thereon.
5 (undoped or Si-doped, 1 × 10 16 to 1 ×
10 19 cm −3, for example, 1 × 10 17 cm −3 ) is formed to a thickness of 1 μm, and a current blocking layer 56 made of p-GaAlInN and a cap layer 57 made of n-GaAlInN are formed thereon. . Reference numerals 58 and 59 denote metal electrodes.

【0058】この実施例に係る半導体レーザでは、3C
−SiC基板の(111)面上にGaNバッファ層を形
成しているため、低転位で高品質のGaNを成長させる
ことが出来る。また、クラッド層であるp型及びn型G
aAlInN層を1μmの厚さに形成したため、発光層
に電流を効率良く注入することが可能となり、発光効率
の向上を図ることが出来る。
In the semiconductor laser according to this example, 3C
Since the GaN buffer layer is formed on the (111) plane of the -SiC substrate, it is possible to grow high-quality GaN with low dislocation. In addition, p-type and n-type G that are cladding layers
Since the aAlInN layer is formed to have a thickness of 1 μm, current can be efficiently injected into the light emitting layer, and the light emitting efficiency can be improved.

【0059】この実施例に係る半導体レーザを図5に示
す成長装置を用いて成長させる場合について、以下に説
明する。
A case where the semiconductor laser according to this embodiment is grown using the growth apparatus shown in FIG. 5 will be described below.

【0060】まず、(111)面の出た3C−SiC基
板をサセプタ14上に載置する。ガス導入管12から高
純度水素を毎分11導入し、反応管11内の大気を置換
する。次いで、ガス排気口13をロータリーポンプに接
続し、反応管11内を減圧し、内部の圧力を20−30
0torrの範囲に設定する。
First, the 3C-SiC substrate having the (111) plane is placed on the susceptor 14. High-purity hydrogen is introduced at 11 per minute from the gas introduction pipe 12 to replace the atmosphere in the reaction pipe 11. Next, the gas exhaust port 13 was connected to a rotary pump to reduce the pressure in the reaction tube 11 to 20-30.
Set in the range of 0 torr.

【0061】次いで基板温度を450−900℃に低下
させた後、H2 ガスをNH3 ガス、N2 4 ガスあるい
はNを含む有機化合物たとえば(CH3 2 2 2
切り替えると共に、有機Ga化合物たとえばGa(CH
3 3 あるいはGa(C2 5 3 を導入して成長を行
う。同時に有機Al化合物たとえばAl(CH3 3
るいはAl(C2 5 3 、有機In化合物たとえばI
n(CH3 3 あるいはIn(C2 5 3 を導入して
Al,Inの添加を行う。
Next, after lowering the substrate temperature to 450 to 900 ° C., the H 2 gas is changed to NH 3 gas, N 2 H 4 gas or an organic compound containing N, for example, (CH 3 ) 2 N 2 H 2 , and Organic Ga compounds such as Ga (CH
3 ) 3 or Ga (C 2 H 5 ) 3 is introduced to grow. At the same time, an organic Al compound such as Al (CH 3 ) 3 or Al (C 2 H 5 ) 3 , an organic In compound such as I
Al (In) is added by introducing n (CH 3 ) 3 or In (C 2 H 5 ) 3 .

【0062】ドーピングを行う場合にはドーピング用原
料も同時に導入する。ドーピング用原料としてはn型用
としてSi水素化物たとえばSiH4 あるいは有機Si
化合物たとえばSi(CH3 4 、p型用として有機M
g化合物たとえば(C5 52 Mg、(C6 7 2
Mgあるいは有機Zn化合物たとえばZn(CH3 2
等を使用する。
When doping is performed, a doping raw material is also introduced at the same time. As a doping raw material, Si hydride such as SiH 4 or organic Si for n type is used.
Compounds such as Si (CH 3 ) 4 and organic M for p-type
g compound such as (C 5 H 5 ) 2 Mg, (C 6 H 7 ) 2
Mg or organic Zn compound such as Zn (CH 3 ) 2
And so on.

【0063】具体的には、図9に示す半導体レ−ザの製
造には、原料としてNH3 を1×10-3mol/mi
n、Ga(CH3 3 を1×10-5mol/min、A
l(CH3 3 を1×10-6mol/min、In(C
3 3 を1×10-6mol/min導入して成長させ
る。基板温度は1000℃、圧力76torr、原料ガ
スの総流量は1l/minとした。ドーパントは、n型
ドーパントとしてSi、p型ドーパントとしてMgを用
いた。ドーパント用の原料として、Si(CH34
Cp2 Mgを使用した。
Specifically, in the manufacture of the semiconductor laser shown in FIG. 9, NH 3 is used as a raw material at 1 × 10 -3 mol / mi.
n, Ga (CH 3 ) 3 at 1 × 10 −5 mol / min, A
1 (CH 3 ) 3 at 1 × 10 −6 mol / min, In (C
H 3 ) 3 is introduced at 1 × 10 −6 mol / min for growth. The substrate temperature was 1000 ° C., the pressure was 76 torr, and the total flow rate of the source gas was 1 l / min. As the dopant, Si was used as the n-type dopant and Mg was used as the p-type dopant. As a raw material for the dopant, Si (CH 3 ) 4 ,
Cp 2 Mg was used.

【0064】冷却時の水素の取り込まれを抑制する場合
には、800℃ないし850℃の温度まではアンモニア
中で冷却し、その後、アルゴン中にて冷却した。
In order to suppress the uptake of hydrogen during cooling, cooling was performed in ammonia up to a temperature of 800 ° C. to 850 ° C., and then in argon.

【0065】図10は、本発明の他の実施例に係る半導
体レ−ザの概略構成図である。(111)面の出た3C
−SiC基板61上にGaNバッファ層(アンドープ)
62が1μmの厚さに形成され、その上にn−GaAl
InNからなるクラッド層63(アンドープあるいはS
iドープ、1×1016〜1×1019cm-3たとえば1×
1017cm-3)が1μmの厚さに形成され、その上にア
ンドープGaAlInNからなる活性層64が0.1μ
mの厚さに形成され、その上にp−GaAlInNから
なるクラッド層65(Mgドープ、1×1016〜1×1
19cm-3たとえば1×1017cm-3)が1μmの厚さ
に形成されている。図中、参照符号66,67は金属電
極を示す。
FIG. 10 is a schematic diagram of a semiconductor laser according to another embodiment of the present invention. 3C with (111) plane
-GaN buffer layer (undoped) on the SiC substrate 61
62 is formed to a thickness of 1 μm, and n-GaAl is formed thereon.
InN cladding layer 63 (undoped or S
i-doped, 1 × 10 16 to 1 × 10 19 cm −3, for example, 1 ×
10 17 cm −3 ) with a thickness of 1 μm, and an active layer 64 made of undoped GaAlInN having a thickness of 0.1 μm is formed thereon.
A cladding layer 65 (Mg-doped, 1 × 10 16 to 1 × 1) formed to a thickness of m and made of p-GaAlInN.
0 19 cm −3, for example, 1 × 10 17 cm −3 ) is formed with a thickness of 1 μm. In the figure, reference numerals 66 and 67 denote metal electrodes.

【0066】この実施例に係る半導体レ−ザでは、3C
−SiC基板上にGaNバッファ層を介して、クラッド
層であるp型及びn型GaAlInN層を1μmの厚さ
に形成したため、発光層に電流を効率良く注入すること
が可能となり、発光効率の向上を図ることが出来る。
In the semiconductor laser according to this embodiment, 3C is used.
-Since the p-type and n-type GaAlInN layers, which are the cladding layers, are formed on the SiC substrate via the GaN buffer layer to have a thickness of 1 μm, it is possible to efficiently inject current into the light emitting layer and improve the light emitting efficiency. Can be planned.

【0067】図11は、本発明の他の実施例に係る半導
体レ−ザの概略構成図である。(111)面が出ている
3C−SiC基板71上に、GaNバッファ層(アンド
ープ)72が1μmの厚さに形成され、その上にp−G
aAlInNからなるクラッド層73(Mgドープ、1
×1016〜1×1019cm-3たとえば1×1017
-3)が1μmの厚さに形成され、その上にアンドープ
GaAlInNからなる発光層74が0.1μmの厚さ
に形成され、更にその上にn−GaAlInNからなる
クラッド層75(アンドープあるいはSiドープ、1×
1016〜1×1019cm-3たとえば1×1017cm-3
が1μmの厚さに形成されている。図中参照符号76,
77は金属電極を示す。
FIG. 11 is a schematic block diagram of a semiconductor laser according to another embodiment of the present invention. A GaN buffer layer (undoped) 72 having a thickness of 1 μm is formed on a 3C-SiC substrate 71 having a (111) plane, and a p-G layer is formed thereon.
The clad layer 73 made of aAlInN (Mg-doped, 1
× 10 16 to 1 × 10 19 cm −3, for example, 1 × 10 17 c
m -3 ) is formed to a thickness of 1 μm, a light emitting layer 74 made of undoped GaAlInN is formed thereon to a thickness of 0.1 μm, and a clad layer 75 made of n-GaAlInN (undoped or Si) is further formed thereon. Dope, 1x
10 16 to 1 × 10 19 cm −3, for example 1 × 10 17 cm −3 )
Are formed with a thickness of 1 μm. Reference numeral 76 in the drawing,
Reference numeral 77 indicates a metal electrode.

【0068】この半導体レーザでは、最終のGaAlI
nN層をn型としているため、p−GaAlInN層へ
の水素の取り込みを防止することができ、低抵抗のp−
GaAlInN層の形成が可能である。その結果、高輝
度短波長半導体レ−ザの実現が可能となる。
In this semiconductor laser, the final GaAlI
Since the nN layer is an n-type, hydrogen can be prevented from being taken into the p-GaAlInN layer, and the p-type has a low resistance.
It is possible to form a GaAlInN layer. As a result, a high-luminance short-wavelength semiconductor laser can be realized.

【0069】また、GaNバッファ層を介して、クラッ
ド層であるp型及びn型GaAlInN層を1μmの厚
さに形成することが出来るので、発光層に電流を効率良
く注入することが可能となり、発光効率の向上を図るこ
とが出来る。
Further, since the p-type and n-type GaAlInN layers, which are the cladding layers, can be formed with a thickness of 1 μm through the GaN buffer layer, it becomes possible to efficiently inject current into the light emitting layer, The luminous efficiency can be improved.

【0070】図12は本発明の他の実施例に係る半導体
レーザの概略構成図である。(111)面のSi面の出
た3C−SiC基板81上に、1μmの厚さのn−Ga
AlInNバッファ層82、1.5μmの厚さのn−G
aAlInNからなるクラッド層83、0.1μmの厚
さのアンドープGaAlInNからなる発光層84、
1.5μmの厚さのp−GaAlInNからなるクラッ
ド層85が形成され、その上にn−GaAlInNから
なる電流阻止層86、p−GaAlInNからなるコン
タクト層87が形成されている。図中、参照符号88,
89はいずれも金属電極を示す。
FIG. 12 is a schematic block diagram of a semiconductor laser according to another embodiment of the present invention. On the 3C-SiC substrate 81 having the Si surface of the (111) plane, n-Ga having a thickness of 1 μm
AlInN buffer layer 82, 1.5 μm thick n-G
a cladding layer 83 made of aAlInN, a light emitting layer 84 made of undoped GaAlInN with a thickness of 0.1 μm,
A clad layer 85 made of p-GaAlInN having a thickness of 1.5 μm is formed, and a current blocking layer 86 made of n-GaAlInN and a contact layer 87 made of p-GaAlInN are formed thereon. In the figure, reference numeral 88,
Reference numeral 89 indicates a metal electrode.

【0071】この実施例に係る半導体レーザでは、3C
−SiC基板の(111)面にn−GaAlInNバッ
ファ層が形成しているため、低転位で高品質のGaAl
InNバッファ層を成長させることが出来る。また、ク
ラッド層であるp型及びn型GaAlInN層を1.5
μmの厚さに形成したため、発光層に電流を効率良く注
入することが可能となり、発光効率の向上を図ることが
出来る。現に得られたウエハをX線回折により評価した
ところ、結晶欠陥が飛躍的に減少していることが確認さ
れ、高輝度短波長発光素子の実現が期待できることがわ
かった。
In the semiconductor laser according to this example, 3C
Since the n-GaAlInN buffer layer is formed on the (111) surface of the -SiC substrate, high-quality GaAl with low dislocations is formed.
An InN buffer layer can be grown. In addition, the p-type and n-type GaAlInN layers, which are the cladding layers, are 1.5
Since it is formed to have a thickness of μm, current can be efficiently injected into the light emitting layer, and the light emitting efficiency can be improved. When the actually obtained wafer was evaluated by X-ray diffraction, it was confirmed that crystal defects were drastically reduced, and it was found that realization of a high-luminance short-wavelength light emitting device can be expected.

【0072】図13は本発明の他の実施例に係る半導体
レーザの概略構成図である。本実施例においては、エピ
タキシャル成長層の極性を揃えるため、Si面が成長面
に出た6H−SiC基板を用いた。6H−SiC基板9
1上に、1μmの厚さのGaNバッファ層(アンドー
プ)92が形成され、その上に1μmの厚さのn−Ga
AlInNからなるクラッド層93(Siドープ)が形
成され、その上に0.1μmの厚さのアンドープGaA
lInNからなる発光層94が形成され、更にその上に
1μmの厚さのp−GaAlInNからなるクラッド層
95(Mgドープ)が形成されている。図中、参照符号
96は、n−GaAlInNからなる電流阻止層、9
7,98は金属電極をそれぞれ示す。
FIG. 13 is a schematic configuration diagram of a semiconductor laser according to another embodiment of the present invention. In this example, in order to make the polarities of the epitaxial growth layers uniform, a 6H—SiC substrate having a Si surface on the growth surface was used. 6H-SiC substrate 9
1, a GaN buffer layer (undoped) 92 having a thickness of 1 μm is formed, and n-Ga having a thickness of 1 μm is formed thereon.
A clad layer 93 (Si-doped) made of AlInN is formed, and undoped GaA having a thickness of 0.1 μm is formed thereon.
A light emitting layer 94 made of lInN is formed, and a cladding layer 95 (Mg-doped) made of p-GaAlInN having a thickness of 1 μm is further formed thereon. In the figure, reference numeral 96 is a current blocking layer made of n-GaAlInN, 9
Reference numerals 7 and 98 denote metal electrodes, respectively.

【0073】この半導体レーザでは、p−クラッド層9
5の上にn−電流阻止層96が形成され、p−クラッド
層95への水素の取り込みを防止している。
In this semiconductor laser, the p-clad layer 9 is used.
5, an n-current blocking layer 96 is formed to prevent hydrogen from being taken into the p-clad layer 95.

【0074】図14は、本発明の他の実施例に係る半導
体レ−ザの概略構成図である。Si面が出た6H−Si
C基板101上にGaNバッファ層(アンドープ)10
2が1μmの厚さに形成され、その上にn−GaAlI
nNからなるクラッド層103(アンドープあるいはS
iドープ、1×1016〜1×1019cm-3たとえば1×
1017cm-3)が1μmの厚さに形成され、その上にア
ンドープGaAlInNからなる発光層104が0.1
μmの厚さに形成され、その上にp−GaAlInNか
らなるクラッド層105(Mgドープ、1×1016〜1
×1019cm-3たとえば1×1017cm-3)が1μmの
厚さに形成されている。図中、参照符号106,107
は金属電極を示す。
FIG. 14 is a schematic configuration diagram of a semiconductor laser according to another embodiment of the present invention. 6H-Si with Si surface
GaN buffer layer (undoped) 10 on C substrate 101
2 is formed to have a thickness of 1 μm, and n-GaAlI is formed on it.
The cladding layer 103 made of nN (undoped or S
i-doped, 1 × 10 16 to 1 × 10 19 cm −3, for example, 1 ×
10 17 cm −3 ) is formed in a thickness of 1 μm, and the light emitting layer 104 made of undoped GaAlInN is formed on the 0.1
The cladding layer 105 (Mg-doped, 1 × 10 16 to 1) formed to a thickness of μm and made of p-GaAlInN thereon.
× 10 19 cm −3, for example, 1 × 10 17 cm −3 ) is formed with a thickness of 1 μm. In the figure, reference numerals 106 and 107
Indicates a metal electrode.

【0075】この実施例に係る半導体レ−ザでは、クラ
ッド層であるp型及びn型GaAlInN層を1μmの
厚さに形成したため、発光層に電流を効率良く注入する
ことが可能となり、発光効率の向上を図ることが出来
る。
In the semiconductor laser according to this embodiment, since the p-type and n-type GaAlInN layers which are the cladding layers are formed to have a thickness of 1 μm, it is possible to efficiently inject a current into the light emitting layer, and the light emitting efficiency is improved. Can be improved.

【0076】また、前記実施例では、6H−SiC基板
を用いてエピタキシャル層の極性の制御を行なったが、
サファイア基板等の別の基板を用いてもよく、その例を
図15、16、17に示す。なお、これらの実施例にお
いては、いずれも結晶の極性をRBSで確認した。
In the above embodiment, the polarity of the epitaxial layer is controlled using the 6H-SiC substrate.
Another substrate such as a sapphire substrate may be used, an example of which is shown in FIGS. In each of these examples, the polarity of the crystal was confirmed by RBS.

【0077】図15は、サファイア基板を用いた実施例
に係る半導体レーザの概略構成図である。サファイア基
板111上に、AlNバッファ層112を650℃の成
長温度で形成し、その上にp−GaAlInNからなる
コンタクト層113、p−InGaAlInNからなる
クラッド層114、GaAlInNからなる発光層11
5、n−GaAlInNからなるクラッド層116が順
次形成されており、半導体レーザが構成される。図中、
参照符号117は、SiO2 からなる電流阻止層、11
8,119は金属電極をそれぞれ示す。
FIG. 15 is a schematic configuration diagram of a semiconductor laser according to an example using a sapphire substrate. An AlN buffer layer 112 is formed on a sapphire substrate 111 at a growth temperature of 650 ° C., and a contact layer 113 made of p-GaAlInN, a cladding layer 114 made of p-InGaAlInN, and a light emitting layer 11 made of GaAlInN are formed on the AlN buffer layer 112.
5, the clad layer 116 made of n-GaAlInN is sequentially formed to form a semiconductor laser. In the figure,
Reference numeral 117 is a current blocking layer made of SiO 2 , 11
Reference numerals 8 and 119 denote metal electrodes, respectively.

【0078】この半導体レーザでは、p−クラッド層1
14の上方にn−クラッド層116が形成され、p−ク
ラッド層114への水素の取り込みを防止している。
In this semiconductor laser, the p-clad layer 1
An n-cladding layer 116 is formed above 14 to prevent hydrogen from being taken into the p-cladding layer 114.

【0079】図16は、サファイア基板を用いた他の実
施例に係る半導体レーザの概略構成図である。サファイ
ア基板121上に、AlNバッファ層122が650℃
の成長温度で形成され、その上にp−InGaAlNか
らなるコンタクト層123、p−InGaAlNからな
るクラッド層124、InGaAlNからなる発光層1
25、n−InGaAlNからなるクラッド層126が
順次形成されており、半導体レーザが構成される。図
中、参照符号127,128は金属電極をそれぞれ示
す。
FIG. 16 is a schematic configuration diagram of a semiconductor laser according to another embodiment using a sapphire substrate. On the sapphire substrate 121, the AlN buffer layer 122 is 650 ° C.
Formed at the growth temperature of p-InGaAlN, the contact layer 123 made of p-InGaAlN, the cladding layer 124 made of p-InGaAlN, and the light-emitting layer 1 made of InGaAlN.
25, a cladding layer 126 made of n-InGaAlN is sequentially formed, and a semiconductor laser is formed. In the figure, reference numerals 127 and 128 respectively denote metal electrodes.

【0080】この半導体レーザでは、p−InGaAl
N層124の上方にn−InGaAlN126層が形成
され、p−InGaAlN層124への水素の取り込み
を防止している。
In this semiconductor laser, p-InGaAl is used.
An n-InGaAlN 126 layer is formed above the N layer 124 to prevent hydrogen from being taken into the p-InGaAlN layer 124.

【0081】図17は、サファイア基板を用いた更に他
の実施例に係る半導体レーザの概略構成図である。サフ
ァイア基板131上に、n−GaAlInNバッファ層
132を形成し、その上にn−GaAlInNからなる
クラッド層133、アンド−プGaAlInNからなる
発光層134、p−GaAlInNからなるクラッド層
135が順次形成され、その上にn−GaAlInNか
らなる電流素子層136、p−GaAlInNからなる
コンタクト層137が形成され、半導体レーザが構成さ
れる。図中、参照符号138,139は金属電極をそれ
ぞれ示す。
FIG. 17 is a schematic configuration diagram of a semiconductor laser according to still another embodiment using a sapphire substrate. An n-GaAlInN buffer layer 132 is formed on a sapphire substrate 131, and a cladding layer 133 made of n-GaAlInN, a light emitting layer 134 made of undope GaAlInN, and a cladding layer 135 made of p-GaAlInN are sequentially formed on the n-GaAlInN buffer layer 132. A current element layer 136 made of n-GaAlInN and a contact layer 137 made of p-GaAlInN are formed thereon, thereby forming a semiconductor laser. In the figure, reference numerals 138 and 139 respectively denote metal electrodes.

【0082】この半導体レ−ザは、図5に示す装置を用
いて、図4に示す実施例と同様にして製造した。得られ
た半導体レーザをX線回折により評価したところ、結晶
欠陥が飛躍的に減少していることが確認され、高輝度短
波長発光素子の実現が期待出来ることがわかった。
This semiconductor laser was manufactured using the apparatus shown in FIG. 5 in the same manner as the embodiment shown in FIG. When the obtained semiconductor laser was evaluated by X-ray diffraction, it was confirmed that crystal defects were drastically reduced, and it was found that a high-luminance short-wavelength light emitting device can be expected to be realized.

【0083】図18は、本発明の他の実施例に係る半導
体レーザの概略構成図である。p−SiC基板151上
に、p−GaAlInNバッファ層152が形成され、
その上にp−GaAlInNクラッド層153が形成さ
れ、その上にアンドープGaAlInN発光層154が
形成され、更にその上に、1μmの厚さのn−GaAl
InNクラッド層155が形成されている。図中、参照
符号156は、SiO2 からなる電流阻止層、157,
158は金属電極をそれぞれ示す。
FIG. 18 is a schematic configuration diagram of a semiconductor laser according to another embodiment of the present invention. A p-GaAlInN buffer layer 152 is formed on the p-SiC substrate 151,
A p-GaAlInN cladding layer 153 is formed thereon, an undoped GaAlInN light emitting layer 154 is formed thereon, and an n-GaAl layer having a thickness of 1 μm is further formed thereon.
The InN clad layer 155 is formed. In the figure, reference numeral 156 is a current blocking layer made of SiO 2 , 157,
Reference numerals 158 denote metal electrodes, respectively.

【0084】この半導体レーザでは、基板としてp−S
iC基板を用い、p型電極をp型導電性基板を介して接
続しているため、コンタクト抵抗及びシリ−ズ抵抗を大
幅に減少させることが出来、高輝度短波長発光素子の実
現が期待出来る。
In this semiconductor laser, p-S is used as the substrate.
Since the p-type electrode is connected via the p-type conductive substrate using the iC substrate, the contact resistance and the series resistance can be greatly reduced, and a high-luminance short-wavelength light emitting device can be expected to be realized. .

【0085】[0085]

【発明の効果】以上説明したように、本発明によると、
GaAlInN層を立方晶SiC基板の(111)面に
成長することにより、基板と成長層の熱膨張係数の違い
に起因して発生する転位や歪が飛躍的に減少し、低欠陥
のGaAlInN層の成長が可能となり、半導体素子の
高性能化を図ることが出来、例えば、高輝度短波長発光
素子の実現が可能となる。
As described above, according to the present invention,
By growing the GaAlInN layer on the (111) plane of the cubic SiC substrate, dislocations and strains generated due to the difference in the thermal expansion coefficient between the substrate and the growth layer are drastically reduced, and the GaAlInN layer with a low defect is formed. Growth becomes possible, high performance of the semiconductor element can be achieved, and, for example, a high-luminance short-wavelength light emitting element can be realized.

【0086】また、基板上に形成される層の極性を制御
し、V型元素が主体となるB面、すなわちN面が基板と
対向するように選択的に結晶成長させているので、転位
や歪みが飛躍的に減少し、低欠陥のGax Aly In
1-x-y N結晶の成長が可能となる。その結果、例えば、
キャリアの閉じ込めに十分なほどに厚いクラッド層を成
長することが可能となるので、pn接合を有する半導体
素子の高性能化を図ることが出来、高輝度短波長半導体
発光素子の実現が可能となる。
Further, since the polarity of the layer formed on the substrate is controlled and the B-plane mainly composed of the V-type element, that is, the N-plane is selectively crystal-grown so as to face the substrate, dislocation and Strain is dramatically reduced, and low defect Ga x Al y In
1-xy N crystal can be grown. As a result, for example,
Since it is possible to grow a clad layer thick enough to confine carriers, it is possible to improve the performance of a semiconductor device having a pn junction and to realize a high-luminance short-wavelength semiconductor light-emitting device. .

【0087】更に、p型層を成長した後にn型層を成長
してキャップし、冷却過程でp型層が水素にさらされな
いようにしてp型層への水素の取り込まれを抑制するこ
とにより、p型ドーパントの活性化率を上げ、低抵抗の
p型層の作成が可能となる。しかも、基板としてp型導
電性基板を用いることにより、コンタクト抵抗及びシリ
−ズ抵抗を大幅に減少させることが出来、それによって
高輝度短波長半導体発光素子の実現が可能となる。
Further, by growing and capping the n-type layer after growing the p-type layer, the p-type layer is prevented from being exposed to hydrogen during the cooling process to suppress the incorporation of hydrogen into the p-type layer. , The activation rate of the p-type dopant can be increased, and a low-resistance p-type layer can be formed. Moreover, by using the p-type conductive substrate as the substrate, the contact resistance and the series resistance can be greatly reduced, and thereby a high brightness short wavelength semiconductor light emitting device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 GaNと3C−SiCの温度に対する格子定
数の変化を示す特性図。
FIG. 1 is a characteristic diagram showing changes in lattice constant of GaN and 3C—SiC with temperature.

【図2】 SiC基板表面のSi面とC面とをそれぞれ
を示す模式図
FIG. 2 is a schematic diagram showing a Si surface and a C surface of a SiC substrate surface, respectively.

【図3】 サファイヤ基板上に結晶成長した面方位の異
なるGaN層をそれぞれ示す模式図。
FIG. 3 is a schematic view showing GaN layers having different plane orientations which are crystal-grown on a sapphire substrate.

【図4】 本発明の一実施例に係る半導体レーザの概略
を示す断面図。
FIG. 4 is a sectional view showing the outline of a semiconductor laser according to an embodiment of the present invention.

【図5】 図4に示す半導体レーザを製造するために使
用した成長装置の構成を概略的に示す図。
5 is a diagram schematically showing the configuration of a growth apparatus used to manufacture the semiconductor laser shown in FIG.

【図6】 本発明の他の実施例に係るLEDの構成を概
略的に示す断面図。
FIG. 6 is a sectional view schematically showing the structure of an LED according to another embodiment of the present invention.

【図7】 LEDチップを樹脂ケースに埋め込んだ状態
を示す断面図。
FIG. 7 is a cross-sectional view showing a state where an LED chip is embedded in a resin case.

【図8】 本発明の他の実施例に係る半導体レーザの構
成を概略的に示す断面図。
FIG. 8 is a sectional view schematically showing a configuration of a semiconductor laser according to another embodiment of the present invention.

【図9】 本発明の更に他の実施例に係る半導体レーザ
の構成を概略的に示す断面図。
FIG. 9 is a sectional view schematically showing the structure of a semiconductor laser according to still another embodiment of the present invention.

【図10】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 10 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図11】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 11 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図12】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 12 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図13】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 13 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図14】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 14 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図15】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 15 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図16】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 16 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図17】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 17 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【図18】 本発明の他の実施例に係る半導体レーザの
構成を概略的に示す断面図。
FIG. 18 is a sectional view schematically showing the structure of a semiconductor laser according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…3C−SiC基板 2…GaNバッファ層 3…クラッド層 4…発光層 5…クラッド層 6…電流阻止層 7,8…金属電極 DESCRIPTION OF SYMBOLS 1 ... 3C-SiC substrate 2 ... GaN buffer layer 3 ... Clad layer 4 ... Light emitting layer 5 ... Clad layer 6 ... Current blocking layer 7,8 ... Metal electrode

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 立方晶SiC基板と、この立方晶SiC
基板の(111)面上に形成されたGax Aly In
1-x-y N(0≦x≦1,0≦y≦1)層とを具備するこ
とを特徴とする化合物半導体素子。
1. A cubic SiC substrate and the cubic SiC substrate
Ga x Al y In formed on the (111) plane of the substrate
A 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) layer is provided.
【請求項2】 前記Gax Aly In1-x-y N層の導電
型はp型であり、このGax Aly In1-x-y N層の上
に、n型Gax Aly In1-x-y N層が形成されている
請求項1に記載の化合物半導体素子。
2. The conductivity type of the Ga x Al y In 1-xy N layer is p-type, and the n-type Ga x Al y In 1-xy is formed on the Ga x Al y In 1-xy N layer. The compound semiconductor device according to claim 1, wherein an N layer is formed.
【請求項3】 前記Gax Aly In1-x-y N層の導電
型はp型であり、このAlx Ga1-x-y Iny N層の上
に、Gax Aly In1-x-y N層及びn型Gax Aly
In1-x-y N層が順次形成されている請求項1に記載の
化合物半導体素子。
3. The conductivity type of the Ga x Al y In 1-xy N layer is p-type, on top of the Al x Ga 1-xy In y N layer, Ga x Al y In 1-xy N layer And n-type Ga x Al y
The compound semiconductor device according to claim 1, wherein In 1-xy N layers are sequentially formed.
【請求項4】 基板と、この基板上に形成されたGax
Aly In1-x-y N(0≦x≦1,0≦y≦1)層とを
具備し、前記Gax Aly In1-x-y N層の基板と対向
する結晶面がN面であることを特徴とする、pn接合を
有する化合物半導体素子。
4. A substrate and Ga x formed on the substrate
An Al y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) layer, and the crystal plane of the Ga x Al y In 1-xy N layer facing the substrate is an N-plane. The compound semiconductor element which has a pn junction characterized by these.
【請求項5】 前記基板はSiCからなる請求項4に記
載の化合物半導体素子。
5. The compound semiconductor device according to claim 4, wherein the substrate is made of SiC.
【請求項6】 前記基板の、前記Gax Aly In
1-x-y N層が形成される面はSi面である請求項5に記
載の化合物半導体素子。
6. The Ga x Al y In of the substrate
The compound semiconductor device according to claim 5, wherein the surface on which the 1-xy N layer is formed is a Si surface.
【請求項7】 前記基板は、サファイヤからなり、基板
上に単結晶のGaxAly In1-x-y Nからなるバッフ
ァ層が形成されたことを特徴とする請求項4に記載の化
合物半導体素子。
7. The compound semiconductor device according to claim 4, wherein the substrate is made of sapphire, and a buffer layer made of single-crystal Ga x Al y In 1-xy N is formed on the substrate. .
【請求項8】 p型導電性基板と、このp型導電性基板
上に形成されたp型Gax Aly In1-x-y N(0≦x
≦1,0≦y≦1)層と、このp型Gax Aly In
1-x-y N(0≦x≦1,0≦y≦1)層上に形成された
n型Gax Aly In1-x-y N(0≦x≦1,0≦y≦
1)層とを具備することを特徴とする化合物半導体素
子。
8. A p-type conductive substrate, and a p-type Ga x Al y In 1-xy N (0 ≦ x) formed on the p-type conductive substrate.
≦ 1,0 ≦ y ≦ 1) layer and this p-type Ga x Al y In
1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) n -type formed on layer Ga x Al y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦
1) A compound semiconductor device comprising a layer.
【請求項9】 前記p型導電性基板はp型SiCからな
る請求項8に記載の化合物半導体素子。
9. The compound semiconductor device according to claim 8, wherein the p-type conductive substrate is made of p-type SiC.
【請求項10】 前記p型導電性基板の前記p型Gax
Aly In1-x-y N層とは反対側の面上及びn型Gax
Aly In1-x-y N層上に一対の電極が形成されている
請求項8に記載の化合物半導体素子。
10. The p-type Ga x of the p-type conductive substrate
On the surface opposite to the Al y In 1-xy N layer and on the n-type Ga x
The compound semiconductor device according to claim 8, wherein a pair of electrodes is formed on the Al y In 1-xy N layer.
JP4358194A 1993-03-15 1994-03-15 Compound semiconductor device Expired - Lifetime JP3243111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4358194A JP3243111B2 (en) 1993-03-15 1994-03-15 Compound semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-80160 1993-03-15
JP8016093 1993-03-15
JP4358194A JP3243111B2 (en) 1993-03-15 1994-03-15 Compound semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000101084A Division JP3340415B2 (en) 1993-03-15 2000-04-03 Compound semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH06326416A true JPH06326416A (en) 1994-11-25
JP3243111B2 JP3243111B2 (en) 2002-01-07

Family

ID=26383374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4358194A Expired - Lifetime JP3243111B2 (en) 1993-03-15 1994-03-15 Compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3243111B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125222A (en) * 1994-10-25 1996-05-17 Toyoda Gosei Co Ltd Method for manufacture of group iii nitride semiconductor
JPH08181386A (en) * 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd Semiconductor optical element
EP0742622A2 (en) * 1995-03-27 1996-11-13 Mitsubishi Cable Industries, Ltd. Laser diode
JPH1027940A (en) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd Semiconductor laser device
WO1999018617A1 (en) * 1997-10-07 1999-04-15 Cree, Inc. Group iii nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
US5900647A (en) * 1996-02-05 1999-05-04 Sharp Kabushiki Kaisha Semiconductor device with SiC and GaAlInN
JP2001237455A (en) * 2000-02-23 2001-08-31 Inst Of Physical & Chemical Res InAlGaN EMITTING LIGHT IN SHORT-WAVELENGTH REGION OF ULTRAVIOLET REGION, ITS MANUFACTURING METHOD AS WELL AS ULTRAVIOLET LIGHT-EMITTING ELEMENT USING THE SAME
US6420197B1 (en) 1999-02-26 2002-07-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
EP1213771A3 (en) * 1995-03-08 2002-10-02 Sharp Kabushiki Kaisha Optoelectronic semiconductor device
JP2003527745A (en) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー Highly efficient optical emitter with reduced polarization induced charge
WO2005004213A1 (en) * 2003-07-01 2005-01-13 Japan Science And Technology Agency Method for growing thin nitride film onto substrate and thin nitride film device
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
US7056755B1 (en) 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
US7393763B2 (en) 2002-11-25 2008-07-01 Osaka Prefecture Manufacturing method of monocrystalline gallium nitride localized substrate
JP2008540315A (en) * 2005-05-11 2008-11-20 ノース・キャロライナ・ステイト・ユニヴァーシティ Polarity controlled group III nitride thin film and method for producing the same
JP2009177219A (en) * 2009-05-15 2009-08-06 Mitsubishi Chemicals Corp METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR DEVICE
JP2009543331A (en) * 2006-06-30 2009-12-03 ソウル オプト デバイス カンパニー リミテッド Method for forming p-type compound semiconductor layer
US7989926B2 (en) 2005-09-20 2011-08-02 Showa Denko K.K. Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
US8043977B2 (en) 2005-08-08 2011-10-25 Showa Denko K.K. Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125222A (en) * 1994-10-25 1996-05-17 Toyoda Gosei Co Ltd Method for manufacture of group iii nitride semiconductor
JPH08181386A (en) * 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd Semiconductor optical element
EP1213771A3 (en) * 1995-03-08 2002-10-02 Sharp Kabushiki Kaisha Optoelectronic semiconductor device
EP0742622A2 (en) * 1995-03-27 1996-11-13 Mitsubishi Cable Industries, Ltd. Laser diode
EP0742622A3 (en) * 1995-03-27 1997-02-19 Mitsubishi Cable Ind Ltd Laser diode
US5900647A (en) * 1996-02-05 1999-05-04 Sharp Kabushiki Kaisha Semiconductor device with SiC and GaAlInN
JPH1027940A (en) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd Semiconductor laser device
US6630690B2 (en) 1997-10-07 2003-10-07 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
US6187606B1 (en) 1997-10-07 2001-02-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6373077B1 (en) 1997-10-07 2002-04-16 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
WO1999018617A1 (en) * 1997-10-07 1999-04-15 Cree, Inc. Group iii nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
US6492193B1 (en) 1997-10-07 2002-12-10 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
US6420197B1 (en) 1999-02-26 2002-07-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US7056755B1 (en) 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
JP2003527745A (en) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー Highly efficient optical emitter with reduced polarization induced charge
JP2012256952A (en) * 1999-12-02 2012-12-27 Cree Inc High efficiency light emitter with reduced polarization induced charge
JP2001237455A (en) * 2000-02-23 2001-08-31 Inst Of Physical & Chemical Res InAlGaN EMITTING LIGHT IN SHORT-WAVELENGTH REGION OF ULTRAVIOLET REGION, ITS MANUFACTURING METHOD AS WELL AS ULTRAVIOLET LIGHT-EMITTING ELEMENT USING THE SAME
US7393763B2 (en) 2002-11-25 2008-07-01 Osaka Prefecture Manufacturing method of monocrystalline gallium nitride localized substrate
US7820246B2 (en) 2003-07-01 2010-10-26 Japan Science And Technology Agency Method for growing thin nitride film onto substrate and thin nitride film device
WO2005004213A1 (en) * 2003-07-01 2005-01-13 Japan Science And Technology Agency Method for growing thin nitride film onto substrate and thin nitride film device
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
US7781866B2 (en) 2004-11-18 2010-08-24 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
JP2008540315A (en) * 2005-05-11 2008-11-20 ノース・キャロライナ・ステイト・ユニヴァーシティ Polarity controlled group III nitride thin film and method for producing the same
US8043977B2 (en) 2005-08-08 2011-10-25 Showa Denko K.K. Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate
US8222674B2 (en) 2005-08-08 2012-07-17 Showa Denko K.K. Semiconductor device having a group-III nitride superlattice layer on a silicon substrate
US7989926B2 (en) 2005-09-20 2011-08-02 Showa Denko K.K. Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
JP2009543331A (en) * 2006-06-30 2009-12-03 ソウル オプト デバイス カンパニー リミテッド Method for forming p-type compound semiconductor layer
JP2013016863A (en) * 2006-06-30 2013-01-24 Seoul Opto Devices Co Ltd P-type compound semiconductor layer formation method
US8470697B2 (en) 2006-06-30 2013-06-25 Seoul Opto Device Co., Ltd. Method of forming p-type compound semiconductor layer
JP2009177219A (en) * 2009-05-15 2009-08-06 Mitsubishi Chemicals Corp METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
JP3243111B2 (en) 2002-01-07

Similar Documents

Publication Publication Date Title
US5432808A (en) Compound semicondutor light-emitting device
US5656832A (en) Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3325380B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3243111B2 (en) Compound semiconductor device
JP3866540B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2540791B2 (en) A method for manufacturing a p-type gallium nitride-based compound semiconductor.
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US5909040A (en) Semiconductor device including quaternary buffer layer with pinholes
JPH0964477A (en) Semiconductor light emitting element and its manufacture
JP3761935B2 (en) Compound semiconductor device
JP3408413B2 (en) Semiconductor manufacturing method and semiconductor device
CN108987256B (en) Growth method of p-type AlGaN semiconductor material
JPH08115880A (en) Manufacture of p-type gan semiconductor
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS &#34;QUANTUM DOTS&#34;) IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS &#34;CUBIC CRYSTAL-TYPE&#34;) AlyInxGal-y-xN CRYSTAL(Y . 0, X&gt;0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
JPH07201745A (en) Semiconductor wafer and its manufacture
JP3361964B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH0832113A (en) Manufacture of p-type gan semiconductor
JP4103309B2 (en) Method for manufacturing p-type nitride semiconductor
JP2004356522A (en) Group 3-5 compound semiconductor, its manufacturing method, and its use
WO2006109840A1 (en) Production method of group iii nitride semioconductor element
JP3340415B2 (en) Compound semiconductor device and method of manufacturing the same
JP4609917B2 (en) Method for producing aluminum gallium nitride layer, method for producing group III nitride semiconductor light emitting device, and group III nitride semiconductor light emitting device
JP2005210091A (en) Group iii nitride semiconductor element and light emitting element
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

EXPY Cancellation because of completion of term